第二章 集成电路的基本制造工艺

铝（Al） 在Si基VLSI技术中，由于Al几乎可满足金 属连接的所有要求，被广泛用于制作欧姆 接触及导线。

随着器件尺寸的日益减小，金属化区域的 宽度也越来越小，故连线电阻越来越高， 其RC常数是限制电路速度的重要因素。

要减小连线电阻，采用低电阻率的金属或 合金是一个值得优先考虑的方法。
铬板，Cr mask。
IC、Mask & Wafer
掩膜制造： 从物理上讲,任何半导体器件及IC是一 系列互相联系的基本单元的组合,如导体, 半导体及在基片上不同层上形成的不同尺 寸的隔离材料等.要制作出这些结构需要一 套掩膜。一个光学掩膜通常是一块涂着特 定图案铬薄层的石英玻璃片，一层掩模对 应一块IC的一个工艺层。工艺流程中需要 的一套掩膜必须在工艺流程开始之前制作 出来。制作这套掩膜的数据来自电路设计 工程师给出的版图。


铜(Cu) 因 为 铜 的 电 阻 率 为 1.7 Wcm, 比 铝 3.1 Wcm的电阻率低, 今后,以铜代铝将成为 半导体技术发展的趋势.

IBM公司最早推出铜布线的CMOS工艺, 实现 了400MHz Power PC芯片. 0.18m的CMOS工艺中几乎都引入了铜连线 工艺.
分类：低压化学气相淀积（LPCVD）、等离子增强化学气相 淀积（PECVD）、金属有机物化合气相淀积（MOCVD） 等。 作用: (1)形成二氧化硅层。如，硅圆片后期工艺中已经生长 了Al，不能再承受高温进行氧化，就可以用CVD形成SiO2层. (2)各种薄膜材料的制备，如多晶硅、氮化硅、无定形 非晶硅薄膜的淀积等。
6.金属化 在晶圆片上得到大量相互隔离且相互不相连的 半导体器件之后，下一步就是要将这些器件连接 起来构成一个完整的集成电路。通常把这一工艺 叫金属化。 金属层的制作方法主要有：蒸发、溅射和电镀。 金属连线可以有多层，因而有多次金属化过程， 上下两层金属之间用SiO2隔离（用CVD形成）。 在需要连接上下金属层的位置用光刻和刻蚀方法 在SiO2层上打孔连接。
3种掩膜制作方法：图案发生器方法、 X射线制 版 、电子束扫描法(E-Beam Scanning).
电子束光刻装置: LEICA EBPG5000+ 功能： 制造掩膜和直写光刻
光刻： 在IC的制造过程中，光刻是多次应用的重要工序。其作 用是把掩膜上的图型转换成晶圆上的器件结构。
掩膜图形的形成过程： 涂敷光刻胶->预烘->曝光->显影->坚膜 ->刻蚀->去除抗蚀剂
分 类
材 料
导 体
半导体 绝缘体
铝、金、钨、铜等
硅、锗、砷化镓、 磷化铟等 SiO2、SiON、 Si3N4等
表2.1 集成电路制造所应用到的材料分类
2.硅（Si） 可以制作： 二极管 双极型晶体管（BJT） 结型场效应管（J-FET） P型、N型MOS场效应管 双极CMOS（BiCMOS） …… 几乎无处不在，半导体行业中的硅大多是 多晶硅

金与金合金 由于GaAs与III/V器件及IC被应用于对速度与可 靠性要求很高的行业，如电脑、通讯、军事、航空 等。故对形成金属层所使用的金属有一定的限制。 而GaAs、InP衬底的半绝缘性质及化学计量法是 挑选金属时的附加考虑因素。 由于离子注入的最大掺杂浓度为3· 1018cm-3，故 不能用金属与高掺杂的半导体（>3· 19cm-3） 10 形成欧姆接触。这个限制促使人们在GaAs及InP 芯片中采用合金作为接触和连接材料。 在制作N型GaAs欧姆接触时采用金与锗形成的低 共熔混合物. 所以第一第二层金属必须和金锗欧姆 接触相容，因此有许多金合金系统得到应用。


掺杂可与外延生长同时进行，也可在其后，例如， 双极性硅IC的掺杂过程主要在外延之后，而大多 数GaAs及InP器件和IC的掺杂与外延同时进行。
主要两种掺杂方式：热扩散和离子注入。
热扩散：是最早也是最简单的掺杂工艺，主要用于 Si工艺。施主杂质用P，As，Sb，受主杂质可用B。 要减少少数载流子的寿命，也可掺杂少量的Au。 Si02隔离层常被用作热扩散掺杂的掩膜。扩散过程 中，温度与时间是两个关键参数。在生产双极型 硅IC时，至少要2次掺杂，一次是形成基区，另一 次形成发射区。在基片垂直方向上的掺杂浓度变 化对于器件性能有重要意义。
氧化分为：干氧化、湿氧化等 注：这里的氧化指硅（Si）的氧化,形成SiO2
通常将成批的硅圆片放入洁净的石英炉中，加热到 800-1200℃，常压下将含氧气体（干氧气或水汽）从炉 的一端流入并从另一端流出
石英舟
滑道
炉膛
氧化炉示意图
2.掩膜(Mask)和光刻
掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一 层600800Å厚的Cr层，使其表面光洁度更高。称之为
• •

如果掺杂浓度较低，金属和半导体结合面形 成肖特基型接触，构成肖特基二极管。 如果掺杂浓度足够高，以致于隧道效应可以 抵消势垒的影响，那么就形成了欧姆接触。
器件互连材料包括 金属，合金，多晶硅，金属硅化物
IC制造用金属材料

铝，铜，铬，钛，钼，铊，钨等纯金属和合金 薄层在VLSI制造中起着重要作用。这是由于这 些金属及合金有着独特的属性。如对Si及绝缘 材料有良好的附着力，高导电率，可塑性，容 易制造，并容易与外部连线相连。 纯金属薄层用于制作与工作区的连线，器件间 的互联线，栅及电容、电感、传输线的电极等。


多晶硅被广泛用于电子工业。在MOS及双极器件 中，多晶硅用制作栅极、形成源极与漏极（双极 器件的基区与发射区）的欧姆接触、基本连线、 薄PN结的扩散源、高值电阻等。 多层硅层可用溅射法，蒸发或CVD法沉淀。 多晶硅可用扩散法、注入法掺杂，也可在沉淀多 晶硅的同时通入杂质气体（In-Situ法）来掺杂。
0.35um CMOS工艺的多层互联线
2.2 制造工艺简介



氧化 掩膜(Mask)和光刻 刻蚀 掺杂：热扩散、离子注入 化学气相淀积(CVD) 金属化
1.氧化
硅平面工艺中的隔离氧化层以及MOS器件中的删氧化层都 是利用氧化工艺形成的。 例如： 一个MOS集成电路电路中，主要元件是 PMOS,NMOS,R,C,L及连线。MOS是Metal Oxide Semiconductor Silicon的缩写。MOS管有三种主要材料：金 属、二氧化硅、硅。


基于金的金属化工艺和半绝缘衬底及多层 布线系统的组合有一个优点，即芯片上传 输线和电感有更高的Q值。 在大部分GaAs IC工艺中有一个标准的工序： 即把第一层金属布线与形成肖特基势垒与 栅极形成结合起来。实际上，多层布线系 统如Ti/Pt/Au或Ti/Pd/Au 同时被用于肖特 基势垒。
两层与多层金属布线
第二章 集成电路的基本制造工艺
2.1 2.2 2.3 2.4 2.5 常用半导体材料简介 制造工艺简介 双极集成电路制造工艺 MOS集成电路制造工艺 Bi-CMOS工艺
2.1 常用半导体材料
1. 概述 2. 硅和多晶硅 3. 砷化钾
4. 磷化铟 5. 绝缘材料 6. 金属材料
1.概述：
半导体材料在集成电路的制造中起着根本性的作用 硅，砷化镓和磷化铟是最基本的三种半导体材料


VLSI至少采用两层金属布线。第一层金属主要 用于器件各个极的接触点及器件间的部分连线， 这层金属通常较薄，较窄，间距较小。第二层 主要用于器件间及器件与焊盘间的互联，并形 成传输线。寄生电容大部分由两层金属及其间 的隔离层形成。 多数VLSI工艺中使用3层以上的金属。最上面 一层通常用于供电及形成牢固的接地。其它较 高的几层用于提高密度及方便自动化布线。
（2）预烘：将溶剂蒸发掉，准备曝光(照射)
光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的 晶圆以2000 8000转/分钟的高速旋转，从而使光刻胶均 匀地涂在晶圆表面。
涂光刻胶的方法
正性胶与负性胶光刻图形的形成（过程包含刻蚀）
（3）曝光: 光源可以是可见光,紫外线, X射线和电 子束。 光量，时间取决于光刻胶的型号，厚度和 成像深度。 （4）显影: 晶圆用真空吸盘吸牢，高速旋转，将 显影液喷射到晶圆上。显影后，用清洁液喷洗。 （5）坚膜:即烘烤， 将显影液和清洁液全部蒸发掉。
铝合金

在纯金属不能满足一些重要的电学参数、达不到 可靠度的情况下，IC金属化工艺中采用合金。 硅铝、铝铜、铝硅铜等合金已用于减小峰值、增 大电子迁移率、增强扩散屏蔽，改进附着特性等。 或用于形成特定的肖特基势垒。例如,稍微在Al中 加少量的Si即可使Al导线上的缺陷减至最少，而 在 Al 中 加 入 少 量 Cu ， 则 可 使 电 子 迁 移 率 提 高 101000倍； 通过金属之间或与Si的互相掺杂可以增强热稳定 性。
多晶硅(polysilicon,常用poly表示) 多晶硅与单晶硅都是硅原子的集合体。 多晶硅是单质硅的一种形态。熔融的单质硅在过 冷条件下凝固时，硅原子以金刚石晶格形态排列 成许多晶核，如这些晶核长成晶面取向不同的晶 粒，则这些晶粒结合起来，就结晶成多晶硅 且其特性都随结晶度与杂质原子而改变。 非掺杂的多晶硅薄层实质上是半绝缘的，电阻率 为300 W· cm 。 通过不同杂质的组合，多晶硅的电阻率可被控制 在500—0.005 W· cm
3.砷化镓 (GaAs) 能工作在超高速超高频，其原因在于这些 材料具有更高的载流子迁移率，和近乎半 绝缘的电阻率

可用来制造三种有源器件: MESFET（金属半导体肖特基结场效应晶 体管 ） HEMT（高电子迁移率晶体管） HBT（异质结双极型晶体管）
4.磷化铟 (InP)

能工作在超高速超高频
离子注入技术:20世纪50年代开始研究，70年代进 入工业应用阶段的。随着VLSI超精细加工技术的进 展，现已成为各种半导体搀杂和注入隔离的主流技 术。 离子注入机：
5.化学气相淀积(CVD) 定义：指使一种或数种物质的气体，以某种方式激活后，在 衬底发生化学反应，并淀积出所需固体薄膜的生长技术。其英 文原名为 “Chemical Vapour Deposition”，简称为 “CVD”。
光源 wafer mask
光刻工艺流程:
wk.baidu.com
（1）涂敷光刻胶： 清洗晶圆，在200C温度下烘干1小时。目的是防止 水汽引起光刻胶薄膜出现缺陷。 待晶圆冷却下来，立即涂光刻胶。
• 光刻胶有两种：正性(positive)与负性(negative)。正 性胶显影后去除的是经曝光的区域的光刻胶，负性胶显 影后去除的是未经曝光的区域的光刻胶。 • 正性胶适合作窗口结构, 如接触孔, 焊盘等，而负性胶适 用于做长条形状如多晶硅和金属布线等。 • 光刻胶对大部分可见光灵敏，对黄光不灵敏，可在黄光 下操作。
4.掺杂 在衬底材料上掺入五价或三物质，以改变半导 体材料的电性能。掺杂过程是由硅的表面向体内 作用的。
参杂在半导体工艺中的位置：
涂胶
显影
刻蚀
去胶
掺杂

掺杂的目的是以形成特定导电能力的材料区域,包 括N型或P型半导体层和绝缘层。是制作各种半导 体器件和IC的基本工艺。 经过掺杂，原材料的部分原子被杂质原子代替。 材料的导电类型决定于杂质的化合价
可制造三种有源器件: MESFET, HEMT
和HBT

广泛应用于光纤通信系统中
5.绝缘材料 SiO2 、SiON和Si3N4是IC系统中常用的 几种绝缘材料 功能包括： 充当离子注入及热扩散的掩膜 钝化层 电隔离
6 金属材料 半导体表面制作了金属层后，根据金属的 种类及半导体掺杂浓度的不同，可形成 肖特基型接触或欧姆接触
最小线宽：这是光刻系统所能加工的极限，如果工 艺和设备没有更新，很难超越这一极限。代表集 成电路发展水平的主要指标之一。如：CPU所使 用的0.09μm工艺。
3.刻蚀 经过涂胶、曝光、显影等工艺步骤在光刻胶上 形成了所需的图形后，就可以利用这层光刻胶作为 屏蔽掩膜对其下面的材料进行选择性腐蚀。 刻蚀的作用: 制作不同的器件结构，如线条、接触孔、台式晶体 管、凸纹、栅等。 被刻蚀的材料: 半导体，绝缘体，金属等。 刻蚀的两种方法： 湿法（早期工艺）和干法