模拟集成电路版图基础

合集下载

集成电路版图设计基础第二章:基本IC单元版图设计

集成电路版图设计基础第二章:基本IC单元版图设计

I=电流 W L H(厚度)
school of phye
basics of ic layout design
2
基本IC单元版图设计 – 电阻

方块/薄层电阻: 每方欧姆是IC中电阻的基本单位。 每方欧姆数值也被称为材料的薄层电阻。材料可以是poly,也可以是 金属,或者任何其他采用的材料。 可以根据任意矩形计算方数。 “方数=L/W”方数并不一定是整数,可以含有小数,如4.28方。 例如,设材料是“80x10”大小(任何可能单位),则80/10=8方。
basics of ic layout design 14
school of phye
基本IC单元版图设计 – 电阻

基本材料的复用:
- pmos/nmos晶体管去掉栅,就可以得到一些我们想要的电阻,这些电阻被称 为“扩散电阻”。对于扩散电阻器版图设计特别需要注意的是作为偏臵连接的 第 三个电极(衬底连接到最正/负的电源)。 - 扩散电阻和多晶硅电阻比较: 扩散电阻: 在衬底上进行扩散制得。边界不清晰,在加工中扩散区的扩散使 它们不太容易控制。 多晶硅电阻:栅也是由多晶硅制造的,所以多晶硅是存在的材料,多晶硅层沉 积在表面,可以精确地控制厚/长/宽度。 - “双层多晶硅工艺”:一层多晶硅作栅,一层作电阻。 多晶硅电阻 扩散电阻 低的功率耗散 寄生小 高的功率耗散 寄生较大
basics of ic layout design 11

05集成电路版图基础-电阻

05集成电路版图基础-电阻

(a)P型衬底上的二极管
(b)做在N阱内的二极管
(c)做在P型衬底上的二极管
7.3 CMOS集成电路的静电放电保护电路
常采用二极管和电阻组成静电放电保护电路 如图(a);版图如图(b)。
另一种静电放电保护电路如图(a),栅源连接的MOS管等效于二极管,如图(b);图(c)P管和N管的 版图都利用漏和衬底所形成的二极管,漏区面积很大,可以流过较大的电流。
3、电阻版图
(1)基本电阻版图
注意:根据工艺要求不同,电阻的长度为 两引线孔之间的材料长度或电阻器件体区长度
(2)折弯型电阻版图
注意,拐角处方块数只计算1/2
外角没有电子流过,电阻误差较大
4、电Hale Waihona Puke Baidu误差
引起电阻误差的主要因素有:
接触电阻与接触区误差
扩展电阻
体区误差
头区误差
(1)接触电阻
(b) 等效电路
(c) 版图
7.4 压焊块的版图设计
为了使内引线与管芯相连,在芯片的四周放置大的压焊块(pad),将它们与电路 中相应的结点连接。
芯片上的键合压焊块
压焊块的结构:①由最上层金属构成;②由最上面的两层金属构成,金属层之 间由四周的通孔相连接,如图所示。
键合压焊块结构
防止压焊过程中的穿通。有时在压焊块的金属层下面还增加N阱和多晶等层, 防止压焊中的穿通。实例如下图(用于除GND之外的电极,GND压焊块没有多 晶硅和NWELL层)。

集成电路版图基础

集成电路版图基础
1. 必要文件
PDK *.tf display.drf DRC LVS cds.lib .cdsenv .cdsinit
2. 设计规则(design rule) 2.1 器件工作电压 1.8V,3.3V,5V,20V…… 2.2不同的特征尺寸 0.35um、0.25um、0.18um、0.13um …… 2.3 该工艺各个器件的layer组成 N阱 DIFF Poly Metal Cont Via …… 2.3 每层的图形的最小宽度 2.4 每个图形的最小间距 2.4 整个芯片里每层得最小覆盖率 ……
第四部分:版图设计艺术
1.
模拟电路和数字电路的首要目标
模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现,所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具
1) 启动软件
使用Xmanager登陆linux服务器
登陆后鼠标右键,打开Terminal
第二部分:版图设计基础
2) 到达目标目录后,输入virtuoso回车,启动软件,打开 Library manager
第二部分:版图设计基础
3) 建立一个library(test),再在这个library里 建立你要画 的cell(a)
Schematic L

模拟集成电路版图设计基础

模拟集成电路版图设计基础

PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
1.2电阻
选择合适的类型,由电阻阻值、方块电阻值,确定 W、L; R=L/W*R0
电阻版图
五、版图的组成
1.3电容
1> 电容值计算C=L*W*C0 2> 电容分类: poly电容 MIM电容 基于单位面积电容值 MOS电容 源漏接地,基于栅电 容,C=W*L*Cox
反 相 器 线 路 图
六、版图的层次
VDD
in
D
Y
VDD
out
N阱Nwell
P扩散P+ N扩散N+ 多晶硅Poly 通孔Contact 金属线Metal
VSS
注意
• 在电路图和版图中,PMOS晶体管都与VDD相连接; • 在电路图和版图中,NMOS晶体管都与VSS相连接; • 在电路图和版图中,NMOS晶体管和PMOS晶体管的栅极有相同的IN
5. 数字电路关注的是面积 6. 1> 什么都是最小化 7. 2> Astro、appollo等自动布局布线工具
九、版图的艺术
2.首先考虑的三个问题
谢谢!
放映结束 感谢各位的批评指导!
谢 谢!
让我们共同进步
显示这一连接关系.
七、如何绘制版图

第3章 集成电路版图设计基础

第3章  集成电路版图设计基础

2012-5-16
韩 良
12
集成电路设计原理
国际微电子中心
§3-2 版图布局布线
集成电路版图布局设计是在器件以及 单元电路版图设计完成后,解决电路中每 单元电路版图设计完成后, 个器件或单元在整体版图中的位置, 个器件或单元在整体版图中的位置,压焊 点的分布,电源线、 点的分布,电源线、地线以及主要信号线 走向等。 走向等。
国际微电子中心
3.2.1 隔离区划分原则 隔离区划分原则
⑤基区扩散电阻与晶体管
•基区扩散电阻两端电位不高于NPN晶体管集电极电位时, 基区扩散电阻两端电位不高于 晶体管集电极电位时, 基区扩散电阻两端电位不高于 晶体管集电极电位时 可与NPN晶体管同放一个隔离区内; 晶体管同放一个隔离区内; 可与 晶体管同放一个隔离区内 •基区扩散电阻两端电位不高于横向PNP晶体管基极电位时, 基区扩散电阻两端电位不高于横向 晶体管基极电位时, 基区扩散电阻两端电位不高于横向 晶体管基极电位时 可与横向PNP晶体管同放一个隔离区内。 晶体管同放一个隔离区内。 可与横向 晶体管同放一个隔离区内
2012-5-16 韩 良 4
λ值的重新定义可方 值的重新定义可方 便地实现适合系列工 艺中任一种工艺的版 图,节省芯片开发时 间,但是对所有尺寸 但是对所有尺寸 进行线性缩放后的规 则不能完全代表实际 工艺水准, 工艺水准,会以设计 尺寸加大为代价。 尺寸加大为代价。

模拟集成电路版图基础讲解

模拟集成电路版图基础讲解
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结,可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
Leabharlann Baidu 金属电容
• 为了保证上部平行板和下部平行板没有短接,几乎所有的IC 工 艺都有一个非常厚的金属介质层。
• 由于增加了厚度,等式中的电容常数将会有点不同。除此之外, 金属电容和扩散电容的公式完全一样,尽管有非常厚的电介质。 因为金属之间通常保持的非常远,为了得到和扩散电容一样的 电容值,金属电容面积必须非常大。
• 同样的,MOS 是在衬底上制作出来的,也会形成 寄生电容。我们甚至可以说,寄生电容无所不在。 同样的,由于材料都具有电阻率,因此寄生电阻 和寄生电容一样,是必须面对的问题。当电路要 求高频、低功耗、低噪声的时候,如何减少寄生 电容和寄生电阻将会是设计师面临的挑战。
电容和电阻的公式 • 两块平行金属板构成的电容相关公式如下:
Lab 3-3 模拟版图寄生效应 • 知识单元: • 1、电容和电阻的公式; • 2、寄生电阻; • 3、寄生电容。
• 集成电路是由很多层组成的,比如poly 层,nwell 层,metal1 层,metal2 层等等。当布线的时候, metal2 层可能会从metal1 层上通过,这时metal1 和metal2 就会形成一个寄生电容。
– 无需增添任何新的掩模版或层,只是用原先已有的其 他层来替代poly,就可以获得很多种电阻类型。

集成电路模拟版图设计基础

集成电路模拟版图设计基础

第二部分:版图设计基础
2.1 器件 2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
第二部分:版图设计基础
2.1 器件 2.1.1 MOS管
NMOS工艺层立体图
NMOS版图
第二部分:版图设计基础
2.1 器件 2.1.1 MOS管
1) NMOS管 以TSMC,CMOS,N单阱
工艺为例
NMOS管,做在P衬底上, 沟道为P型,源漏为N型 2) 包括层次:
MIM电容版图
MOS电容版图
第二部分:版图设计基础
2.2互连 2.2.1金属(第一层金属,第二层金属……)
1) 金属连线 M1,M2,M3,M4…… 2.2.2 通孔 2)过孔 Via1,Via2,Via3……
第二部分:版图设计基础
2.2互连 1) 典型工艺
CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
第二部分:版图设计基础
1. 认识版图
Poly
M1
CT
M2
第二部分:版图设计基础
2. 版图是电路图的反映,有两大组成部分 3. 2.1器件 4. 2.1.1 MOS管 5. 2.1.2 电阻 6. 2.1.3 电容 7. 2.1.4 三极管(省略) 8. 2.1.5 二极管(省略) 9. 2.1.6 电感(省略) 10. 2.2互连 11. 2.2.1金属(第一层金属,第二层金属……) 12. 2.2.2通孔

集成电路版图基础

集成电路版图基础

2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
14
MOS管版图的画法:PMOS
P Select (P+扩散):源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
15
MOS管版图的画法:PMOS
Active Contact (有源区过孔)
2008级
集成电路专业
做金属电极
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
34
双极型晶体管BJT版图 NPN
做钝化保护
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
35
双极型晶体管BJT版图 PNP
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
卜 丹
9
MOS管版图的画法:NMOS
P Select (P+扩散):体 Active Contact (有源区过孔)
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
10
MOS管版图的画法:NMOS
Metal 1 (金属 1)

集成电路模拟版图设计基础 106页

集成电路模拟版图设计基础 106页
1)不统一的扩散 2)不统一的注入 3)CMP后的不完美平面
3.2.4 片上变化导致不匹配
1)温度梯度 2)电压变化
第四部分:版图设计艺术
3. 匹配
3.3 如何匹配
1)需要匹配的器件尽量彼此挨近
芯片不同 的地方工作环境不同,如温度
2)需要匹配的器件方向应相同
工艺刻蚀各向异性 如对MOS器件的影响
3. 版图编辑器 7) virtuoso编辑器 --显示窗口
第二部分:版图设计基础
3. 版图编辑器 8) virtuoso编辑器 --版图显示
第二部分:版图设计基础
3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出
第二部分:版图设计基础
4. 电路图编辑器 1) virtuoso编辑器--电路图显示
第二部分:版图设计基础
4. 电路图编辑器 2) virtuoso编辑器 --电路器件及属性
第二部分:版图设计基础
4. 电路图编辑器
3) virtuoso编辑器-- 电路添加线名、端口及移动 窗口
第二部分:版图设计基础
4. 电路图编辑器 4) virtuoso编辑器-- 建立SYMBOL VIEW
第四部分:版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装

集成电路版图基础CMOS版图篇

集成电路版图基础CMOS版图篇

衬底连接布局
尽可能多的设置衬底连接区
集成电路版图基础CMOS版图篇
集成电路版图基础CMOS版图篇
6、大尺寸器件的设计
单个MOS管的尺寸沟道宽度一般小于20微 米,且宽长比W/L>1
MOS管宽长比(W/L)比值大于10:1的器 件可称为大尺寸器件。在版图上需要做特 殊处理。
集成电路版图基础CMOS版图篇
衬底半导体材料要与电极接触,同样需要 引线孔(CC);
集成电路版图基础CMOS版图篇
P管衬底为N阱 (N型材料),接 电源;衬底连接 版图由NSELETC、 ACTIVE、CC、 METAL1组成
集成电路版图基础CMOS版图篇
N管衬底为基片(P型材料),接地;衬底 连接版图由PSELETC、ACTIVE、CC、 METAL1组成
大尺寸器件普遍应用于:
缓冲器(buffer)、
运放对管、
VDD
系统输出级。
BIAS
IN
OUT
IN-
IN
IN+
OUT
OUT
GND 集成电路版图基础CMOS版图篇
buffer 对管
集成电路版图基础CMOS版图篇
缓冲器中的一级反相器
集成电路版图基础CMOS版图篇
运放对管
集成电路版图基础CMOS版图篇
集成电路版图基础CMOS版图篇

详细的集成电路版图基础介绍-CMOS版图

详细的集成电路版图基础介绍-CMOS版图
(b) 截成4段(W/L=50/1)
(2)源漏共用── 合并源/漏区,将4个小MOS管并联
(a)形成S-G-D、S-G-D…排列
(b)左起第二个和第四个MOS管的、和漏互换
(c)将相邻S、D重叠
并联后MOS管宽长比与原大尺寸管宽长比 相同;
并联小MOS管个数为N,并联管的宽长比 等于原大尺寸管宽长比的1/N;
有源区(ACTIVE)
版图设计中不需要绘制基片衬 底材料以及氧化层
4、版图设计规则
版图设计规则一般都 包含以下四种规则: (1) 最小宽度 例如,金属、多晶、 有源区或阱都必须 保持最小宽度。
(2)最小间距
例如,金属、多晶、 有源区或阱都必须 保持最小间距。
(3)最小包围
例如,N阱、N+离 子注入和P+离子注 入包围有源区应该 有足够的余量;多晶 硅、有源区和金属 对接触孔四周要保 持一定的覆盖。
含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
注意:
不同软件对图层名称定义不同; 严格区分图层作用。
Байду номын сангаас
版图图层名称 cc(或cont)
Via
含义
引线孔(连接金属与多晶硅 或有源区)
通孔(连接第一和第二层金 属)
MOS器件版图图层 ——PMOS

集成电路版图基础.pdf

集成电路版图基础.pdf
1) 启动软件
使用Xmanager登陆linux服务器
登陆后鼠标右键,打开Terminal
第二部分:版图设计基础
2) 到达目标目录后,输入virtuoso回车,启动软件,打开 Library manager
第二部分:版图设计基础
3) 建立一个library(test),再在这个library里 建立你要画 的cell(a)
第一部分:了解版图
1. 芯片怎么来的?
是芯片生产厂商(foundry)通过一系列的加工工艺将三维立体 的器件与连接这些器件的金属导线集成在硅片(wafer)上得来。
加工过程中,芯片生产厂商依照掩膜版(mask)利用光刻、氧化、 掺杂注入、离子刻蚀等手段由低到高一层一层的将器件跟导线制作 成型,制作每一层就如同雕刻图章。
实例:反向器
由一个NMOS,一个PMOS组成, 先画出两个正确尺寸的mos版图, 然后对mos的四端进行连线。
第二部分:版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图,相对应的电 阻类型应当由哪些层的图形组成,这个参照厂家提供的design rule。
第一部分:了解版图
4. 版图的工具:
– Cadence
Virtuoso Dracula Assura Diva
– Mentor
calibre

第2章 集成电路工艺基础及版图设计

第2章 集成电路工艺基础及版图设计
两个部分
前者是将合格的芯片装配到底座上; 后者是采用塑料或金属或陶瓷封装形势把管芯包封起来。
第二章 集成电路工艺基础及版图设计
IC组装——背面减薄
采用与研磨相同的工艺,对晶圆背面进行研磨,使得
管芯的圆片减薄到0.2-0.3mm。这样有利于划片和减 少体硅的串联电阻、并有利于散热。
第二章 集成电路工艺基础及版图设计
第二章 集成电路工艺基础及版图设计
半导体材料:硅
1、电阻率: 从电阻率上分,固体分为三大类。在室温下:
导 体: ρ <10-4 Ω · cm


半导体: ρ =10-3 Ω · cm~109 Ω · cm
绝缘体: ρ >109 Ω · cm
2.导电能力随温度上升而迅速增加 一般金属的导电能力随温度上升而下降,且变化不明显。 但硅的导电能力随温度上升而增加,且变化非常明显
刻蚀气氛通常含有F等离子体或碳等离子体,因此刻 蚀气体通常使用CF4这一类的气体。
第二章 集成电路工艺基础及版图设计
IC制造——扩散
扩散是在硅表面掺入纯杂质原子的过程。通常是使用
乙硼烷(B2H6)作为N-源和磷烷(PH3)作为P+源。 工艺生产过程中通常分为沉积源和驱赶两步,典型的 化学反应为:掺杂区P/N-Si片P/N-Si片阻挡层 2PH3 → 2P + 3H2

最新模拟集成电路版图基础

最新模拟集成电路版图基础
• Poly 电阻是由淀积在衬底表面上的多晶硅构成, 其寄生电容最小且厚度精确,且长宽等都可以得 到很好的控制。因此在可能的条件下,尽量选择 poly 电阻。
各种电阻的典型值
二、电容:电容基本原理
• 电容:
– 是一个有能力存储一定量电荷(一定数量的电子)的器件。 – 电容存储电荷的能力称为容性。 – 它的测量单位是法拉。 – 电容是由一个称为电介质的绝缘材料分隔两个导电薄片构成的。
– 然后在Poly1上覆盖一层Poly2,做电容的上极 板,如图1-22 所示。
接着在Poly1 和Poly2 上加上金属通孔,如图1-23,1-24 所示。 最后,在整个电容版图上加上一层CAP 层,做为标识层用,整个电容的版图 如图1-25 所示。
Lab3-2 CMOS 有源器件结构与版图 • 知识单元: • 1、特殊MOS 结构与版图画法 • 2、三级管结构与版图画法
• 垂直NPN 管
– 和相同水平工艺相比较,基极面积很小,从而 就会有比较高的速度。
– NPN 的P 区这是在工艺中控制的,因此要更方 便容易一些。
• 横向NPN 管
– NPN 做成横向的结构,由于P 区必须要通过引 线孔才能把信号接出来,由于设计规则的限制, P 区面积不可能做到最小,这就完全毁掉了他 的优点。因此,对于NPN 来说一定是垂直器件。
– 它不仅具有寄生效应小 – 与偏置电压无关 – 低的温度系数 – 单位面积的电容值很高。

集成电路版图基础

集成电路版图基础

以TSMC ,CMOS ,P型衬底单 Nwell工艺为例:PMOS的版 图包括以下层次的图形:
Nwell (N阱) PIMP (P+注入) DIFF(有源区) Poly (栅) CONT(过孔) Metal1 (金属)
第二部分:版图设计基础
L
W
NMOS工艺层立体图
NMOS版图
第二部分:版图设计基础
NMOS在电路中的标示 图(symbol)
PMOS在电路中的标示 图(symbol)
第二部分:版图设计基础
பைடு நூலகம்
NMOS版图
PMOS版图
第二部分:版图设计基础
以TSMC ,CMOS ,P型衬底单 Nwell工艺为例:NMOS的版 图包括以下层次的图形:
NIMP (N+注入) DIFF(有源区) Poly (栅) CONT(过孔) Metal1 (金属)
实例:反向器
由一个NMOS,一个PMOS组成, 先画出两个正确尺寸的mos版图, 然后对mos的四端进行连线。
第二部分:版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图,相对应的电 阻类型应当由哪些层的图形组成,这个参照厂家提供的design rule。
第二部分:版图设计基础
4) 打开cell a--工作区和层次显示器
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
模拟集成电路版图基础
直接nwell电阻
• 直接nwell电阻: – 只不过需要2 个N+作为电阻头。 – 对于较大的阻值的电阻可用nwell 来做。 – Nwell 掺杂低,经过光照,电阻值会降低,呈现不稳定 的现象。 • 处理方法:在nwell 上覆盖金属,并将其电位接到电 源电压上,若无法接到电源电压时,可将其接到电 阻两端较高电位端。 • 在nwell 电阻四周加电源电压,以降低电压系数。当 well 电阻要接到pad,则必须于外围环绕pseudo collector,电位接到地,以防止其对其他的电路造 成latch-up。
• 金属-金属电容比扩散电容占用更大的面积。 • 多层金属:多层金属可以制作所谓的层叠电容。多层金属像一
模拟集成电路版图基础
3.其他类型电阻
• N+电阻:
– 无需增添任何新的掩模版或层,只是用原先已有的其 他层来替代poly,就可以获得很多种电阻类型。
• P+电阻:
– 一般来说是做在nwell 中,因此必须增加第三个的端点 连接nwell,而且必须连接到最正的电平,一般来说是 vdd。这样可以防止寄生PN 结的影响。
模拟集成电路版图基础
II、电阻的其他选项
• 高阻值低精度:
– 在有些设计中,可能会需要很大的电阻值,如果对它 的精度并不是很介意,允许有15%左右的变化。那么 也可以把电阻的宽度做到比引线孔的宽度还要小,这 种电阻的形状非常象狗骨头。在高阻值,精度没有特 殊要求的情况下,可以使用这种结构。
模拟集成电路版图基础
蛇形电阻 • 蛇形电阻的体电阻的计算:
– 有一些新的规定,每一个拐角计半个方块,因 为电流流过拐角的时候它的实际通路如下图 (图1-9、1-10)所示。
模拟集成电路版图基础
低阻值高精度电阻的原则
• 如果想要得到一个阻值极低的电阻,而精度要求 很高,可以选择用金属来做。大的面积将有助于 减少delta 的影响,从而保证精度。
模拟集成电路版图基础
金属电容
• 为了保证上部平行板和下部平行板没有短接,几乎所有的IC 工 艺都有一个非常厚的金属介质层。
• 由于增加了厚度,等式中的电容常数将会有点不同。除此之外, 金属电容和扩散电容的公式完全一样,尽管有非常厚的电介质。 因为金属之间通常保持的非常远,为了得到和扩散电容一样的 电容值,金属电容面积必须非常大。
电荷存储在电介质上。 – 电容的值的决定因素:
• 绝缘体的厚度、 • 绝缘体的质量(用电介质常数来量度)、 • 两个薄片互相覆盖的面积来决定。
模拟集成电路版图基础
N阱电容
• 在场效应管的栅极和衬底之间,存在寄生电容。 称之为恶性寄生。但是,如果正好需要电容,这 个寄生是需要的。
模拟集成电路版图基础
• 电阻连接: – 假设最后所得结果是200ohms。接下来把这2 块用金属线连在一起,那么 可以得到400ohms 加上连线阻值的测量结果。所有材料都有阻值,金属 也不例外,因此电阻的和会比400ohms 大一些。
模拟集成电路版图基础
方块电阻
• 直接连接: – 如果把这2 块直接连在一起,那么可以测量得到阻值正好是 400ohms。
模拟集成电路版图基础
Poly 电阻:基本poly 电阻版图
• poly 电阻表现形式: – 它的电阻可以从材料的宽度和2 个引线孔之间的距离来计算得到,这一部 分电阻称为体电阻,右图。
• 电阻制作原则: – 实际上,电阻大小不确定性非常高,因此最终做出来的电阻大小不可能 是完全和CAD软件中所设计的大小一样,这里引入一个delta 的概念,称 为偏差补偿。在实际使用中,应该把电阻的宽度尽量做大,长度做长, 这样delta 的影响就会很小。 – 一般来说,长度取不小于10um,宽度取不小于5um。这些措施可以获得 更好的精度和匹配。如果要获得更高的精度,可以把电阻作得更宽更长, 因为delta 值是不变的,相应的它们的影响就变小了。
金属电容
• 扩散电容缺点:
– 传递噪声:扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况,需要一个电容器 阻断直流信号,但是允许交流信号传输到下个电路块。
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结,可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
Module 3 模拟集成电路版图基础
模拟集成电路版图基础
Lab3-1 CMOS 无源器件结构与版图 • 知识单元: • 1、电阻 • 2、电容 • 3、电阻和电容画法实例
模拟集成电路版图基础
一、电阻:1源自文库方块电阻
• 方块电阻测量方法: – 用poly 来做一个电阻,先做一个正方形,长,宽相等。通过在其两端加 电压,测量电流的方法,可以得到它的阻值。
• Poly 电阻是由淀积在衬底表面上的多晶硅构成, 其寄生电容最小且厚度精确,且长宽等都可以得 到很好的控制。因此在可能的条件下,尽量选择 poly 电阻。
模拟集成电路版图基础
各种电阻的典型值
模拟集成电路版图基础
二、电容:电容基本原理
• 电容:
– 是一个有能力存储一定量电荷(一定数量的电子)的器件。 – 电容存储电荷的能力称为容性。 – 它的测量单位是法拉。 – 电容是由一个称为电介质的绝缘材料分隔两个导电薄片构成的。
• 电阻并联: – 会达到什么结果呢?200ohms。把四个200ohms 的方块组合成一 个更大的方块,可以同样得到200ohms 的电阻值。可以把这个方 块越做越大,但最终测得电阻值将始终为200ohms。
• 对于不同大小的方块来说,阻值是一样的。由此可以用每方块多少电 阻来讨论电阻大小(200ohms/squares)。只考虑方块数,所有相同 材料的方块有相同的电阻值。
模拟集成电路版图基础
扩散电阻与Poly电阻对比
• 使用工艺中已有的层来做电阻,做一些较小的修 改就可以得到所需要的方块电阻。扩散电阻和 Poly 电阻的一样,也要考虑delta 效应的影响。 扩散电阻是做在衬底上的,因此在边缘变化比较 大,工艺上不那么好控制。而且在做的时候必须 注意第三个端点的连接。
相关文档
最新文档