模拟集成电路版图基础
合集下载
模拟集成电路版图基础讲解62页PPT
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂,怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
Thank y制订一部永远 适用的 宪法, 甚至一 条永远 适用的 法律。 ——杰 斐逊 52、法律源于人的自卫本能。——英 格索尔
53、人们通常会发现,法律就是这样 一种的 网,触 犯法律 的人, 小的可 以穿网 而过, 大的可 以破网 而出, 只有中 等的才 会坠入 网中。 ——申 斯通 54、法律就是法律它是一座雄伟的大 夏,庇 护着我 们大家 ;它的 每一块 砖石都 垒在另 一块砖 石上。 ——高 尔斯华 绥 55、今天的法律未必明天仍是法律。 ——罗·伯顿
模拟集成电路版图基础讲解共62页
谢谢!
36、自己的鞋子,自己知道紧在哪里。——西班牙
37、我们唯一不会改正的缺点是软弱。——拉罗什福科
xiexie! 38、我这个人走得很慢,但是我从不后退。——亚伯拉罕·林肯
39、勿问成功的秘诀为何,且尽全力做你应该做的事吧。——美华纳
33、如果惧怕前面跌宕的山岩,生命 就永远 只能是 死水一 潭。 34、当你眼泪忍不住要流出来的时候 ,睁大 眼睛, 千万别 眨眼!你会看到 世界由 清晰变 模糊的 全过程 ,心会 在你泪 水落下 的那一 刻变得 清澈明 晰。盐 。注定 要融化 的,也 许是用 眼泪的 方式。
35、不要以为自己成功一次就可以了 ,也不 要Байду номын сангаас为 过去的 光荣可 以被永 远肯定 。
40、学而不思则罔,思而不学则殆。——孔子
模拟集成电路版图基础讲解
31、别人笑我太疯癫,我笑他人看不 穿。(名 言网) 32、我不想听失意者的哭泣,抱怨者 的牢骚 ,这是 羊群中 的瘟疫 ,我不 能被它 传染。 我要尽 量避免 绝望, 辛勤耕 耘,忍 受苦楚 。我一 试再试 ,争取 每天的 成功, 避免以 失败收 常在别 人停滞 不前时 ,我继 续拼搏 。
模拟集成电路版图设计基础
这就需要我们绘制版图, 生产商拿到版图生成的 cdl文件就明确了!
一、什么是版图?
• 版图是一组相互套合的图形,各层版图相应于不 同的工艺步骤,每一层版图用不同的图案来表示, 版图与所采用的制备工艺紧密相关. • 版图设计:根据逻辑与电路功能和性能要求以及 工艺水平要求来设计光刻用的掩膜版图,是集成 电路设计的最终输出.
为例 NMOS管,做在P衬底上,沟
道为P型,源漏为N型 2> 包括层次: NIMP,N+注入 DIFF,有源区 Poly,栅
NMOS版图
五、版图的组成
1.1MOS管
1> PMOS管 以TSMC,CMOS,N单阱工艺
为例 PMOS管,做在N阱中,沟道
为N型,源漏为P型 2> 包括层次:
NWELL,N阱 PIMP,P+注入 DIFF,有源区 Poly,栅 M1,金属
离子注入 SiO2
集成电路工艺基础
以上每道工序都是需要掩膜 版的,那掩膜版的大小怎么定
呢?如何精确呢?
P-Si N+ (e)
P-Si
N+
(f)
SiO2 〔5 淀积SiO2, 将整个结构用SiO2覆盖起来, 刻出与
淀积SiO2
源区和漏区相连的接触孔. 〔6 把铝或其它金属蒸上去, 刻出电极及互连线
铝电极引出 SiO2 (场氧)
九、版图的艺术
1.模拟版图和数字版图的首要目标 2.首先考虑的三个问题 3. 匹配
3.1 匹配中心思想 3.2 匹配问题 3.3 如何匹配
九、版图的艺术
1. 模拟电路和数字电路的首要目标 2. 模拟电路关注的是功能 3. 1> 电路性能、匹配、速度等 4. 2> 没有EDA软件能全自动实现,所以需要手工处理
模拟集成电路版图基础62页PPT
模拟集成电路版图基础
6
、
露
凝
无
游
氛
,
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕,双双入我庐 ,先巢故尚在,相 将还旧居。
8
、
吁
嗟
身
后
名
,
于
我
若
浮
烟
。
9、 陶渊 明( 约 365年 —427年 ),字 元亮, (又 一说名 潜,字 渊明 )号五 柳先生 ,私 谥“靖 节”, 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ,东 晋 浔阳 柴桑 人 (今 江西 九江 ) 。曾 做过 几 年小 官, 后辞 官 回家 ,从 此 隐居 ,田 园生 活 是陶 渊明 诗 的主 要题 材, 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
,
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大,也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤,荒于嬉;行成于思,毁于随。——韩愈
23、一切节省,归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰,决心到最后会全部推倒。——莎士比亚
25、学习是劳动,是充满思想的劳动。——乌申斯基
谢谢!
6
、
露
凝
无
游
氛
,
天
高
风
景
澈
Байду номын сангаас
。
7、翩翩新 来燕,双双入我庐 ,先巢故尚在,相 将还旧居。
8
、
吁
嗟
身
后
名
,
于
我
若
浮
烟
。
9、 陶渊 明( 约 365年 —427年 ),字 元亮, (又 一说名 潜,字 渊明 )号五 柳先生 ,私 谥“靖 节”, 东晋 末期南 朝宋初 期诗 人、文 学家、 辞赋 家、散
文 家 。汉 族 ,东 晋 浔阳 柴桑 人 (今 江西 九江 ) 。曾 做过 几 年小 官, 后辞 官 回家 ,从 此 隐居 ,田 园生 活 是陶 渊明 诗 的主 要题 材, 相 关作 品有 《饮 酒 》 、 《 归 园 田 居 》 、 《 桃花 源 记 》 、 《 五 柳先 生 传 》 、 《 归 去来 兮 辞 》 等 。
1
0
、
倚
南
窗
以
寄
傲
,
审
容
膝
之
易
安
。
21、要知道对好事的称颂过于夸大,也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤,荒于嬉;行成于思,毁于随。——韩愈
23、一切节省,归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰,决心到最后会全部推倒。——莎士比亚
25、学习是劳动,是充满思想的劳动。——乌申斯基
谢谢!
集成电路版图基础
卜 丹
4
MOS管版图的画法:NMOS
Poly (多晶硅):栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
5
MOS管版图的画法:NMOS
N Select (N+扩散):源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
6
MOS管版图的画法:NMOS
Active Contact (有源区过孔)
《CMOS模拟集成电路设计》
卜 丹
31
双极型晶体管BJT版图 NPN
做发射区 做集电极欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
32
双极型晶体管BJT版图 NPN
做基区欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
33
双极型晶体管BJT版图 NPN
卜 丹
11
MOS管版图的画法:PMOS
N Well (N 阱)
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
12
MOS管版图的画法:PMOS
Active (有源区)
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
13
MOS管版图的画法:PMOS
Poly (多晶硅):栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
26 Cox A
集成电路版图设计基础第五章:模拟IC版图
电源分布是版图设计中非常重要 的一个环节,它涉及到如何合理 地分布电源网络,以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等,这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中,热设计 是一个不可忽视的环节,它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试,验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求,确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试,包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试,验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求,明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求,选择合适 的工艺制程,确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件,根据 电路功能和性能要求,设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证,提取关键参数,确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求,确定合 理的版图布局方案。
将电路原理图划分为若干个模块,合理放 置在版图上,确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布,降低电源和 地线阻抗,提高电路性能。
在版图布局时,应考虑测试、维修和可靠 性等方面的需求。
集成电路版图基础.pdf
实例:反向器
由一个NMOS,一个PMOS组成, 先画出两个正确尺寸的mos版图, 然后对mos的四端进行连线。
第二部分:版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图,相对应的电 阻类型应当由哪些层的图形组成,这个参照厂家提供的design rule。
1)集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节,它不仅关系到集成电路的功能是 否正确,而且也会极大程度地影响集成电路的性能、 成本与功耗。
2)它需要设计者具有电路系统原理与工艺制造方面的 基本知识,设计出一套符合设计规则的“正确”版 图也许并不困难,但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不 是一朝一夕能学会的本事。
第二部分:版图设计基础
4) 打开cell a--工作区和层次显示器
电路转换为选定工艺的版图,版图设计完成后,将版图的数据发 给foundry,foundry收到数据后按照数据制作掩膜版(mask), mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分:了解版图
3. 版图的意义:
第四部分:版图的艺术(这个作为后期目标,暂作了解)
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分:了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
1) 启动软件
使用Xmanager登陆linux服务器
由一个NMOS,一个PMOS组成, 先画出两个正确尺寸的mos版图, 然后对mos的四端进行连线。
第二部分:版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图,相对应的电 阻类型应当由哪些层的图形组成,这个参照厂家提供的design rule。
1)集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节,它不仅关系到集成电路的功能是 否正确,而且也会极大程度地影响集成电路的性能、 成本与功耗。
2)它需要设计者具有电路系统原理与工艺制造方面的 基本知识,设计出一套符合设计规则的“正确”版 图也许并不困难,但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不 是一朝一夕能学会的本事。
第二部分:版图设计基础
4) 打开cell a--工作区和层次显示器
电路转换为选定工艺的版图,版图设计完成后,将版图的数据发 给foundry,foundry收到数据后按照数据制作掩膜版(mask), mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分:了解版图
3. 版图的意义:
第四部分:版图的艺术(这个作为后期目标,暂作了解)
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分:了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
1) 启动软件
使用Xmanager登陆linux服务器
最新模拟集成电路版图基础
电阻画法实例
• 要得到1.5K 的电阻,只需要把3 个单元电阻串联 起来,就得到所需阻值的电阻,如图1-19所示。
电阻画法实例
• 把两个500Ω的电阻单元并联起来,就得到了所需 的250Ω的电阻,如图1-20 所示
电容画法实例
• 以1pF poly 电容为例:
– 先画底层Poly1,做电容的下级板,如图1-21 所示;
• Poly 电阻是由淀积在衬底表面上的多晶硅构成, 其寄生电容最小且厚度精确,且长宽等都可以得 到很好的控制。因此在可能的条件下,尽量选择 poly 电阻。
各种电阻的典型值
二、电容:电容基本原理
• 电容:
– 是一个有能力存储一定量电荷(一定数量的电子)的器件。 – 电容存储电荷的能力称为容性。 – 它的测量单位是法拉。 – 电容是由一个称为电介质的绝缘材料分隔两个导电薄片构成的。
特殊MOS 结构与版图画法 • Bend-gate-MOS
LONG LENGTH MOS
• 特点:倒比管,L>>W,常用来做电阻,如 图2-3 所示
CLOSED GATE TRANSISTOR
• 特点: 可以提高开关速度及频率响应,漏 端寄生电容小,如图所示。
三级管结构与版图画法
• 1.三极管原理
– 三极管可分类:NPN 和PNP。 – 由两个PN结构成
• PN结基础
– 在PN 结两端加正偏压,就会产生由P 向N 的 电流,PN 结导通,考虑载流子的话,就是电 子由N 向P,空穴由P 向N。
– 如果在PN 结加反偏压,就会在PN 结产生一个 势垒,没有电流流过,也就是PN 结截止。
2、垂直NPN
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结,可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
集成电路版图基础
2.2互连
2.2.1金属
金属连线: Metal1,Metal2,Metal3,Metal4……
2.2.2 通孔
用来连接各层金属的过孔: cont, Via1,Via2,Via3……
第二部分:版图设计基础
典型工艺:CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
第二部分:版图设计基础
3. 版图编辑器
第一部分:了解版图
4. 版图的工具:
– Cadence
Virtuoso Dracula Assura Diva
– Mentor
calibre
– Spring soft
laker
第一部分:了解版图
5. 版图的设计流程
熟悉所选foundry的工艺文件(Design rule) 查看电路,理解电路(跟designer充分沟通) 对电路按照Design rule来进行版图设计 对设计好的版图模块进行DRC/LVS 的verify
电路转换为选定工艺的版图,版图设计完成后,将版图的数据发 给foundry,foundry收到数据后按照数据制作掩膜版(mask), mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分:了解版图
3. 版图的意义:
第四部分:版图的艺术(这个作为后期目标,暂作了解)
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分:了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
2.2.1金属
金属连线: Metal1,Metal2,Metal3,Metal4……
2.2.2 通孔
用来连接各层金属的过孔: cont, Via1,Via2,Via3……
第二部分:版图设计基础
典型工艺:CMOS N阱 1P4M工艺剖面图
连线与孔之间的连接
第二部分:版图设计基础
3. 版图编辑器
第一部分:了解版图
4. 版图的工具:
– Cadence
Virtuoso Dracula Assura Diva
– Mentor
calibre
– Spring soft
laker
第一部分:了解版图
5. 版图的设计流程
熟悉所选foundry的工艺文件(Design rule) 查看电路,理解电路(跟designer充分沟通) 对电路按照Design rule来进行版图设计 对设计好的版图模块进行DRC/LVS 的verify
电路转换为选定工艺的版图,版图设计完成后,将版图的数据发 给foundry,foundry收到数据后按照数据制作掩膜版(mask), mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分:了解版图
3. 版图的意义:
第四部分:版图的艺术(这个作为后期目标,暂作了解)
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分:了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
集成电路模拟版图设计基础106页PPT
第四部分:版图的艺术
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分:了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分:了解版图
PMOS版图
第二部分:版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分:版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS,PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分:版图设计基础
2)它需要设计者具有电路系统原理与工艺制造方面的基 本知识,设计出一套符合设计规则的“正确”版图也 许并不困难,但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分:了解版图
3. 版图的工具:
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分:了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分:版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分:版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分:版图设计基础
1. 模拟版图和数字版图的首要目标 2. 首先考虑的三个问题 3. 匹配 4. 寄生效应 5. 噪声 6. 布局规划 7. ESD 8. 封装
IC模拟版图设计
第一部分:了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第一部分:了解版图
PMOS版图
第二部分:版图设计基础
2.1 器件
反向器
器件剖面图及俯视图
器件版 图
第二部分:版图设计基础
2.1 器件
2.1.1 MOS管 1)反向器
VDD
3u/0.18u
IN
OUT
1u/0.18u
2)NMOS,PMOS
3)金属连线
GND
4)关于Butting Contact部分
第二部分:版图设计基础
2)它需要设计者具有电路系统原理与工艺制造方面的基 本知识,设计出一套符合设计规则的“正确”版图也 许并不困难,但是设计出最大程度体现高性能、低功 耗、低成本、能实际可靠工作的芯片版图缺不是一朝 一夕能学会的本事。
第一部分:了解版图
3. 版图的工具:
– Cadence
Virtuoso Dracula Assura Diva
IC模拟版图设计
目录
第一部分:了解版图
1. 版图的定义 2. 版图的意义 3. 版图的工具 4. 版图的设计流程
第二部分:版图设计基础
1. 认识版图 2. 版图组成两大部件 3. 版图编辑器 4. 电路图编辑器 5. 了解工艺厂商
目录
第三部分:版图的准备
1. 必要文件 2. 设计规则 3. DRC文件 4. LVS文件
第二部分:版图设计基础
集成电路版图设计教程第章CMOS模拟集成电路的版图设计PPT30页
66、节制使快乐增加并使享受加强。 ——德 谟克利 特 67一个人的一生,以及整个命运 的,只 是一瞬 之间。 ——歌 德 69、懒人无法享受休息之乐。——拉布 克 70、浪费时间是一桩大罪过。——卢梭
集成电路版图设计教程第章CMOS模 拟集成电路的版图设计
51、没有哪个社会可以制订一部永远 适用的 宪法, 甚至一 条永远 适用的 法律。 ——杰 斐逊 52、法律源于人的自卫本能。——英 格索尔
53、人们通常会发现,法律就是这样 一种的 网,触 犯法律 的人, 小的可 以穿网 而过, 大的可 以破网 而出, 只有中 等的才 会坠入 网中。 ——申 斯通 54、法律就是法律它是一座雄伟的大 夏,庇 护着我 们大家 ;它的 每一块 砖石都 垒在另 一块砖 石上。 ——高 尔斯华 绥 55、今天的法律未必明天仍是法律。 ——罗·伯顿
集成电路版图设计项目教程 项目6 模拟集成电路版图设计
GND
S
G
D
P+
N+ N+
RSub
NPN
P-Sub
G S
D
P+
P+
PNP
VDD
N+
RWell
N-well
2022/3/19
项目6 模拟集成电路版图设计
任务6.1 模拟版图设计技术
(5)闩锁效应 闩锁效应通常会导致电路功能失效,严重时可烧毁芯片,避免闩锁效应的方法主要由以下几种: ➢ 在CMOS的有源区周围增加尽可能多的接触孔,降低寄生电阻电容值。 ➢ 衬底接触孔和阱接触孔应尽量靠近源区,以降低阱电阻和衬底电阻的阻值。 ➢ 将PMOS尽量远离NMOS以增大PNPN结的导通电压,或使NMOS尽量靠近GND,PMOS尽量靠近VDD, 降低闩锁发生几率。 ➢ 电源线和地线防止闩锁的设计:加粗电源线和地线;采用接相关衬底的环形VDD电源线;增加VDD和 GND接触孔,并加大接触面积。 ➢ 使用保护环。
2022/3/19
项目6 模拟集成电路版图设计
任务6.1 模拟版图设计技术
(3)寄生效应
在芯片中,所有器件包括金属连线在内都会由于接触或层叠等原因在器件周围产生寄生电阻和电容,并影 响电路的实际性能。这些寄生的电阻和电容通常由器件的几何尺寸决定,因此降低线宽可以明显降低寄生影 响。比如MOS管器件,降低沟道长度可以减小寄生电阻和电容,但同时也会带来短沟道效应。 ➢ 寄生电容
金属布线之间(同布线层或不同布线层)、金属布线与衬底之间都存在平面电容;上层布线到下层布线、 下层布线到衬底之间存在边缘电容。 减少寄生电容的方法:布线尽可能短。选择金属层。布线避开电路单元。 ➢ 寄生电阻
每一条布线都存在寄生电阻。为了降低寄生电阻,需要使用最厚的金属布线层。一般情况下,越厚的金属 布线具有越小的方块电阻。如果遇到相同的金属布线层厚度,可以用几层相邻金属布线重叠形成并联结构, 可以减小寄生电阻。 ➢ MOS器件寄生参数 MOS管器件本身存在两种寄生分布电容:掺杂电容和栅电容。
集成电路版图基础
DRC文件
第三部分:版图的准备
4. LVS文件
4.1 LVS: layout versus schematic, 用来进行版图与电路 图对比。 4.2 我们通常使用calibre 这个 工具来进行lvs 检查, 根据run 出来的错误提 示去改正版图,最后 清掉所有的lvs错误。
第三部分:版图的准备
第四部分:版图设计艺术
1.
模拟电路和数字电路的首要目标
模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现,所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具
PMOS版图
第二部分:版图设计基础
以TSMC ,CMOS ,P型衬底单 Nwell工艺为例:NMOS的版 图包括以下层次的图形: NIMP (N+注入) DIFF(有源区) Poly (栅) CONT(过孔) Metal1 (金属) 以TSMC ,CMOS ,P型衬底单 Nwell工艺为例:PMOS的版 图包括以下层次的图形: Nwell (N阱) PIMP (P+注入) DIFF(有源区) Poly (栅) CONT(过孔) Metal1 (金属)
4.3 lvs command file 的设定: 1) 根据你的工艺以及需 求选择你所需要的验 证检查。 2) 选择用命令界面运行 LVS,定义查看LVS报 告文件及LVS报错个 数。
定义金 属层数 关闭ERC 检查
用命令跑 LVS的方式
LVS COMPARE CASE NAMES SOURCE CASE YES LAYOUT CASE YES
IC模拟版图设计
目录
第一部分:了解版图
CMOS模拟集成电路版图设计基础教程_V2
4
初识工艺流程和版图设计
什么是版图(Layout)
• 版图实质上是将立体的器件与导线投影到每一层光刻掩 模版(mask)上的绘图
光刻掩模版有什么用
• 光刻掩模版上的图形表示通光或遮光的区域,实际上是 用来告诉工艺进行光刻时需要雕琢的图形和区域
版图和工艺制造的关系
• 版图中的每一层代表一种需要制作的元件或者导线;同 一层中绘制的图形的“或”是最终在一层mask上的图形; 不同层图形的“与”得到了器件的关键区域和参数
11
N-well CMOS基本工艺流程
2013-10-30
Institute of VLSI Design, Zhejiang University
12
N-well CMOS基本工艺流程
2013-10-30
Institute of VLSI Design, Zhejiang University
30
LSW的设置
对图层进行选择、定义和编辑
2013-10-30
Institute of VLSI Design, Zhejiang University
31
Set Valid Layers
由于默认显示的 图层太多,因此 需要对显示的图 层进行一些筛选
2013-10-30
Institute of VLSI Design, Zhejiang University
32
Set Valid Layers
选择需要用到的 图形图层、边界 限定层、标记层 以及一些必需要 用到的dummy层
2013-10-30
Institute of VLSI Design, Zhejiang University
33
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Module 3 模拟集成电路版图基础
模拟集成电路版图基础
Lab3-1 CMOS 无源器件结构与版图 • 知识单元: • 1、电阻 • 2、电容 • 3、电阻和电容画法实例
模拟集成电路版图基础
一、电阻:1、方块电阻
• 方块电阻测量方法: – 用poly 来做一个电阻,先做一个正方形,长,宽相等。通过在其两端加 电压,测量电流的方法,可以得到它的阻值。
• 电阻并联: – 会达到什么结果呢?200ohms。把四个200ohms 的方块组合成一 个更大的方块,可以同样得到200ohms 的电阻值。可以把这个方 块越做越大,但最终测得电阻值将始终为200ohms。
• 对于不同大小的方块来说,阻值是一样的。由此可以用每方块多少电 阻来讨论电阻大小(200ohms/squares)。只考虑方块数,所有相同 材料的方块有相同的电阻值。
模拟集成电路版图基础
3.其他类型电阻
• N+电阻:
– 无需增添任何新的掩模版或层,只是用原先已有的其 他层来替代poly,就可以获得很多种电阻类型。
• P+电阻:
– 一般来说是做在nwell 中,因此必须增加第三个的端点 连接nwell,而且必须连接到最正的电平,一般来说是 vdd。这样可以防止寄生PN 结的影响。
模拟集成电路版图基础
扩散电阻与Poly电阻对比
• 使用工艺中已有的层来做电阻,做一些较小的修 改就可以得到所需要的方块电阻。扩散电阻和 Poly 电阻的一样,也要考虑delta 效应的影响。 扩散电阻是做在衬底上的,因此在边缘变化比较 大,工艺上不那么好控制。而且在做的时候必须 注意第三个端点的连接。
模拟集成电路版图基础
直接nwell电阻
• 直接nwell电阻: – 只不过需要2 个N+作为电阻头。 – 对于较大的阻值的电阻可用nwell 来做。 – Nwell 掺杂低,经过光照,电阻值会降低,呈现不稳定 的现象。 • 处理方法:在nwell 上覆盖金属,并将其电位接到电 源电压上,若无法接到电源电压时,可将其接到电 阻两端较高电位端。 • 在nwell 电阻四周加电源电压,以降低电压系数。当 well 电阻要接到pad,则必须于外围环绕pseudo collector,电位接到地,以防止其对其他的电路造 成latch-up。
模拟集成电路版图基础
金属电容
• 为了保证上部平行板和下部平行板没有短接,几乎所有的IC 工 艺都有一个非常厚的金属介质层。
• 由于增加了厚度,等式中的电容常数将会有点不同。除此之外, 金属电容和扩散电容的公式完全一样,尽管有非常厚的电介质。 因为金属之间通常保持的非常远,为了得到和扩散电容一样的 电容值,金属电容面积必须非常大。
金属电容
• 扩散电容缺点:
– 传递噪声:扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况,需要一个电容器 阻断直流信号,但是允许交流信号传输到下个电路块。
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结,可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
模拟集成电路版图基础
Poly 电阻:基本poly 电阻版图
• poly 电阻表现形式: – 它的电阻可以从材料的宽度和2 个引线孔之间的距离来计算得到,这一部 分电阻称为体电阻,右图。
• 电阻制作原则: – 实际上,电阻大小不确定性非常高,因此最终做出来的电阻大小不可能 是完全和CAD软件中所设计的大小一样,这里引入一个delta 的概念,称 为偏差补偿。在实际使用中,应该把电阻的宽度尽量做大,长度做长, 这样delta 的影响就会很小。 – 一般来说,长度取不小于10um,宽度取不小于5um。这些措施可以获得 更好的精度和匹配。如果要获得更高的精度,可以把电阻作得更宽更长, 因为delta 值是不变的,相应的它们的影响就变小了。
• 金属-金属电容比扩散电容占用更大的面积。 • 多层金属:多层金属可以制作所谓的层叠电容。多层金属像一
电荷存储在电介质上。 – 电容的值的决定因素:
• 绝缘体的厚度、 • 绝缘体的质量(用电介质常数来量度)、 • 两个薄片互相覆盖的面积来决定。
模拟集成电路版图基础
N阱电容
• 在场效应管的栅极和衬底之间,存在寄生电容。 称之为恶性寄生。但是,如果正好需要电容,这 个寄生是需要的。
模拟集成电路版图基础
蛇形电阻 • 蛇形电阻的体电阻的计算:
– 有一些新的规定,每一个拐角计半个方块,因 为电流流过拐角的时候它的实际通路如下图 (图1-9、1-10)所示。
模拟集成电路版图基础
低阻值高精度电阻的原则
• 如果想要得到一个阻值极低的电阻,而精度要求 很高,可以选择用金属来做。大的面积将有助于 减少delta 的影响,从而保证精度。
• Poly 电阻是由淀积在衬底表面上的多晶硅构成, 其寄生电容最小且厚度精确,且长宽等都可以得 到很好的控制。因此在可能的条件下,尽量选择 poly 电阻。
模拟集成电路版图基础
各种电阻的典型值
模拟集成电路版图基础
二、电容:电容基本原理来自• 电容:– 是一个有能力存储一定量电荷(一定数量的电子)的器件。 – 电容存储电荷的能力称为容性。 – 它的测量单位是法拉。 – 电容是由一个称为电介质的绝缘材料分隔两个导电薄片构成的。
• 电阻连接: – 假设最后所得结果是200ohms。接下来把这2 块用金属线连在一起,那么 可以得到400ohms 加上连线阻值的测量结果。所有材料都有阻值,金属 也不例外,因此电阻的和会比400ohms 大一些。
模拟集成电路版图基础
方块电阻
• 直接连接: – 如果把这2 块直接连在一起,那么可以测量得到阻值正好是 400ohms。
模拟集成电路版图基础
II、电阻的其他选项
• 高阻值低精度:
– 在有些设计中,可能会需要很大的电阻值,如果对它 的精度并不是很介意,允许有15%左右的变化。那么 也可以把电阻的宽度做到比引线孔的宽度还要小,这 种电阻的形状非常象狗骨头。在高阻值,精度没有特 殊要求的情况下,可以使用这种结构。
模拟集成电路版图基础
模拟集成电路版图基础
Lab3-1 CMOS 无源器件结构与版图 • 知识单元: • 1、电阻 • 2、电容 • 3、电阻和电容画法实例
模拟集成电路版图基础
一、电阻:1、方块电阻
• 方块电阻测量方法: – 用poly 来做一个电阻,先做一个正方形,长,宽相等。通过在其两端加 电压,测量电流的方法,可以得到它的阻值。
• 电阻并联: – 会达到什么结果呢?200ohms。把四个200ohms 的方块组合成一 个更大的方块,可以同样得到200ohms 的电阻值。可以把这个方 块越做越大,但最终测得电阻值将始终为200ohms。
• 对于不同大小的方块来说,阻值是一样的。由此可以用每方块多少电 阻来讨论电阻大小(200ohms/squares)。只考虑方块数,所有相同 材料的方块有相同的电阻值。
模拟集成电路版图基础
3.其他类型电阻
• N+电阻:
– 无需增添任何新的掩模版或层,只是用原先已有的其 他层来替代poly,就可以获得很多种电阻类型。
• P+电阻:
– 一般来说是做在nwell 中,因此必须增加第三个的端点 连接nwell,而且必须连接到最正的电平,一般来说是 vdd。这样可以防止寄生PN 结的影响。
模拟集成电路版图基础
扩散电阻与Poly电阻对比
• 使用工艺中已有的层来做电阻,做一些较小的修 改就可以得到所需要的方块电阻。扩散电阻和 Poly 电阻的一样,也要考虑delta 效应的影响。 扩散电阻是做在衬底上的,因此在边缘变化比较 大,工艺上不那么好控制。而且在做的时候必须 注意第三个端点的连接。
模拟集成电路版图基础
直接nwell电阻
• 直接nwell电阻: – 只不过需要2 个N+作为电阻头。 – 对于较大的阻值的电阻可用nwell 来做。 – Nwell 掺杂低,经过光照,电阻值会降低,呈现不稳定 的现象。 • 处理方法:在nwell 上覆盖金属,并将其电位接到电 源电压上,若无法接到电源电压时,可将其接到电 阻两端较高电位端。 • 在nwell 电阻四周加电源电压,以降低电压系数。当 well 电阻要接到pad,则必须于外围环绕pseudo collector,电位接到地,以防止其对其他的电路造 成latch-up。
模拟集成电路版图基础
金属电容
• 为了保证上部平行板和下部平行板没有短接,几乎所有的IC 工 艺都有一个非常厚的金属介质层。
• 由于增加了厚度,等式中的电容常数将会有点不同。除此之外, 金属电容和扩散电容的公式完全一样,尽管有非常厚的电介质。 因为金属之间通常保持的非常远,为了得到和扩散电容一样的 电容值,金属电容面积必须非常大。
金属电容
• 扩散电容缺点:
– 传递噪声:扩散电容在PN 结上会有一个寄生电容。任 何输入到扩散电容底部平行板上的信号将会自动耦合 到衬底上。在电路设计中有些情况,需要一个电容器 阻断直流信号,但是允许交流信号传输到下个电路块。
• 金属电容
– 大多数信号电容会由金属制成。这可以消除PN 结,可 以消除寄生二极管带来的电容。电容依赖性也将得到 消除。
模拟集成电路版图基础
Poly 电阻:基本poly 电阻版图
• poly 电阻表现形式: – 它的电阻可以从材料的宽度和2 个引线孔之间的距离来计算得到,这一部 分电阻称为体电阻,右图。
• 电阻制作原则: – 实际上,电阻大小不确定性非常高,因此最终做出来的电阻大小不可能 是完全和CAD软件中所设计的大小一样,这里引入一个delta 的概念,称 为偏差补偿。在实际使用中,应该把电阻的宽度尽量做大,长度做长, 这样delta 的影响就会很小。 – 一般来说,长度取不小于10um,宽度取不小于5um。这些措施可以获得 更好的精度和匹配。如果要获得更高的精度,可以把电阻作得更宽更长, 因为delta 值是不变的,相应的它们的影响就变小了。
• 金属-金属电容比扩散电容占用更大的面积。 • 多层金属:多层金属可以制作所谓的层叠电容。多层金属像一
电荷存储在电介质上。 – 电容的值的决定因素:
• 绝缘体的厚度、 • 绝缘体的质量(用电介质常数来量度)、 • 两个薄片互相覆盖的面积来决定。
模拟集成电路版图基础
N阱电容
• 在场效应管的栅极和衬底之间,存在寄生电容。 称之为恶性寄生。但是,如果正好需要电容,这 个寄生是需要的。
模拟集成电路版图基础
蛇形电阻 • 蛇形电阻的体电阻的计算:
– 有一些新的规定,每一个拐角计半个方块,因 为电流流过拐角的时候它的实际通路如下图 (图1-9、1-10)所示。
模拟集成电路版图基础
低阻值高精度电阻的原则
• 如果想要得到一个阻值极低的电阻,而精度要求 很高,可以选择用金属来做。大的面积将有助于 减少delta 的影响,从而保证精度。
• Poly 电阻是由淀积在衬底表面上的多晶硅构成, 其寄生电容最小且厚度精确,且长宽等都可以得 到很好的控制。因此在可能的条件下,尽量选择 poly 电阻。
模拟集成电路版图基础
各种电阻的典型值
模拟集成电路版图基础
二、电容:电容基本原理来自• 电容:– 是一个有能力存储一定量电荷(一定数量的电子)的器件。 – 电容存储电荷的能力称为容性。 – 它的测量单位是法拉。 – 电容是由一个称为电介质的绝缘材料分隔两个导电薄片构成的。
• 电阻连接: – 假设最后所得结果是200ohms。接下来把这2 块用金属线连在一起,那么 可以得到400ohms 加上连线阻值的测量结果。所有材料都有阻值,金属 也不例外,因此电阻的和会比400ohms 大一些。
模拟集成电路版图基础
方块电阻
• 直接连接: – 如果把这2 块直接连在一起,那么可以测量得到阻值正好是 400ohms。
模拟集成电路版图基础
II、电阻的其他选项
• 高阻值低精度:
– 在有些设计中,可能会需要很大的电阻值,如果对它 的精度并不是很介意,允许有15%左右的变化。那么 也可以把电阻的宽度做到比引线孔的宽度还要小,这 种电阻的形状非常象狗骨头。在高阻值,精度没有特 殊要求的情况下,可以使用这种结构。
模拟集成电路版图基础