集成电路后端设计简介-76页PPT精品文档
合集下载
集成电路的设计基础共70页PPT资料
《集成电路设计基础》
24
反相器实例
参照上述的硅栅工艺设计规则，下图以 反相器（不针对具体的器件尺寸）为例给出 了对应版图设计中应该考虑的部分设计规则 示意图。
对于版图设计初学者来说，第一次设计 就能全面考虑各种设计规则是不可能的。
为此，需要借助版图设计工具的在线DRC 检查功能来及时发现存在的问题，具体步骤 参见本书第十四章。
20
版图几何设计规则
Metal设计规则示意图
08.05.2020
《集成电路设计基础》
21
版图几何设计规则
Pad相关的设计规则列表
编号 6.1
描述 最小焊盘大小
尺寸 90
目的与作用 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距
08.05.2020
《集成电路设计基础》
18
版图几何设计规则
contact设计规则示意图
08.05.2020
《集成电路设计基础》
19
版图几何设计规则
Metal相关的设计规则列表
编号 1
描述
尺寸
金属宽度
2.5
目的与作用 保证铝线的良好电导
2
金属间距
2.0
防止铝条联条
08.05.2020
《集成电路设计基础》
1 引言
版图(Layout)
版图是集成电路从设计走向制
造的桥梁，它包含了集成电路尺 寸、各层拓扑定义等器件相关的 物理信息数据。
集成电路制造厂家根据这些数据 来制造掩膜。
08.05.2020
《集成电路版图设计》课件
元器件工作原理
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
《集成电路设计》课件
蒙特卡洛模拟法
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
集成电路介绍演示幻灯片共29页文档
END
1、不要轻言放弃，否则对不起自己。
2、要冒一次险!整个生命就是一场冒险。走得最远的人，常是愿意 去做，并愿意去冒险的人。“稳妥”之船，从未能从岸边走远。-戴尔．卡耐基。
梦 境
3、人生就像一杯没有加糖的咖啡，喝起来是苦涩的，回味起来却有 久久不会退去的余香。
集成电路介绍演示，我宁愿选择无悔，不管来生多么美丽，我不愿失 去今生对你的记忆，我不求天长地久的美景，我只要生生世世的轮 回里有你。
16、业余生活要有意义，不要越轨。——华盛顿 17、一个人即使已登上顶峰，也仍要自强不息。——罗素·贝克 18、最大的挑战和突破在于用人，而用人最大的突破在于信任人。——马云 19、自己活着，就是为了使别人过得更美好。——雷锋 20、要掌握书，莫被书掌握；要为生而读，莫为读而生。——布尔沃
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。
集成电路工艺和版图设计参考ppt课件
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
微电子制造工艺
23.02.2024
Jian Fang
1
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
23.02.2024
Jian Fang
10
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
23.02.2024
Jian Fang
12
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Currently our PS300A and PS300B diffusion tools are capable of running both 200mm & 300mm wafers. We can even process the two sizes in the same furnace load without suffering any uniformity problems! (Thermal Oxide Only)
微电子制造工艺
23.02.2024
Jian Fang
1
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
23.02.2024
Jian Fang
10
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
23.02.2024
Jian Fang
12
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Currently our PS300A and PS300B diffusion tools are capable of running both 200mm & 300mm wafers. We can even process the two sizes in the same furnace load without suffering any uniformity problems! (Thermal Oxide Only)
《集成电路设计概述》PPT课件
• 1958年以德克萨斯仪器公司（TI）的科学家基尔比 (Clair Kilby)为首的研究小组研制出了世界上第一 块集成电路，并于1959年公布了该结果。 锗衬底上形成台面双极晶体管和电阻，总共12个器 件，用超声焊接引线将器件连起来。
获得2000年Nobel物理奖
8
获得2000年Nobel物理奖
9
集成电路的发明
• 平面工艺的发明 1959年7月， 美国Fairchild 公司的Noyce发明第一 块单片集成电路： 利用二氧化硅膜制成平面晶体管， 用淀积在二氧化硅膜上和二氧化硅膜密接在一起的 导电膜作为元器件间的电连接(布线)。 这是单片集成电路的雏形，是与现在的硅集成电路 直接有关的发明。将平面技术、照相腐蚀和布线技 术组合起来，获得大量生产集成电路的可能性。
• 后人对摩尔定律加以扩展： 集成电路的发展每三年 – 工艺升级一代； – 集成度翻二番； – 特征线宽约缩小30％左右； – 逻辑电路（以CPU为代表）的工作频率提高约30％。
17
Intel公司CPU发展
18
Intel公司CPU发展
Year of introduction
4004
1971
8008
40-15
0.5-.02 25-50 150
ULSI (1990)
107-108 <1
<10-2 15-10 0.2-.01 50-100 >150
摩尔定律（Moore’s Law）
• Min. transistor feature size decreases by 0.7X every three years——True for at least 30 years! (Intel公司前董事长Gordon Moore首次于1965提出)
获得2000年Nobel物理奖
8
获得2000年Nobel物理奖
9
集成电路的发明
• 平面工艺的发明 1959年7月， 美国Fairchild 公司的Noyce发明第一 块单片集成电路： 利用二氧化硅膜制成平面晶体管， 用淀积在二氧化硅膜上和二氧化硅膜密接在一起的 导电膜作为元器件间的电连接(布线)。 这是单片集成电路的雏形，是与现在的硅集成电路 直接有关的发明。将平面技术、照相腐蚀和布线技 术组合起来，获得大量生产集成电路的可能性。
• 后人对摩尔定律加以扩展： 集成电路的发展每三年 – 工艺升级一代； – 集成度翻二番； – 特征线宽约缩小30％左右； – 逻辑电路（以CPU为代表）的工作频率提高约30％。
17
Intel公司CPU发展
18
Intel公司CPU发展
Year of introduction
4004
1971
8008
40-15
0.5-.02 25-50 150
ULSI (1990)
107-108 <1
<10-2 15-10 0.2-.01 50-100 >150
摩尔定律（Moore’s Law）
• Min. transistor feature size decreases by 0.7X every three years——True for at least 30 years! (Intel公司前董事长Gordon Moore首次于1965提出)
集成电路 (最全版)PTT文档
集成电路
9.1 引言
集成电路，包括通用电路和专用电路，传统的 制造方法都是人工完成版图设计后流片生产， 这种方式又称为全定制电路的设计和生产。
全定制电路的设计从系统设计开始到版图设计 结束，这是电子系统的全程设计。
在晶体管级和版图级后端设计中，通过对晶体 管级电路和布局线的优化设计，可以使最后的 设计结果速度快、占用芯片面积小、可靠性高， 芯片的性能指标一般要高于在PLD上实现的系 统。
共栅四管单元电路及其版图 不共栅四管单元电路及版图
对于一些标准的逻辑门，如与非门、或非门、 触发器等，可事先将若干个基本单元用确定的 连线连接起来，构成“宏单元”，这样可以加 快门阵列的设计过程。因为这时只需对“宏单 元”进行布局，并在宏单元之间布线。
布线通道是门阵列芯片的重要组成部分。
门阵列设计的芯片面积利用率比较低。
一种阵列结构。为了充分利用芯片的面积，将 上面所说的器件可以是单个晶体管，还可以是各种组合结构。
在后仿真之前，首先应进行参数反注释，即将根据版图分析计算得到的实际的电学参数值，加到相应电路的对应节点上。
门阵列中的布 上面所说的器件可以是单个晶体管，还可以是各种组合结构。
所谓随机逻辑是指数字逻辑设计的一种具体形式，在这种设计方式中，按具体的设计要求把一些中小规模逻辑电路布局在版图范围以
共栅四管单元电路及其版图
布区。
道的有 源区
9.2.3 门阵列和门海阵列的设计流程
利用门阵列和门海阵列设计ASIC，虽然在后端 设计中不需要设计全套掩膜，但还是需要完成 2~4块掩膜版的设计，因此，后端设计和后仿真 工作仍需完成。一般，在用门阵列或门海阵列实
现之前，都已经用PLD器件作了样机试验，因此， 可以利用PLD的设计结果，转换到门阵列或门海 阵列上。
9.1 引言
集成电路，包括通用电路和专用电路，传统的 制造方法都是人工完成版图设计后流片生产， 这种方式又称为全定制电路的设计和生产。
全定制电路的设计从系统设计开始到版图设计 结束，这是电子系统的全程设计。
在晶体管级和版图级后端设计中，通过对晶体 管级电路和布局线的优化设计，可以使最后的 设计结果速度快、占用芯片面积小、可靠性高， 芯片的性能指标一般要高于在PLD上实现的系 统。
共栅四管单元电路及其版图 不共栅四管单元电路及版图
对于一些标准的逻辑门，如与非门、或非门、 触发器等，可事先将若干个基本单元用确定的 连线连接起来，构成“宏单元”，这样可以加 快门阵列的设计过程。因为这时只需对“宏单 元”进行布局，并在宏单元之间布线。
布线通道是门阵列芯片的重要组成部分。
门阵列设计的芯片面积利用率比较低。
一种阵列结构。为了充分利用芯片的面积，将 上面所说的器件可以是单个晶体管，还可以是各种组合结构。
在后仿真之前，首先应进行参数反注释，即将根据版图分析计算得到的实际的电学参数值，加到相应电路的对应节点上。
门阵列中的布 上面所说的器件可以是单个晶体管，还可以是各种组合结构。
所谓随机逻辑是指数字逻辑设计的一种具体形式，在这种设计方式中，按具体的设计要求把一些中小规模逻辑电路布局在版图范围以
共栅四管单元电路及其版图
布区。
道的有 源区
9.2.3 门阵列和门海阵列的设计流程
利用门阵列和门海阵列设计ASIC，虽然在后端 设计中不需要设计全套掩膜，但还是需要完成 2~4块掩膜版的设计，因此，后端设计和后仿真 工作仍需完成。一般，在用门阵列或门海阵列实
现之前，都已经用PLD器件作了样机试验，因此， 可以利用PLD的设计结果，转换到门阵列或门海 阵列上。
集成电路后端设计简介-76页精品文档
3. 在MOS结构中，栅极为控制电极，它控制着漏和源之间 沟道的电流。
4. 早期的栅极材料采用的就是良导体金属铝。 5. 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 6. 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和
pMOS两种类型的MOS管制作在同一芯片上。
N型MOS管物理结构和电路符号
与非门和或非门版图
与非门版图：
与非门和或非门版图
或非门版图：
CMOS传输门
CMOS传输门电路图：
CMOS传输门
CMOS传输门工作原理： 从MOS晶体管的基本工作原理我们已经知道：
当MOS管的表面形成导电沟道后, 器件源漏极之 间就呈现低电阻连通；反之，如果MOS管截止， 器件的源漏就呈现高电阻断开，因此MOS器件是 一个典型的开关。当开关打开的时候，就可以进 行信号传输，这时将它们称为传输门。
CMOS传输门
CMOS传输门工作原理： 在图中的CMOS传输门采用了P管和N管
对，控制信号和C分别控制P管和N管，使 两管同时关断和开通。由于PMOS管对输 入信号S高电平的传输性能好，而NMOS管 对输入信号S低电平的传输性能好，从而使 信号S可以获得全幅度的传送而没有电平损 失。
CMOS传输门
︱Vgs4︱
︱Ids︱
︱Vgs3︱
︱Vgs2︱
︱Vgs1︱
︱Vds︱
简单MOS管的工艺步骤
Al栅工艺 Si栅工艺（自对准）
Al栅工艺（以NMOS为例）
（1）一次氧化 （2）S、D区扩散、氧化 （3）光刻栅区 （4）栅氧化 （5）光刻引线孔 （6）蒸铝、反刻、合金化
Si栅工艺（以NMOS为例）
（1）一次氧化
（2）光刻有源区 （3）栅氧化 （4）生长多晶硅 （5）光刻栅极 （6）S、D掺杂 （7）氧化
4. 早期的栅极材料采用的就是良导体金属铝。 5. 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 6. 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和
pMOS两种类型的MOS管制作在同一芯片上。
N型MOS管物理结构和电路符号
与非门和或非门版图
与非门版图：
与非门和或非门版图
或非门版图：
CMOS传输门
CMOS传输门电路图：
CMOS传输门
CMOS传输门工作原理： 从MOS晶体管的基本工作原理我们已经知道：
当MOS管的表面形成导电沟道后, 器件源漏极之 间就呈现低电阻连通；反之，如果MOS管截止， 器件的源漏就呈现高电阻断开，因此MOS器件是 一个典型的开关。当开关打开的时候，就可以进 行信号传输，这时将它们称为传输门。
CMOS传输门
CMOS传输门工作原理： 在图中的CMOS传输门采用了P管和N管
对，控制信号和C分别控制P管和N管，使 两管同时关断和开通。由于PMOS管对输 入信号S高电平的传输性能好，而NMOS管 对输入信号S低电平的传输性能好，从而使 信号S可以获得全幅度的传送而没有电平损 失。
CMOS传输门
︱Vgs4︱
︱Ids︱
︱Vgs3︱
︱Vgs2︱
︱Vgs1︱
︱Vds︱
简单MOS管的工艺步骤
Al栅工艺 Si栅工艺（自对准）
Al栅工艺（以NMOS为例）
（1）一次氧化 （2）S、D区扩散、氧化 （3）光刻栅区 （4）栅氧化 （5）光刻引线孔 （6）蒸铝、反刻、合金化
Si栅工艺（以NMOS为例）
（1）一次氧化
（2）光刻有源区 （3）栅氧化 （4）生长多晶硅 （5）光刻栅极 （6）S、D掺杂 （7）氧化
专用集成电路设计方法讲义6_IC后端设计概述
Netlist In →Expand… ( cmCmdExpand )
26
Create Starting Cell & Bind Netlist to Cell
新建一个单元，建立与网表的关联
Library → Open…（geOpenLib）
从这里开始，后面所 以的操作都是在这个 Cell上进行的！
规定工艺上的层次定义 (如颜色，显示，设计规则，接触孔代码和电容 查找表)，还规定了布局布线应当遵守的规则，如金属的最小间距, VIA 的规则等 包含每个单元的CELL View, FRAM View, TIM View和PWR View
2 单元库 (标准单元STD 和I/O 库)
3 子库：一般是Macro或Block的LEF或者GDSII文件生成 4 综合后网表文件 (Verilog, VHDL或edif 格式均可) 5 约束Pad位置的TDF 文件 6 综合后给出的时序约束文件 (.SDF, .SDC 格式) 其中1, 2为流片厂提供，3: 一般是自己做的宏模块(如Analog 模块 或者RAM, ROM 宏单元), 6: 不做时序驱动 (Timing Driven)的布局 布线时可以不需要
FRAM View
SMASH View
TIM View
PWR View
FILL View
NETL View
EXP View
Apollo/Astro布线时用的是单元的FRAM View (叫框图)，忽略 里面的具体信息；显示的时候缺省是FRAM View.
17
Introduction: CELL View vs. FRAM View
IC后端设计
IC后端设计ic后端设计IC（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战略产业。
自2000年来，在国家政策的大力支持下，我国集成电路产业得到了长足的发展，而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象,作为产业命脉的IC 设计人才，在IC产业最集中的长三角地区也仅仅只有几千人。
所以拥有一定工作经验的设计工程师，目前已成为人才猎头公司，比如烽火猎聘公司争相角逐的“宠儿”。
IC后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。
其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。
作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。
正因为其需要掌握的知识面广，而国内高校开设这方面专业比较晚，IC后端设计工程师的人才缺口更为巨大。
数字后端设计流程1. 数据准备。
对于CDN 的Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v 的形式给出。
前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（DesignExchange Format）文件。
(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件SDC是一样的,Pad的定义文件--tdf ，.tf 文件--technology file，Foundry厂提供的标准单元、宏单元和I/OPad 的库文件就与FRAM, CELL view, LM view 形式给出(Milkway 参考库and DB, LIB file)2. 布局规划。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速 度和功耗)以及最小的芯片面积。由于这种设计方法版图布局和布线都 要用人工布置得尽可能紧凑，所以设计过程要花费大量的人力物力和时 间。不仅开始设计时如此，检验和改正设计错误也是非常艰巨的工作
半定制方法（Semi-Custom Design Approach）
驱动电路
大宽长比非门版图：
IO单元、无源器件及互连线的设计
任何一种设计技术，版图结构都需要焊 盘输入/输出单元（I/O PAD）。承担输入、 输出信号接口的I/O单元就不再仅仅是焊盘 （Pad），而是具有一定功能的功能块。这 些功能块担负着对外的驱动，内外的隔离、 输入保护或其他接口功能。
是一种库单元设计方法 各个单元具有同一高度(指版图尺寸)，但宽度不等。单元本身经过精心
设计，并完成了设计规则检查和电学性能验证 设计者将所需要的单元从标准单元库中调出来，并排列成行，行间留有
可调整的布线通道。再按设计电路的功能要求将各内部单元以及输入/ 输出单元连接起来，就得到所需的芯片版图
垂直走向MOS管结构
水平走向MOS管结构
金属线从管子中间穿过的水平走向MOS管结构
金属线从管子上下穿过的水平走向MOS管结构
有多晶硅线穿过的垂直走向MOS管结构
与非门和或非门电路
二输入与非门 电路图如下：
与非门和或非门电路
与非门工作原理： 对M到3于地（与的M通非4）路门截。，止这当，时I形N相A成（当从IN于VBD一）D到个为输有低出限电O的平UP时TM的，O通SM管路2（导，M通阻1）电断导了阻O通（U，称T 为上拉电阻）和一个无穷大的NMOS管的截止电阻（尽管有 一个NMOS管在导通态，但因为串联电阻值取决于大电阻， 从OUT看进去的NMOS管电阻仍是无穷大）的串联分压电路， 输个出NM为O高S管电均平导（通VD，D）两。个如PM果OINS管A和均IN截B止均，为形高成电了平从，O使U得T到两 地 的 通 路 ， 阻 断 了 OUT 到 电 源 的 通 路 ， 呈 现 一 个 有 限 的 NMOS导通电阻（称为下拉电阻，其值为单个NMOS管导通 电阻的两倍）和无穷大的PMOS管截止电阻的分压结果，输 出为低电平。
1. 根据阈值电压不同，常把MOS器件分成增强型 和耗尽型两种器件。对于N沟MOS器件而言，将 阈值电压VT＞0的器件称为增强型器件，阈值电 压VT＜0的器件，称为耗尽型器件。
2. PMOS器件和NMOS器件在结构上是一样的，只是 源漏衬底的材料类型和NMOS相反，工作电压的 极性也正好相反。
MOS晶体管性能分析
与非门和或非门电路
二输入或非门电路图如下：
与非门和或非门电路
或非门工作原理： 对于或非门，由类似的分析可知，当INA和 INB同时为低电平时，分压的结果使得输出 为高电平，当INA和INB有一个为高电平或 两个都为高电平时，MOS管电阻分压的结 果是输出为低电平。只不过两个NMOS管 全导通在MOS结构中，栅极为控制电极，它控制着漏和源之间 沟道的电流。
4. 早期的栅极材料采用的就是良导体金属铝。 5. 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 6. 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和
pMOS两种类型的MOS管制作在同一芯片上。
N型MOS管物理结构和电路符号
CMOS反相器电路图
它由一个NMOS晶体管和PMOS晶体管配对构成，两个 器件的漏极相连作为输出，栅极相连作为输入。NMOS 晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬 底与它的源极相连并接电源。
CMOS反相器器件物理结构剖面图
图中在N型硅衬底上专门制作一块P型区域， 用来制作NMOS管，在N型衬底上制作PMOS管。 为了防止源/漏区域衬底出现正偏置，通常N型衬 底要借电路中的最低电位，N阱应接电路中最高 的电位。为保证电位接触良好，必须形成欧姆接 触，在接触点采用重掺杂结构。
CMOS反向器的工作原理
如果分别定义n沟道和p沟道晶体管的阈值电压为 V00高导将..T77使n使通VV()如，P得，，沟0nn其故.道沟沟7电Vp器道道沟)流和件晶晶道流V的体体T晶过p栅管管体(P如源的截沟管–之栅止0道导.7间极；晶通V电电)但体，。压压因管所在接超为。V以近i过＝V若V于ioV＝0=再T时PVn0时沟继D，＞D，道。续因VT它阈当增为p 开值V加(Vii＜电升始—Vi， 压V辑一i＝个状VV截态TDpD止，，,V。不甚o=因管V至此S是S低（，V于i0为在VV任）VDT。一Dp或值逻，为得辑最V指状后SS，态出导两的下致个是，它晶，只截体任有止管非一，必种此常时有逻小 的用来电说流，从CVMDDO流S向的V低SS功，耗所是以它耗最电重很要少的。优对点高。密度应
(a) Vgs>VT, Vds=0V
(b) Vgs>VT, Vds<Vgs-VT
(c) Vgs>VT, Vds>Vgs-VT
MOS晶体管性能分析
1. 在电学上MOS管作为一种电压控制的开关器件。
2. 当导由栅 通 于-。 源源-当漏电源电压-V漏压gs间和等加栅于-一开衬电启底压电电V压压dsV以而T及时分，别Vg该产s =器生V件的T时开电，始场 水平和垂直分量的作用，沿着沟道就出现了导 电分。 量源 起-着漏使电电压子（沿即沟Vd道s＞向0漏）极所运产动生的的作电用场。水随平 着源-漏电压的增加，沿沟道电阻的压降会改变 沟道的形状
MOS晶体管性能分析
描述NMOS器件在三个区域中性能的理想表达式为：
0
（a）截止区
Ids＝ Vgs－VT≤0
（b）线性区
0＜Vgs－VT＜ Vds （c）饱和区
MOS器件电压-电流特性
N型MOS管和P型MOS管工作在线性区和饱 和区时的电压-电流特性曲线：
线性区 ︱Vds︱=︱Vgs－Vt︱
饱和区
1965年，Intel公司创始人之一的Gorden E. Moore 博士在研究存贮器芯片上晶体管增长数的时间关 系时预测，芯片上晶体管数目每隔18个月翻一番 或每三年翻两番，这一关系被称为摩尔定律 (Moore's Law)
集成电路的分类
集成电路
按器件结构类型 按集成度分类 按基片材料分类 按电路的功能分类 按应用领域分类
1. 从漏到源是两个背对背的二极管。它们之 间所能流过的电流就是二极管的反向漏电 流。
2. 如果把源漏和衬底接地，在栅上加一足够 高的正电压，从静电学的观点看，这一正 的栅电压将要排斥栅下的P型衬底中的可动 的空穴电荷而吸引电子。
3. 引起沟道区产生强表面反型的最小栅电压， 称为阈值电压VT。
MOS晶体管的基本工作原理
︱Vgs4︱
︱Ids︱
︱Vgs3︱
︱Vgs2︱
︱Vgs1︱
︱Vds︱
简单MOS管的工艺步骤
Al栅工艺 Si栅工艺（自对准）
Al栅工艺（以NMOS为例）
（1）一次氧化 （2）S、D区扩散、氧化 （3）光刻栅区 （4）栅氧化 （5）光刻引线孔 （6）蒸铝、反刻、合金化
Si栅工艺（以NMOS为例）
MOS晶体管性能分析
（5）在电子离开沟道后，电子注入到漏区耗尽层中，接着向 漏种区情加况速为。“沟饱道和夹”断状处态的。电这压时降沟不道变电，流保受持栅在极电Vgs压－控VT制，，这 几乎与漏极电压无关。
（6）影响源极流向漏极（对于给定的衬底电阻率）的漏极电 流Ids大小的因素有：
1、源、漏之间的距离； 2、沟道宽度； 3、开启电压VT； 4、栅绝缘氧化层的厚度； 5、栅绝缘层的介电常数； 6、载流子（电子或空穴）的迁移率μ。
（1）一次氧化
（2）光刻有源区 （3）栅氧化 （4）生长多晶硅 （5）光刻栅极 （6）S、D掺杂 （7）氧化
（8）光刻引线孔 （9）蒸铝、反刻、合金化
第三部分 简单门电路的版图绘制
CMOS反相器的工作原理
CMOS反相器是CMOS门电路中最基本的 逻辑部件，大多数的逻辑门电路均可通 过等效反相器进行基本设计，再通过适 当的变换，完成最终设计。所以，基本 反相器的设计就成为逻辑部件设计的基 础。
集成电路后端 设计简介
第一部分 简单导言
集成电路的发展
集成电路（IC：Integrated Circuit）是指通过一系 列特定的加工工艺，将晶体管、二极管等有源器 件和电阻、电容、电感等无源器件，按照一定的 电路互连，“集成”在一块半导体晶片上，并封 装在一个外壳内，执行特定电路或系统功能的一 种器件。
栅极 源极
导体 绝缘体
栅极
栅极
n
n
p 掺杂半导体衬底
n 型MOS管
漏极 源极
漏极 源极
漏极
衬底 耗尽型电路符号
衬底 增强型电路符号
P型MOS管物理结构和电路符号
栅极 源极
导体 绝缘体
栅极
栅极
p
p
n 掺杂半导体衬底
p 型MOS管
漏极
源极
漏极 源极
漏极
衬底
衬底
耗尽型电路符号
增强型电路符号
MOS晶体管的基本工作原理
CMOS传输门
CMOS传输门工作原理： 在图中的CMOS传输门采用了P管和N管
对，控制信号和C分别控制P管和N管，使 两管同时关断和开通。由于PMOS管对输 入信号S高电平的传输性能好，而NMOS管 对输入信号S低电平的传输性能好，从而使 信号S可以获得全幅度的传送而没有电平损 失。
CMOS传输门
MOS晶体管性能分析
一个MOS管的正常导电特性可分为以下几个区域： （1）“夹断”区：这时的电流是源－漏间的泄漏电
流； （2）“线性”区：弱反型区，这时漏极电流随栅压
线性增加； （3）“饱和”区：沟道强反型，漏极电流与漏极电
压无关。 当漏极电压太高时，会发生称为雪崩击穿或穿通
半定制方法（Semi-Custom Design Approach）
驱动电路
大宽长比非门版图：
IO单元、无源器件及互连线的设计
任何一种设计技术，版图结构都需要焊 盘输入/输出单元（I/O PAD）。承担输入、 输出信号接口的I/O单元就不再仅仅是焊盘 （Pad），而是具有一定功能的功能块。这 些功能块担负着对外的驱动，内外的隔离、 输入保护或其他接口功能。
是一种库单元设计方法 各个单元具有同一高度(指版图尺寸)，但宽度不等。单元本身经过精心
设计，并完成了设计规则检查和电学性能验证 设计者将所需要的单元从标准单元库中调出来，并排列成行，行间留有
可调整的布线通道。再按设计电路的功能要求将各内部单元以及输入/ 输出单元连接起来，就得到所需的芯片版图
垂直走向MOS管结构
水平走向MOS管结构
金属线从管子中间穿过的水平走向MOS管结构
金属线从管子上下穿过的水平走向MOS管结构
有多晶硅线穿过的垂直走向MOS管结构
与非门和或非门电路
二输入与非门 电路图如下：
与非门和或非门电路
与非门工作原理： 对M到3于地（与的M通非4）路门截。，止这当，时I形N相A成（当从IN于VBD一）D到个为输有低出限电O的平UP时TM的，O通SM管路2（导，M通阻1）电断导了阻O通（U，称T 为上拉电阻）和一个无穷大的NMOS管的截止电阻（尽管有 一个NMOS管在导通态，但因为串联电阻值取决于大电阻， 从OUT看进去的NMOS管电阻仍是无穷大）的串联分压电路， 输个出NM为O高S管电均平导（通VD，D）两。个如PM果OINS管A和均IN截B止均，为形高成电了平从，O使U得T到两 地 的 通 路 ， 阻 断 了 OUT 到 电 源 的 通 路 ， 呈 现 一 个 有 限 的 NMOS导通电阻（称为下拉电阻，其值为单个NMOS管导通 电阻的两倍）和无穷大的PMOS管截止电阻的分压结果，输 出为低电平。
1. 根据阈值电压不同，常把MOS器件分成增强型 和耗尽型两种器件。对于N沟MOS器件而言，将 阈值电压VT＞0的器件称为增强型器件，阈值电 压VT＜0的器件，称为耗尽型器件。
2. PMOS器件和NMOS器件在结构上是一样的，只是 源漏衬底的材料类型和NMOS相反，工作电压的 极性也正好相反。
MOS晶体管性能分析
与非门和或非门电路
二输入或非门电路图如下：
与非门和或非门电路
或非门工作原理： 对于或非门，由类似的分析可知，当INA和 INB同时为低电平时，分压的结果使得输出 为高电平，当INA和INB有一个为高电平或 两个都为高电平时，MOS管电阻分压的结 果是输出为低电平。只不过两个NMOS管 全导通在MOS结构中，栅极为控制电极，它控制着漏和源之间 沟道的电流。
4. 早期的栅极材料采用的就是良导体金属铝。 5. 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 6. 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和
pMOS两种类型的MOS管制作在同一芯片上。
N型MOS管物理结构和电路符号
CMOS反相器电路图
它由一个NMOS晶体管和PMOS晶体管配对构成，两个 器件的漏极相连作为输出，栅极相连作为输入。NMOS 晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬 底与它的源极相连并接电源。
CMOS反相器器件物理结构剖面图
图中在N型硅衬底上专门制作一块P型区域， 用来制作NMOS管，在N型衬底上制作PMOS管。 为了防止源/漏区域衬底出现正偏置，通常N型衬 底要借电路中的最低电位，N阱应接电路中最高 的电位。为保证电位接触良好，必须形成欧姆接 触，在接触点采用重掺杂结构。
CMOS反向器的工作原理
如果分别定义n沟道和p沟道晶体管的阈值电压为 V00高导将..T77使n使通VV()如，P得，，沟0nn其故.道沟沟7电Vp器道道沟)流和件晶晶道流V的体体T晶过p栅管管体(P如源的截沟管–之栅止0道导.7间极；晶通V电电)但体，。压压因管所在接超为。V以近i过＝V若V于ioV＝0=再T时PVn0时沟继D，＞D，道。续因VT它阈当增为p 开值V加(Vii＜电升始—Vi， 压V辑一i＝个状VV截态TDpD止，，,V。不甚o=因管V至此S是S低（，V于i0为在VV任）VDT。一Dp或值逻，为得辑最V指状后SS，态出导两的下致个是，它晶，只截体任有止管非一，必种此常时有逻小 的用来电说流，从CVMDDO流S向的V低SS功，耗所是以它耗最电重很要少的。优对点高。密度应
(a) Vgs>VT, Vds=0V
(b) Vgs>VT, Vds<Vgs-VT
(c) Vgs>VT, Vds>Vgs-VT
MOS晶体管性能分析
1. 在电学上MOS管作为一种电压控制的开关器件。
2. 当导由栅 通 于-。 源源-当漏电源电压-V漏压gs间和等加栅于-一开衬电启底压电电V压压dsV以而T及时分，别Vg该产s =器生V件的T时开电，始场 水平和垂直分量的作用，沿着沟道就出现了导 电分。 量源 起-着漏使电电压子（沿即沟Vd道s＞向0漏）极所运产动生的的作电用场。水随平 着源-漏电压的增加，沿沟道电阻的压降会改变 沟道的形状
MOS晶体管性能分析
描述NMOS器件在三个区域中性能的理想表达式为：
0
（a）截止区
Ids＝ Vgs－VT≤0
（b）线性区
0＜Vgs－VT＜ Vds （c）饱和区
MOS器件电压-电流特性
N型MOS管和P型MOS管工作在线性区和饱 和区时的电压-电流特性曲线：
线性区 ︱Vds︱=︱Vgs－Vt︱
饱和区
1965年，Intel公司创始人之一的Gorden E. Moore 博士在研究存贮器芯片上晶体管增长数的时间关 系时预测，芯片上晶体管数目每隔18个月翻一番 或每三年翻两番，这一关系被称为摩尔定律 (Moore's Law)
集成电路的分类
集成电路
按器件结构类型 按集成度分类 按基片材料分类 按电路的功能分类 按应用领域分类
1. 从漏到源是两个背对背的二极管。它们之 间所能流过的电流就是二极管的反向漏电 流。
2. 如果把源漏和衬底接地，在栅上加一足够 高的正电压，从静电学的观点看，这一正 的栅电压将要排斥栅下的P型衬底中的可动 的空穴电荷而吸引电子。
3. 引起沟道区产生强表面反型的最小栅电压， 称为阈值电压VT。
MOS晶体管的基本工作原理
︱Vgs4︱
︱Ids︱
︱Vgs3︱
︱Vgs2︱
︱Vgs1︱
︱Vds︱
简单MOS管的工艺步骤
Al栅工艺 Si栅工艺（自对准）
Al栅工艺（以NMOS为例）
（1）一次氧化 （2）S、D区扩散、氧化 （3）光刻栅区 （4）栅氧化 （5）光刻引线孔 （6）蒸铝、反刻、合金化
Si栅工艺（以NMOS为例）
MOS晶体管性能分析
（5）在电子离开沟道后，电子注入到漏区耗尽层中，接着向 漏种区情加况速为。“沟饱道和夹”断状处态的。电这压时降沟不道变电，流保受持栅在极电Vgs压－控VT制，，这 几乎与漏极电压无关。
（6）影响源极流向漏极（对于给定的衬底电阻率）的漏极电 流Ids大小的因素有：
1、源、漏之间的距离； 2、沟道宽度； 3、开启电压VT； 4、栅绝缘氧化层的厚度； 5、栅绝缘层的介电常数； 6、载流子（电子或空穴）的迁移率μ。
（1）一次氧化
（2）光刻有源区 （3）栅氧化 （4）生长多晶硅 （5）光刻栅极 （6）S、D掺杂 （7）氧化
（8）光刻引线孔 （9）蒸铝、反刻、合金化
第三部分 简单门电路的版图绘制
CMOS反相器的工作原理
CMOS反相器是CMOS门电路中最基本的 逻辑部件，大多数的逻辑门电路均可通 过等效反相器进行基本设计，再通过适 当的变换，完成最终设计。所以，基本 反相器的设计就成为逻辑部件设计的基 础。
集成电路后端 设计简介
第一部分 简单导言
集成电路的发展
集成电路（IC：Integrated Circuit）是指通过一系 列特定的加工工艺，将晶体管、二极管等有源器 件和电阻、电容、电感等无源器件，按照一定的 电路互连，“集成”在一块半导体晶片上，并封 装在一个外壳内，执行特定电路或系统功能的一 种器件。
栅极 源极
导体 绝缘体
栅极
栅极
n
n
p 掺杂半导体衬底
n 型MOS管
漏极 源极
漏极 源极
漏极
衬底 耗尽型电路符号
衬底 增强型电路符号
P型MOS管物理结构和电路符号
栅极 源极
导体 绝缘体
栅极
栅极
p
p
n 掺杂半导体衬底
p 型MOS管
漏极
源极
漏极 源极
漏极
衬底
衬底
耗尽型电路符号
增强型电路符号
MOS晶体管的基本工作原理
CMOS传输门
CMOS传输门工作原理： 在图中的CMOS传输门采用了P管和N管
对，控制信号和C分别控制P管和N管，使 两管同时关断和开通。由于PMOS管对输 入信号S高电平的传输性能好，而NMOS管 对输入信号S低电平的传输性能好，从而使 信号S可以获得全幅度的传送而没有电平损 失。
CMOS传输门
MOS晶体管性能分析
一个MOS管的正常导电特性可分为以下几个区域： （1）“夹断”区：这时的电流是源－漏间的泄漏电
流； （2）“线性”区：弱反型区，这时漏极电流随栅压
线性增加； （3）“饱和”区：沟道强反型，漏极电流与漏极电
压无关。 当漏极电压太高时，会发生称为雪崩击穿或穿通