微电子集成电路设计

4.1.1电容器
一般在与集成电路工艺兼容情况下，TOX 不可能做 得很薄。因此，提高电容量只能以增大面积作为 代价。在集成电路中，制作一个30pF的电容器， 所用MOS电容的面积相当于几十个晶体管的面积。 举例说明：
如果制造一个34.6pF的电容器需要的面积为 105um，而一个小功率双极晶体管所占面积约 4×103 um2。因此，一个34.6pF的电容器相当于 约25个晶体管的面积。可见在集成电路中要获得 一个容量较大约电容器相当困难。
4.1.1电容器
PN结电容是利用PN结反向时的势垒电容构成一个
电容器。图4.2为一PN结电容的纵向和横向结构
图。单位面积的结电容如第2章所述可以表示为
式中，VD
为接触CT 电 C势TO 差1；VVD
M
MJ
J
为梯度因子；CTO
为零偏
压时的电容量。PN结电容与杂质浓度有关，如果
考虑杂质的横向扩散，则总的PN结面积为底面积
无源元件
电容器
电感器 螺旋线电感器
电阻器
MOS电 热 器
PN结 电 容 器
薄膜电容器
扩散电阻
沟道电阻
外延层电阻
薄膜电阻
热扩散电阻 离子注入电阻
沟道扩散电阻 外延沟道电阻
在集成电路中，有多种电容结构：
金属-绝缘体-金属(MIM)结构 多晶硅/金属-绝缘体-多晶硅结构 金属叉指结构 PN结电容 MOS电容
4.1.2电阻器
集成电路中的电阻分为 ：
无源电阻 通常是合金材料或采用掺杂半导体制作的电阻
有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的
不同的工作区所表现出来的不同的电阻特性来做电阻。
4.1.2电阻器
1．薄层电阻
薄层电阻又俗称方块电阻，它是集成电路中广泛使用的述语。
薄层电阻
式中， 和
4.1.2电阻器
掺杂半导体电阻 不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半
导体的电阻特性，可以制造电路所需的电阻器。 根据掺杂方式，可分为：
扩散电阻 对半导体进行热扩散掺杂而构成的电阻
离子注入电阻
离子注入方式形成的电阻的阻值容易控制，精度较高。
薄层电阻的几何图形设计
金属 扩散区
(a)
RW图定4义.3为所示R电W 阻 层1x的j 平均x电j 阻串和电导率；
x j 为薄层的结深。
若电阻的长度R为 RLW，WL宽度为W，则(图4.43.)3中沿水平方向的电阻为
显然， 和 x j 是由工艺决定的。设计者可根据薄层电阻的大
小，确定所设计电阻的长宽比(简称方数)。薄层电阻的单位 为 W。例如，对于一个典型的双极集成电路工艺，基区扩散
4.1.0引言
集成电路的无源元件主要包括电阻、电容和电感 (一般很少用)。无源元件在集成电路中所占面积 一般都比有源元件(如双极晶体管、MOSFET等) 要大。因此，在设计集成电路中应尽可能少用无 源元件．尤其是电感和电容以及大阻值的电阻。 如果有些非用不可，也可作为外接元件处理。集 成电路中主要的无源元件如下所示：
积A和减小氧化层厚度 TOX 两个措施。
MOS结构电容
平板电容和PN结电容都不相同，MOS核心部分，即 金属-氧化物-半导体层结构的电容具有独特的性质。 它的电容-电压特性取决于半导体表面的状态。 随着栅极电压的变化，表面可处于：
积累区 耗尽区 反型区
MOS结构电容
a
Co 沟道 Cdep
Vss
a +++++++++
沟道 耗尽层
p型衬底
tox d
（a） Vss
积累区 耗尽区
1.0
反型区
Cgb Co
0.2
Vgs （b）
MOS电容 (a)物理结构 (b)电容与Vgs的函数关系
MOS结构电容
Cox
Cox 低频
0
VT
CSi 源自文库Cox 高频 CSi + Cox
Vgs
MOS动态栅极电容与栅极电压的函数关系
(b)
一般电池采 用窄条结构， 精度要求高 的采用宽条 结构，小电 阻采用直条 型，大电阻 采用折线型
≈≈ ≈≈ ≈≈
(c)
(d)
制作
过程
中相
对误
差的
(e)
引入
常用的薄层电阻图形
0.5-1.0m MOS工艺中作为导电层的典型的薄层电阻阻值
材料 互连金属 顶层金属 多晶硅 硅-金属氧化物 扩散层 硅氧化物扩散 N阱（或P阱）
第四章 集成电路设计
4.1 集成电路中的无源元件与互连线 4.2双极集成电路器件和电路设计 4.3MOS集成器件和电路设计 4.4 双极和MOS集成电路比较
4.1 集成电路中的无源元件与互连线
4.1.0引言 4.1.1电容器 4.1.2电阻器 4.1.3 集成电路中的电阻模型 4.1.4 集成电路互连线
加上4个侧面积：A W 2 + 4W 方形PN结扩散区的边长；
x
jx为j P2N，结式结中深，。W为正
平板电容
制作在砷化镓半绝缘衬底上的MIM电容结构：
C rolw
d
考虑温度系数时，电容的计算式为：
C Cox A 1+TC1 temp tnom
+ TC2 temp tnom
2
平板电容
4.1.1电容器
1．MOS电容器
图4.1为MOS电容结构图。MOS电容器的电容量为：
COX
A 0 SiO2
TOX
式中， TOX 为薄氧化层厚度；A为薄氧化层上金属电
极的面积。在半导体一侧的P型衬底上扩散一层层，
其目的是减小MOS串联电阻以及防止表面出现耗尽
层。从(4.1)式可知，要提高电容量可以通过增大面
电容模型等效电路：
固有的自频率：
1
f0 2 LC
金属叉指结构电容
4.1.2电阻器
集成电路中的电阻是依靠不同的掺杂层形成的， 主要分为扩散电阻(包括离子注入掺杂电阻)和沟 道电阻两大类。不同的掺杂层和沟道层其电阻值 的大小是不同的。如果有特殊需要时，也可以用 不同电阻串的金属或硅化物在半导体表面形成薄 膜电阻，或者用多晶硅掺杂形成多晶硅电阻。不 过，这样形成的电阻代价总比扩散电阻高。因此， 集成电路中最广泛使用的还是扩散电阻，多晶硅 电阻在MOS集成电路中也经常使用．在特殊的集 成电路中，也会采用薄膜电阻。
的薄层电阻力200 W
4.1.2电阻器
合金薄膜电阻
采用一些合金材料沉积在二氧化硅或其它介电材 料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； （2）镍铬（Ni-Cr）； （3）氧化锌SnO2；（4）铬硅氧CrSiO。 多晶硅薄膜电阻
掺杂多晶硅薄膜也是一个很好的电阻材料，广泛 应用于硅基集成电路的制造。