北京工业大学 计算机组成原理 运算器功能部件的设计与实现报告
计算机组成原理实验报告
实验一：脱机运算器实验实验目的：了解AM2901运算器的功能与用法，2片AM2901的级连方式，深化运算器部件的组成、设计、控制与使用等知识。
实验仪器：TEC-2000实验仪实验原理：脱机运算器实验，是让运算器从教学计算机整机中脱离出来，此时它的全部控制与操作均需通过两个12位的微型开关来完成，这就不能执行指令，只能通过开头、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。
实验内容：1、将教学机左下方的5个拨动开关置为1XX10（单步、8位、脱机）；先按RESET 按键，再按START按键，进行初始化。
2、按下表所列操作在8位机上进行运算器脱机实验，结果如表所示。
其中D1取为01H，D2取为10H；通过两个12位的红色微型开关向运算器提供控制倍，通过8位数据开关向运算器提供数据（高8位的数据开结果分析：由结果可知，只要按AM2901芯片功能给出其相应的控制信号，即可完成相应的功能。
另AM2901操作周期如下：A、B口数据锁存通用寄存器接收即在下降沿时，A、B口数据锁存器锁存数据，在低电平时通用寄存器接收数据，因此在压START前，ALU输出为结果，压START后，产生高电平到低电平的变化，此时ALU输出的结果存入通用寄存器中，而ALU则输出操作再次被执行的结果，但该结果没有存入通用寄存器中，则下次操作时使用的寄存器值为存入值（表中表现为压START前值）。
实验结论：通过此项实验使我们了解了AM2901运算器的功能与用法，熟悉了2片AM2901的级连方式，以及深化运算器部件的组成、设计、控制与使用等知识，让我们加深了对AM2901运算器各项特性的认知程度。
实验二：控制器部件教学实验实验目的：通过教学计算机中已经设计好并正常运行的几条典型指令的功能、格式和执行流程后，设计几条指令的功能、格式和执行流程，并在教学计算机上实现、调试正确。
达到以下目的：1、理解计算机控制器的功能、组成知识2、学习计算机各类典型指令的执行流程3、对指令格式、寻址方式、指令系统、指令分类等建立总体概念4、学习组合逻辑控制器的设计过程和相关技术实验仪器：TEC-2000教学计算机实验原理：控制器设计是学习计算机总体组成的设计的重要部分，要在TEC-2000教学机上完成实验，要了解以下内容：1、TEC-2000的功能部件及其连接关系；2、TEC-2000的每个功能部件的功能和控制其运行办法；3、TEC-2000支持的指令格式和指令执行流程分组情况；4、TEC-2000中已经设计并正常运行的各类指令的功能、格式和执行流程，也包括控制器设计与实现中的具体线路和控制信号的组成；5、自己要实现的指令格式、功能、执行流程设计中必须遵从的约束条件。
北京工业大学 计算机组成原理课设 报告1
计算机组成原理课程设计实验报告班级：110703学号：110703xx姓名：xx同组人：xxx日期：2013年6月28日目录1.主机系统总体结构框图---------------------------------------------------------------32.数据通路机构设计-----------------------------------------------------------------------43.各部件详细设计图-----------------------------------------------------------------------54.指令系统中的各种机器指令-----------------------------------------------------185.指令的格式和寻址方式-------------------------------------------------------------216.微程序控制部件的设计方法及调试过程---------------------------------216.1.时序系统设计方法-----------------------------------------------------------216.2.微指令详细设计-----------------------------------------------------------226.3.取指公共操作及指令流程-----------------------------------------------246.4.取指微程序及各指令微程序-------------------------------------------246.5.控制部件逻辑连线图及封装图---------------------------------------256.6.微程序控制部件的调试过程-------------------------------------------267.调试程序及注释------------------------------------------------------------------------278.调试程序与时序仿真的波形----------------------------------------------------279.设计过程中的收获和体会--------------------------------------------------------3010.计算机主机指令汇总--------------------------------30主机系统总体结构框图数据通路结构设计图各部件详细设计图时序发生器的设计例：对于用微程序设计来实现控制部件的模型机而设计出的时序发生器如下：时序发生器（timer）提供一个微周期中的八个电平及脉冲型控制信号，可供整机设计时使用。
计算机组成原理实验-运算器组成实验报告
计算机组成原理课程实验报告9.3 运算器组成实验*名：***学号：系别：计算机工程学院班级：网络工程1班指导老师：完成时间：评语：得分：9.3运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路S3S2S1S0M图3.1 运算器实验电路图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU的A输入端口，DR2接ALU的B输入端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。
实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。
另有一个指示灯C显示运算器进位标志信号状态。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。
计算机组成原理课程设计报告 完整实现及完整报告
计算机组成原理课程设计报告专业：网络工程学号：学生姓名：指导教师：2012年月日1 课程设计的题目和内容 (3)1.1课程设计的题目 (3)1.2课程设计完成的内容 (3)2 课程设计的基本要求 (3)3 课程设计的具体步骤 (4)3.1完成系统的总体设计 (4)3.2设计控制器的逻辑结构框图 (4)3.3设计机器指令格式和指令系统 (5)3.4设计时序产生器电路 (5)3.5设计微程序流程图 (6)3.6设计操作控制器单元（即微程序控制器） (6)3.7设计单元电路 (7)3.8编写汇编语言源程序 (8)3.9机器语言源程序 (8)3.10编译和功能仿真 (9)3.11主要器件电路图 (9)3.12机器语言源程序的功能仿真波形图及结果分析 (10)4 故障现象和故障分析 (12)5 心得体会 (13)6 软件清单 (13)7 附录表（微程序流程图） (31)1 课程设计的题目和内容1.1 课程设计的题目设计一台嵌入式CISC模型计算机（采用定长CPU周期、联合控制方式），并运行能完成一定功能的机器语言程序进行验证，实现方法如下：●连续输入5个有符号整数（8位二进制补码表示，用十六进制数输入），求最大的负数并输出显示。
说明：①5个有符号数从外部输入；②一定要使用符号标志位（比如说SF），并且要使用为负的时候转移（比如JS）或不为负的时候转移（比如JNS）指令。
第二类（最高成绩为“良”）：采用单数据总线结构的运算器，不采用RAM；1.2 课程设计完成的内容1.完成系统的总体设计，画出模型机数据通路框图；2.设计微程序控制器（CISC模型计算机）的逻辑结构框图；3.设计机器指令格式和指令系统；4.设计时序产生器电路；5.设计所有机器指令的微程序流程图；6.设计操作控制器单元；在CISC模型计算机中，设计的内容包括微指令格式（建议采用全水平型微指令）、微指令代码表（根据微程序流程图和微指令格式来设计）和微程序控制器硬件电路（包括地址转移逻辑电路、微地址寄存器、微命令寄存器和控制存储器等。
北京工业大学 计算机组成原理课设 报告
计算机组成原理课程设计实验报告班级：110703学号：110703xx姓名：xxx同组人：xx日期：2013年6月28日目录1.主机系统总体机构框图---------------------------------------------------------------32.数据通路机构设计-----------------------------------------------------------------------33.各部件详细设计图-----------------------------------------------------------------------64.指令系统中的各种机器指令-----------------------------------------------------185.指令的格式和寻址方式-------------------------------------------------------------186.微程序控制部件的设计方法及调试过程---------------------------------206.1.时序系统设计方法-----------------------------------------------------------206.2.微指令的详细设计-----------------------------------------------------------226.3.取指公共操作及指令流程-----------------------------------------------326.4.取指微程序及各指令微程序-------------------------------------------346.5.控制部件逻辑连线图及封装图---------------------------------------376.6.微程序控制部件的调试过程-------------------------------------------397.调试程序及注释------------------------------------------------------------------------398.调试程序与时序仿真的波形----------------------------------------------------419.设计过程中的收获和体会--------------------------------------------------------55主机系统总体机构框图数据通路结构设计图各部件详细设计图时序发生器的设计例：对于用微程序设计来实现控制部件的模型机而设计出的时序发生器如下：时序发生器（timer）提供一个微周期中的八个电平及脉冲型控制信号，可供整机设计时使用。
计算机组成原理课程设计 运算器 实验2报告
计算机组成原理课程设计运算器实验2报告计算机组成原理与接口技术课程设计实验报告学院：计算机科学与工程学院专业：计算机科学与技术班级：二班学号：姓名：徐新凯评分：130501021620XX年12月30日1实验名称：运算器实验目的：熟练掌握算术逻辑单元的应用方法；进一步熟悉简单运算器的数据传送原理；画出逻辑电路图及布出美观整齐的接线图；熟练掌握有关数字元件的功能和使用方法。
熟练掌握子电路的创建及使用。
实验原理：本实验仿真单总线结构的运算器，原理如图2-2所示。
相应的电路如图2-3所示。
电路图中，上右下三方的8条线模拟8位数据总线；K8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。
图2-2 单总线结构的运算器示意图实验内容：在Multisim画出电路图并仿真，完成如下操作。
说明整个电路工作原理。
说明74LS244N的功能及其在电路中作用，及输入信号G 有何作用；说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；说明74LS374N的功能及其在电路中作用，及输入信号CLK和OC有何作用；2K8产生任意数据存入通用寄存器GR1。
K8产生任意数据存入通用寄存器GR2。
完成GR1+GR2→GR1。
完成GR1-GR2→GR2。
完成GR1∧GR2→GR1。
完成GR1∨GR2→GR2。
完成GR1⊕GR2→GR1。
~GR1→GR2。
~GR2→GR1。
实验电路图如下：3其中的一些层次块： 74244_BLOCKD电路图：74273_BLOCK电路图：474374_BLOCK电路图：K8_BLOCK电路图：58BIT_ALU_BLOCK电路图：总结及心得体会：通过实验二，我系统地了解运算器的原理，明白了怎样将数据存入通用寄存器以及将寄存器中的数据通过总线传入暂存器，然后通过输入运算器之后进行运算等等一系列的过程，受益匪浅。
计算机组成原理运算器实验报告
一.实验目的及要求(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二.实验模块及实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个4X4 的矩阵（系统中是一个8X8 的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4 位矩阵中使用‘右1 ’和‘左3 ’对角线来实现右循环1 位。
(3) 对于未连接的输出位，移位时使用符号扩展或是0 填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD 实现。
ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除T4和CLR ，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR 都连接至CON单元的CLR 按钮。
运算器原理实验报告
一、实验目的1. 理解和掌握运算器的组成结构及工作原理；2. 熟悉算术逻辑单元（ALU）的算术运算和逻辑运算功能；3. 掌握运算器中各种控制信号的作用及控制方法；4. 通过实验验证运算器的实际运算功能。
二、实验原理运算器是计算机中执行算术运算和逻辑运算的核心部件。
它主要由算术逻辑单元（ALU）、寄存器、控制单元等组成。
算术逻辑单元负责执行加、减、乘、除等算术运算和与、或、非、异或等逻辑运算。
控制单元根据指令控制运算器的各个部件进行相应的操作。
三、实验设备1. 计算机组成原理实验箱2. 74LS181算术逻辑单元芯片3. 数据输入/输出设备4. 排线若干四、实验步骤1. 按照实验指导书，连接实验箱电路，包括74LS181算术逻辑单元芯片、数据输入/输出设备等。
2. 设置运算器工作模式，包括算术运算模式和逻辑运算模式。
3. 设置算术运算模式，进行加、减、乘、除等算术运算实验。
4. 设置逻辑运算模式，进行与、或、非、异或等逻辑运算实验。
5. 观察实验结果，记录数据。
6. 根据实验结果，分析运算器的工作原理。
五、实验内容及结果1. 算术运算实验（1）加法运算输入两个8位二进制数：A=10101010，B=11001100。
执行加法运算，得到结果：S=11100110。
（2）减法运算输入两个8位二进制数：A=11001100，B=10101010。
执行减法运算，得到结果：S=01010100。
（3）乘法运算输入两个8位二进制数：A=10101010，B=11001100。
执行乘法运算，得到结果：S=111110010010。
（4）除法运算输入两个8位二进制数：A=11001100，B=10101010。
执行除法运算，得到结果：S=00101001。
2. 逻辑运算实验（1）与运算输入两个8位二进制数：A=10101010，B=11001100。
执行与运算，得到结果：S=10001000。
（2）或运算输入两个8位二进制数：A=10101010，B=11001100。
《计算机组成原理》设计性实验报告
MA0E = (Y==[0,0,0,0,1,1,1,0]);
MA0F = (Y==[0,0,0,0,1,1,1,1]);
MA10 = (Y==[0,0,0,1,0,0,0,0]);
MA11 = (Y==[0,0,0,1,0,0,0,1]);
⑦DC2为控制制定寄存器接受信息的控制信号，DC2编码为0000表示无操作；DC1为内部总线的信息来源的控制信号，DC1的编码为0000时送开关内容到内部总线。
（2）部分字段的编码值以及操作说明如下表所示：
3、ABEL语言源程序编辑以及JED文件生成
m256c.abl源程序修改过程（10步）以及生成JED文件的整个操作过程如：
DEC=(IR==[0,0,0,0,1,0,0,0]);
SHL=(IR==[0,0,0,0,1,0,1,0]);
SHR=(IR==[0,0,0,0,1,0,1,1]);
JR=(IR==[0,1,0,0,0,0,0,1]);
JRC=(IR==[0,1,0,0,0,1,0,0]);
JRNC=(IR==[0,1,0,0,0,1,0,1]);
三、实验内容
在现有的基本指令系统上，扩展2条指令。
四、实验步骤
1、 扩展的2条指令的格式及功能
第一条指令格式：NXORDR,SR
功能：/(DR⊕SR)—>DR,DR与SR异或非之后的值送到DR中存储
寻址方式：寄存器寻址
操作码编码：00100010(22)
微程序步数：1
微程序入口地址：80
第四条指令格式：SWRM DR,[SR]
华北科技学院计算机学院设计性实验
实 验 报 告
计算机组成原理实验报告一 算术逻辑运算器
算术逻辑运算器一．实验目的与要求1、掌握算术运算器单元ALU（74LS181）的工作原理。
：试验目的2、掌握简单运算器的数据传送通道。
3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4、能够按给定数据，完成实验指定的算术／逻辑运算。
按练习的要求输入数据和完成相应的操作，将实验结果填入表格：试验要求二．实验方案1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。
2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3、通过总线输出DR1寄存器和DR2寄存器的内容。
4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。
三．实验结果练习一表1.1.2练习二表1.1.311.1.4表练习四实验结果分析1.实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。
?结论2.要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。
?问题与讨论3.就是我们我无论输入什么显示灯在做第二个实验时就遇到了很多问题，我们这个小组，但是还是没办法解决，后来问了老师才知道我们插错线。
都不变，然后我们就互相讨论，实验总结 4.）以前没有做过这种实验，所以实验前我做了充分的预习。
但预习毕竟不是实际操1（ 2作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。
我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。
（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。
因为这个很重要，直接影响到后面的实验，所以请教了老师。
经过老师的解释后，我顺利地完成了后面的实验。
5.思考题1)写出本实验中的各控制端的作用。
答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据）2)在实验中哪些控制端高电平有效，哪些低电平有效?答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B）3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态?答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
计算机组成原理运算器实验报告
一.实验目得及要求(１) 了解运算器得组成结构。
（２) 掌握运算器得工作原理.二.实验模块及实验原理本实验得原理如图1—1—1所示。
运算器内部含有三个独立运算部件,分别为算术、逻辑与移位运算部件，要处理得数据存于暂存器A 与暂存器B ，三个部件同时接受来自A 与B 得数据(有些处理器体系结构把移位运算器放于算术与逻辑运算部件之前，如ARM)，各部件对操作数进行何种运算由控制信号S３…S0与CN来决定，任何时候,多路选择开关只选择三部件中一个部件得结果作为AＬＵ得输出.如果就是影响进位得运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门得算术运算部件设计实验，在此对这两个部件不再赘述.移位运算采用得就是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关得原理如图1—1-2所示。
图中显示得就是一个4Ｘ4 得矩阵(系统中就是一个８X8 得矩阵）。
每一个输入都通过开关与一个输出相连,把沿对角线得开关导通，就可实现移位功能，即:（１) 对于逻辑左移或逻辑右移功能，将一条对角线得开关导通，这将所有得输入位与所使用得输出分别相连, 而没有同任何输入相连得则输出连接０ . （２）对于循环右移功能，右移对角线同互补得左移对角线一起激活.例如，在4 位矩阵中使用‘右1 ’与‘左3 ’对角线来实现右循环１位。
(3) 对于未连接得输出位，移位时使用符号扩展或就是0 填充，具体由相应得指令控制.使用另外得逻辑进行移位总量译码与符号判别。
运算器部件由一片CＰLD 实现。
ＡＬU得输入与输出通过三态门74LS2４5 连到CPU 内总线上,另外还有指示灯标明进位标志ＦＣ与零标志ＦZ.请注意:实验箱上凡丝印标注有马蹄形标记‘’,表示这两根排针之间就是连通得。
图中除T ４与CLR ，其余信号均来自于ALU单元得排线座，实验箱中所有单元得T1、T2、Ｔ3、T4都连接至控制总线单元得Ｔ１、T2、T３、T4，ＣＬR 都连接至CON 单元得ＣＬＲ按钮。
北方工业大学《数字逻辑与计算机组成原理》课程运算器实验报告总结
计算机组成原理实验系统实验指导书北方工业大学计算机系《数字逻辑与计算机组成原理》课程实验报告实验名称实验一运算器实验姓名专业计算机科学与技术学号实验日期班级成绩一、实验目的和要求实验目的：1．掌握运算器的组成及工作原理；2．了解4 位函数发生器74LS181 的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181 的功能。
实验要求：1．复习本次实验所用的各种数字集成电路的性能及工作原理；2．预习实验步骤，了解实验中要求的注意之处。
二、实验内容（包括实验原理，必要实验原理图、连接图等）1.实验原理及原理图：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244 作为输出缓冲器由ALU-G 信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
2.电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10 内部）等组成。
电路图见图1-1(a)、1-1(b)。
算术逻辑单元ALU 是由四片74LS181 构成。
74LS181 的功能控制条件由S3、S2、S1、S0、M、Cn 决定。
高电平方式的74LS181 的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
北京工业大学计算机组成原理个人总结【精选资料】
计原实验个人总结Xx这学期的计算机原理实验课，给了我很多收获和体会。
我们在课堂上一共进行了5此实验，通过这5次实验，我对Quartus软件的操作有了更深的了解。
之前只会用Verilog 编程，现在已经能够熟练运用器件编程。
第一次实验的时候，对于编程的方法和各种器件还不是很熟悉，仅仅是停留在将老师ppt中的设计图照搬下来的阶段。
随着实验向下的进行，很明显这经远远不够，课堂的时间也显得很吃紧。
所以我和组员就尽量在课下做足预习工作，了解各个器件的作用，给出初步的设计图，留待课上验证。
通过这5次实验，我对总线概念有了初步的认识和体会，对三态门，数据暂存的功能有了实践层面上的认识，对电平信号，脉冲信号之间的配合和控制，对时序仿真的严谨性有了更深的体会。
第一次实验是16位寄存器组的实现，利用4片具有三态功能的74670并联，实现16位数据的读写操作。
在写使能WE的控制下，通过WB、WA选择端确定写入到哪个寄存器组中；之后在读使能RE的控制下，通过RB、RA的4种组合确定从哪个寄存器组中输出数据。
第二次实验是运算器的设计，利用4片算术逻辑运算单元74181进行加、减、与、或、非的运算，通过74182进行组间并行进位，暂存器74273实现输入数据的暂存，三态门74244实现数据输出的三态控制。
第三次实验是存储器的实现，利用可参数化的存储器LPM_RAM_DQ 进行设置，在地址寄存器74273实现8位地址的输入后，在数据寄存器74273暂存后通过三态门74244输出。
最后一次实验是在前三次实验的基础上，分析寄存器、运算器以及存储器之间的共同工作时的关系，完成寄存器和寄存器内容相加后存入到寄存器、寄存器内容和主存内容相加后存到寄存器、寄存器内容和存储器内容相加后存到存储器三个功能。
最后的附加实验我们做的是16位双向移位寄存器。
在实验当中，我学会的不仅是知识，还学会了解决问题的方法，以及严谨的态度。
特别是在波形调试方面，我还是吃了不少苦头的，比如说在感觉自己理论完全正确的情况下，调试波形不出结果，或者调试出错误结果的情况，这些都曾经让我很苦恼。
北方工业大学《数字逻辑与计算机组成原理》课程运算器实验报告总结综述
计算机组成原理实验系统实验指导书北方工业大学计算机系《数字逻辑与计算机组成原理》课程实验报告实验名称实验一运算器实验姓名专业计算机科学与技术学号实验日期班级成绩一、实验目的和要求实验目的：1．掌握运算器的组成及工作原理；2．了解4 位函数发生器74LS181 的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181 的功能。
实验要求：1．复习本次实验所用的各种数字集成电路的性能及工作原理；2．预习实验步骤，了解实验中要求的注意之处。
二、实验内容（包括实验原理，必要实验原理图、连接图等）1.实验原理及原理图：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244 作为输出缓冲器由ALU-G 信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
2.电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10 内部）等组成。
电路图见图1-1(a)、1-1(b)。
算术逻辑单元ALU 是由四片74LS181 构成。
74LS181 的功能控制条件由S3、S2、S1、S0、M、Cn 决定。
高电平方式的74LS181 的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
北京工业大学 计算机组成原理 存储器功能部件的设计与实现实验报告
存储器功能部件的设计与实现
姓名：xxx xxx
组号：15
学号：110703xx 110703xx 实验日期：2013/05/08
报告完成日期：2013/05/10
一实验目的
1.学习掌握Quartusll软件的基本操作；
2.理解存储器的工作原理和过程；
3.设计出存储器功能部件并对设计的正确性进行验证。
二实验内容
设计出功能完善的存储器功能部件，并对设计的正确性进行验证。
具体要求如下：
1.用图形方式设计出存储器功能部件的电路原理图；
2.测试波形要用时序仿真实现，验证存储器的读、写操作；
3.写、读操作至少要访问到4个不连续的存储单元，即先向4个以上不连续的存储单元中写入不同的数据，再依次读出。
4.将设计文件封装成器件符号；
5.存储器的数据宽度为16位
三设计思路
①.部件的核心是一片LPM_RAM_DQ芯片，参数设定如下：
②.在向存储器中写入数据时，首先需要提供一个8位的地址，所以需要有一片74273作为
地址暂存，然后需要提供16位的数据，需要两片74273作为数据暂存。
③.读取存储器相应内容读出的是一个16位的数据，需要两片74373作为结果的三态输出
五实验小结
在实验中，三态门关闭的时候输出应该为zzzz的高阻态，在实验进行中出现了”xxxx”的输出，说明三态门没有起到作用，器件连线有问题，检查了连线后，解决了此问题。
在读取存储器相应地址的内容时，WR和RD信号都要给，而且一定要保证WR信号上升沿在RD之前。
通过本次实验，使我对时序仿真的严谨性有了更深入的体会。
北京工业大学 计算机组成原理 实验10
姓名：xxx xxx学号：110703xx 110703xx 实验日期：2013/04/17报告完成日期：2013/04/203.1 寄存器组的设计与实现一实验目的1.学习掌握Quartusll软件的基本操作2.理解寄存器组的工作原理和过程3.设计出寄存器组并对设计的正确性进行验证二实验内容1.用图形方式设计出寄存器组的电路原理图2.测试波形要用时序仿真实现，测试数据不要全为0也不要全为1，算数右移的测试数据要求为负数（即符号位为1）3.将设计文件封装成器件符号4.数据的宽度最好为16位三设计思路在主机系统中，寄存器组用于暂存程序运行过程中所需要的各种数据。
利用具有三态功能的寄存器堆74670芯片进行设计。
用4片74670设计16位的存储器组。
工作时，4片74670同时进行读写操作控制，封装后的16位寄存器组即可在主机系统设计中调试。
四实验结果1.器件连接图1.波形图3.波形图五实验小结在实验中，由于芯片数量较多，使用直接连线的方式不便利，所以改为使用命名方式来连线。
在调试波形时，由于常开开关导致结果不正确，最终通过限制开关的开闭来得到了正确的结果。
在封装器件时，需要记住将GRN和GWN改为低有效，得到正确的器件。
通过这次实验，使我又对Quartus II 软件进一步熟悉，积累了经验，能够更好的应对后面的实验。
3.1 寄存器组的设计与实现 （预习报告）一 实验任务及要求设计出功能完善的寄存器组，并对设计的正确性进行验证，具体要求如下：1.用图形方式设计出寄存器组的电路原理图2.测试波形要用时序仿真实现，先将不同的数据连续写入4个寄存器后，再分别读出3.将设计文件封装成器件符号4.数据的宽度最好为16位二 设计思路在主机系统中，寄存器组用于暂存程序运行过程中所需要的各种数据。
利用具有三态功能的寄存器堆74670芯片进行设计。
用4片74670设计16位的存储器组。
工作时，4片74670同时进行读写操作控制，封装后的16位寄存器组即可在主机系统设计中调试。
计算机组成原理实验运算器实验
计算机硬件实验室实验报告课程名称：姓名学号班级成绩设备名称及软件环境Untitled ISIS 7 professional实验名称运算器实验实验日期2013.4.15一．实验内容1.基本要求：(1)熟悉proteus仿真系统；(2)设计并验证4位算数逻辑单元的功能；2.扩展要求：(1)实现输入输出锁存；(2)实现8位算数逻辑单元；二．理论分析或算法分析1.首先验证使用过的74LS181是正逻辑还是负逻辑，然后验证思维算数逻辑单元的功能。
2.在输入数据之前和输出数据之前都加一个74LS373锁存器，实现输入输出数据的锁存。
3.利用两个74LS181实现8位算数逻辑数的输入，最后加一个74LS373锁存器（8位数据），通过读取74LS373的输出端来实现8位算数逻辑单元的功能。
三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）1.将每个芯片的输入端都接一个单刀双掷开关，以实现对输入高低电平的控制；2.在输出端接一个发光二极管，以正确判断输出端输出电平的高低。
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）1.4位算数逻辑单元的功能：S3S2S1S0 M Cn A3A2A1A0 B3B2B1B0 F3F2F1F0 Cn+4 A=B 功能0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 F=A反0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 F=（A或B）的反0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 0 F=（A的反）与B0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 F=00 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 F=(A与B)的反0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 F=B的反0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 F=A异或B0 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 F=A与（B的反）1 0 0 0 1 0 1 1 1 0 1 1 0 1 1 1 0 1 0 0 F=（A的反）或B1 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 0 F=（A异或B）的反1 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 0 0 F=B1 0 1 1 1 1 0 1 1 0 0 0 1 1 0 0 1 0 0 0 F=A与B1 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 F=11 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 F=A或（B的反）1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 0 F=A或B1 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 F=A2.实现数据的输入输出锁存：3.实现8位算数逻辑功能：五．结论思考题：单总线结构：所有部件都接到同一总线上，在同一时间内，只能有一个操作数放在单总线上，把两个操作数输入到ALU，需要分两次来做，而且还需要两个缓冲寄存器。
计算机组成原理实验报告(运算器组成存储器)
计算机组成原理实验报告（运算器组成存储器）计算机组成原理实验报告（运算器组成、存储器）计算机组成原理实验报告一、实验1quartusⅱ的采用一．实验目的掌控quartusⅱ的基本采用方法。
了解74138（3：8）译码器、74244、74273的功能。
利用quartusⅱ检验74138（3：8）译码器、74244、74273的功能。
二．实验任务熟悉quartusⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
新建项目，利用原理编辑方式输出74138、74244、74273的功能特性，依照其功能表分别展开仿真，检验这三种期间的功能。
三．74138、74244、74273的原理图与仿真图1.74138的原理图与仿真图74244的原理图与仿真图1.4.74273的原理图与仿真图、实验2运算器组成实验一、实验目的1.掌握算术逻辑运算单元（alu）的工作原理。
2.熟悉简单运算器的数据传送通路。
3.检验4十一位运算器（74181）的女团功能。
4.按给定数据，完成几种指定的算术和逻辑运算。
二、实验电路附录中的图示出了本实验所用的运算器数据通路图。
8位字长的alu由2片74181构成。
2片74273构成两个操作数寄存器dr1和dr2，用来保存参与运算的数据。
dr1接alu的a数据输入端口，dr2接alu的b数据输入端口，alu的数据输出通过三态门74244发送到数据总线bus7-bus0上。
参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到dr1或dr2暂存。
图中尾巴上拎细短线标记的信号都就是掌控信号。
除了t4就是脉冲信号外，其他均为电位信号。
nc0，nalu-bus，nsw-bus均为低电平有效率。
三、实验任务按右图实验电路，输出原理图，创建.bdf文件。
四.实验原理图及仿真图给dr1取走01010101，给dr2取走10101010，然后利用alu的直通功能，检查dr1、dr2中是否保存了所置的数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
运算器功能部件的设计与实现
姓名：xxx xxx
组号：15
学号：110703xx 110703xx 实验日期：2013/04/24
报告完成日期：2013/04/26
一实验目的
1.学习掌握Quartusll软件的基本操作；
2.理解运算器的工作原理和过程；
3.设计出运算器功能部件并对设计的正确性进行验证。
二实验内容
设计出功能完善的运算器部件，并对设计的正确性进行验证。
具体要求如下：
①.用图形方式设计出运算器功能部件的电路原理图。
②.测试波形要用时序仿真实现。
测试功能为“加、减、与、或、非”。
③.将设计文件封装成器件符号。
④.数据的宽度为16位
三设计思路
①.由于每个74181只能够进行两组4位数据的算术逻辑运算，所以
使用4个74181芯片将运算位数从4位扩展成为16位
②.在小组间，采用并行进位的方法，需使用一片74182芯片。
③.为方便挂载到总线上，两个16位的操作数分别需要两个74273
作为暂存器。
④.运算结果的输出由两个三态门74244来控制。
1.器件封装图
五实验小结
在实验中，必须先让两个操作数暂存到两个暂存器中，当两者都准备好时，才能够在Cn、M、S的作用下进行运算；三态门在不用的时候应保持关闭；时序仿真中波形信号的前后顺序很重要！。