2009数字系统设计试卷A

C. JK触发器

D. 异或门电路

二、简答题（共30分）

1. 简述基于EDA软件的FPGA / CPLD设计流程。（4分）

2. 简述信号与变量的区别，并举例说明两者的用法。（4分）

3. 用图示法描述一般数字系统的划分模型，并作简要说明。（4分）

4.简述固有延时与传输延时的产生机理及两者之间的区别。（4分）

5. EDA名词解释，写出下列缩写的中文（或者英文）含义：（14分）

1)SOPC

2)LUT

3)JTAG

4)GAL

5)EAB

6)IP

7)HDL

三．根据下面综合后的LATCH和DFF的逻辑示意图，分别写出VHDL代码，包括实体和结构体（10分）。并简述LATCH和DFF的区别（3分）。

四．利用VHDL语言，设计一个时钟的8分频器电路。（8分）

Entiy clkdiv is

Port( clk: in std_logic;

div_8: out std_logic);

end entity;

architecture behav of clkdiv is

(请补充完整程序代码)

end behav;

五．下图是脉宽数控调制信号发生器逻辑图，此信号发生器是由两个完全相同的可自加载加法计数LCNT8组成的。8位可自加载加法计数器中CLK是工作时钟，LD是预置数加载信号，D是预置数，CAO是计数溢出输出。

①写出可自加载加法计数LCNT8的VHDL代码。（8分）

②写出脉宽数控调制信号发生器的VHDL代码。（8分）

六．设计一个用于主干道与支道公路交叉路口的交通灯信号控制器，要求是优先保证主干道的畅通。平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿行主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。此外，主干道和支道每次通行的时间不得短于30s，而在两个状态交换过程出现的“主黄，支红”和“主红，支黄”状态，持续时间都为4 s。①用ASM图画出控制器②简述

ASM图与一般程序流程图的区别。（14分）