DM6437原理图(ReV2.1)

合集下载

DM6437平台介绍

提供30个左右基础DSP实验：
1、CCS入门实验1（CCS使用）
2、CCS入门实验2（C语言的使用）
3、CCS入门实验3（汇编语言的使用）
4、CCS入门实验4（混合语言编程）
5、CCS入门实验5（简单应用试验的调试）
6、DSP数据存取实验
7、片上存储器实验2--DARAM读写实验EMIF口
8、读写实验1--静态存储器的访问与控制
实验1.3图像的阈值分割
实验1.4灰度图的线性变换
实验1.5灰度的窗口变换
实验1.6灰度拉伸
实验1.7灰度均衡
(2)图像的几何变换
实验2.1图像平移
实验2.2图像的垂直镜像变换
实验2.3图像的水平镜像变换
实验2.4图像的缩放
实验2.5图像的旋转
(3)图像的增强
实验3.1图像的平滑（平均模板）
实验3.2图像的平滑（高斯模板）
28、回声实验
29、和声实验
30、PCM实验
31、音频滤波实验
32、USB实验
33、MCBSP实验1--数据发送
34、MCBSP实验2--用户菜单建立
35、FLASH测试实验
36、BOOT实验
提供30个以上图像处理实验例程（不含CCS基础使用实验）：
(1)图像的点运算
实验1.1图像的反色
实验1.2灰度图显示
2、SRAM：64K×16位(可扩至256K×16位)
3、Flash：256K×16位（用于存放二级标准汉字库及驻留实验程序）
4、提供手动复位
5、1路RS232接口
6、4路12位10μS建立时间±10V输出D/A，为信号发生器功能
7、17键按键键盘
8、240*128大屏幕液晶显示

6437的OSD原理讲解

简介：OSD 是 On Screen Display 的缩写，是应用在 CRT/LCD 显示器上，在显示器的萤幕中产生一些特殊的字形或图形，让使用者得到一些讯息。

常见於家用电视机或个人 PC 电脑之显示萤幕上，当使用者操作电视机换台或调整音量、画质等，电视萤幕就会显示目前状态让使用者知道，此控制 IC 可在萤幕上的任何位置显示一些特殊字形与图形，成为人机界面上重要的讯息产生装置。

OSD支持在一个屏幕上输出5个窗口，即2个Video窗口，2个OSD窗口以及1个Cursor 窗口，实现视屏、图像、光标的叠加显示。

Venc将处理后的视屏Buffer装换为模拟视频信号输出，输出制式支持PAL和NTSC，DM6437内含4个视频DAC，因此模拟视频可以支持CVBS或者是S-Video接口OSD知识背景（在6437的VPBE中的位置作用）DM6437包括一个视频处理子系统(VPSS),带2个可配置的视频/图像外设：一个视频处理前端VPFE用于视频捕捉，一个视频处理后端VPBE用于视频输出。

VPFE包括1个CCDC(CCD 控制器)，1个预览引擎Previewer, Histogram(直方图) Module, Auto-Exposure/White Balance/Focus Module (H3A), and Resizer。

CCDC与通用视频解码器，CMOS传感器以及CCDs(Charge oupled Devies)相连。

Previewer是一个实时图像处理引擎，它从CMOS传感器或CCD获取图像数据，并将之从RGB Bayer类型转换成YUV422。

Histogram和H3A模块提供原始色彩数据的统计信息供DM6437使用。

Resizer模块接受图像数据，并可以分别在水平和垂直方向从1/4x到4x做缩放处理。

VPBE相关寄存器有PID及PCR(设备控制寄存器)，用于实现视频图像的输出显示。

（显示屏上的一幅图像可以分成若干个区域，每个区域可以代表不同的视频源，即来自不同的视频输出缓冲器，在输出显示之前，需要将来自不同视频输出缓冲器的视频数据复合成一个完另外，还经常需要将某些图形、字符等信息叠加到视频图像上一起输出显示，这些叠加到视频图像上的图形、字符存储于独立的缓冲器中，因而在输出显示之前，还需要将来自图形、字符缓冲器的数据复合进输出数字视频流中，）DM6437的视频输出编码既可以实现用于直接驱动模拟监视器的标准模拟视频输出，也可实现用于直接驱动带数字接口的显示器的多种标准数字视频输出。

DM6437烧写总结

DM6437烧写总结1 要了解烧写，首先要了解6437的存储器组织存储器的硬件组织原理可以参看TMSC6000结构原理与硬件设计(北京航天航空大学)；具体的存储器的硬件连接可以参照合众达的DEC6437原理图。

从原理图可以知道，flash的控制信号线CE/OE/WE 都是连接与板子上面的CPLD，如需要控制读写，还要参看flash的datasheet来了解其读写时序，编写CPLD的程序，这里暂且略过，S29AL032D数据线22根，相当于内部有4M*8bit的存储空间（在flash 烧写的程序中会有一句if(FillSize > 0x100000){printf("The OUT file is too big!\n");}之所以这里是1M，不是4M，是因为后面调用fread的时候是按照4字节为单位来读取的！），地址线连接于EM_BA0-1(用于bank区分) EM_A0-A19片选是选择的cs2，因此flash用到的空间是EMIF_CS2 = 0x0x4200 0000，查看存储器映射表(详见TMS320DM6437 Digital Media Processor中table 2-3)因此，在烧写的程序中基址被定为#define FLASH_BASE ( EMIF_CS2_BASE )数据总线与dsp的连接是：EM_D0-7 8位因此，flash写数据时，指针设置为从FLASH_BASE开始的地方。

2 CCS烧写flash的办法：a.Ti提供的软件flashburn，需要将.out->rom格式；b 将编写两个工程：一个主程序工程（即用户应用程序，其中包括二次引导程序），一个搬运程序工程。

搬移程序不能使用与主程序的程序空间和中断向量表重合的物理空间，以免覆盖。

烧写时，同时打开主程序和搬移程序的PROJECT，先LOAD主程序，再LOAD搬移程序，然后执行搬移程序，烧写OK!C 用户应用程序(必须包含boot引导程序，否则无法启动)编译生成.out，然后编写烧写程序，在烧写程序中将生成的.out烧写到flash中。

DSPDM6437启动模式简介(精)

DSP DM6437 启动模式简介系统设备模块包括状态和控制两种寄存器需要配置。

DM6437 设备有4种不同的模块状态—Enable, Disable, SyncReset, or SwRstDisable1. boot sequence & boot modesboot过程中,程序和数据段从设备内存中load出来,同时某些设备的内部寄存器由预先设定的值进行编程。

每一个设备级的全局reset后boot就被自动启动。

有几种内存和寄存器初始化的方法,此即是boot模式。

DM6437的boot模式分为三类—Non-Fastboot Modes, Fixed-Multiplier Fastboot Modes, and User-Select Multiplier Fastboot Modes. 具体模式由BOOTCFG寄存器的以下几个位域决定:BOOTMODE[3:0]、 PCIEN 这两个联合决定boot类型,如I2C BOOT, EMIFA BOOT, HPI BOOT, PCI BOOT >FASTBOOT---->决定是否使能PLL以加速boot进程。

AEM[2:0]、PLLMS[2:0]这两个联合,在FASTBOOT=1时决定PLL倍频器。

有一点要注意:除了EMIFA ROM Direct Boot模式的DSPBOOTADDR=0x42000000外,其他boot模式下缺省的DSPBOOTADDR=0x00100000.且bootloader程序会去禁止所有c64x+的cache,包括L2,L1P,L1D,故在bootloader后,c64x+的所有内存都被配置成RAM,如果需要,则需自己手动配置cache.由上述三类boot模式,在设备reset后,boot控制器缺省下有两个启动地址DSPBOOTADDR,由boot模式而定,在任何一种boot模式下,c64x+立即从reset 状态下释放,并开始从DSPBOOTADDR所给的地址处开始执行。

DM6437评估板技术手册

DM6437评估板技术手册一、DM6437 EVM概述1.1 dm6437关键特性> 时钟频率达600MHz> 1个TVP5146M2视频解码器(TI提供)，支持复合或S视频端子(TVP5146M2: 是一个单芯片数字视频解码器，将所有流行带宽模拟格式视频转化为数字视频分量。

它支持RGB和YPbPr输入信号分量的模数转换，并支持NTSC,PAL和SECAM复合和S-video等输入信号的模数转换并解码成YCbCr分量)> 4个视频DACV输出---支持分量输出，RGB输出，复合输出> 128M DDR2 DRAM> 提供16M non-volatile flash memory, 64M NAND flash, 2M SRAM (volatile: 易丢失的)> 提供UART, CAN(控制器局域网络,一种总线协议) I/O接口> AIC33 立体音频编码器> 10/100 MBS以太网接口> 可配置的boot load 选项> 嵌入式的JTAG 仿真器接口> 4个用户LEDs及4个用户切换点> 提供子板扩展插槽> VL YNQ接口(VLINQ是由Ti公司研制的一种宽带接口，可使用在WLAN、modems, VOIP处理器以及音频视频媒体处理器上。

是一种全双工串行通信接口，将外部扩展物理设备连接到内部总线中。

当这些外部设备连接到内部总线时，就会被映射到内部物理地址空间。

多个VL YNQ 设备会形成一个菊链，设备间采用点对点或主从模式通信。

通过VL YNQ的数据采用8B/10B 编码分包。

VLYNQ总线包括1个时钟信号（CLK）和8个发送线以及8个接受线。

所有VL YNQ 信号只能同时由一个设备控制。

一个设备的发射脚同下一个设备的接收脚相连。

VL YNQ总线的理论最高速率可达125 MHz，而实际数度取决于连接在VL YNQ总线上的物理设备。

DM6437

一、DaVinci DM6437 概述TMS320DM6437是TI公司2006年推出的、专门为高性能、低成本视频应用开发的、主频600MHz的、32位定点DSP达芬奇(DaVinci(TM)) 技术的处理器系列。

TMS320DM6437具有下列特点：采用TI第3代超长指令集结构(VelociTI.3)的TMS320C64x+ DSP内核，主频可达600MHz，支持8个8位或4个16位并行MAC运算，峰值处理能力高达4800MIPS，可实时处理8路CIF或3路D1格式的H.264编码算法。

采用2级Cache存储器体系结构，片上有32K字节RAM/Cache可配置的1级程序存储器L1P，48K字节RAM + 32K字节RAM/Cache可配置的1级数据存储器L1D，和128K字节RAM/Cache可配置的2级程序/数据存储器L2，存储器体系结构更灵活、合理，有利于提高图像处理代码/数据的吞吐率。

片上具有64通道增强型DMA控制器EDMA3，其支持复杂的数据类型的传输，有利于图像数据的高效传输和格式变换。

丰富的外部存储器接口：一个专用的32位、200MHz、256M字节寻址空间的DDR2存储器接口用于接口高速、大容量的DDR2存储器，以存储代码和数据;一个8位、64M字节寻址空间的异步存储器接口用于接口8位Nor Flash或Nand Flash，以存储固化代码。

丰富的片上外设：一个专用的单通道视频输入接口，既可以方便地与各种数字视频输入标准接口，还具有常用的视频预处理功能;一个专用的单通道视频输出接口，既可以提供多种模拟视频输出标准，还可以提供各种数字视频输出标准接口，并且在视频输出之前，还支持多个视频窗口管理及在视频画面上叠加文本数据;一个多通道音频串口，可无缝接口音频Codec器件，实现模拟视频信号的输入/输出;一个I2C总线，可无缝接口视频解码器/编码器和音频Codec的控制口，方便实现音/视频编解码器的控制;32位PCI总线，方便与PC机接口，实现多板并行工作。

DSP_DM6437实验指导书(李静)

DSP原理与应用实验指导书DSP-DM6437实验箱通信教研室2010年3月目录第一章DSP_DM6437实验系统须知 (3)1.1 相关支持文档 .........................................................................................................................................1.2 系统组成 .................................................................................................................................................1.3 安装调试软件 .........................................................................................................................................1.3.1 安装DSP调试软件－CCS3.3/或CCS3.2 (3)1.3.2 安装DSP仿真器－XDS510 USB驱动 (8)1.3.3 安装DSP仿真器－TDS510 USBPlus驱动 (11)1.4 配置CCS的仿真器驱动........................................................................................................................1.4.1 配置XDS510 USB(使用CCS3.3) (12)1.4.2 配置TDS510 USBPlus(使用CCS3.2) (15)1.5 连接CCS和DSP_DM6437开发板 ......................................................................................................第二章DSP_DM6437常规实验.. (23)实验一内部RAM数据存储 .......................................................................................................................实验二DDR2数据存储...............................................................................................................................实验三I2C总线/LED闪烁 ..........................................................................................................................实验八实时时钟 ..........................................................................................................................................第一章DSP_DM6437实验系统须知1.1 相关支持文档1、DSP_DM6437快速开始指南.doc2、DSP_DM6437使用说明书.doc上述两个文件均可在光盘的本文档同一个目录找到。

第6章 TMS320DM6437主机接口与多通道缓冲串口-DSP原理及应用-张雪英-清华大学出版社

第六章 TMS320DM6437主机接口与多通道缓冲串口
高等学校电子信息类专业些教材教育部高等学校电子信息类专业教学指导委员会规划教材
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
第6章 TMS320DM6437主机接口与多通道缓冲串口
主要内容
6.1 主机接口（HPI）
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
6.1主机接口（HPI）
HPI与主机的连接是通过DMA/EDMA控制器来实现的，即主机不能直接访问CPU上的存储空间，需要借助HPI，使用 DMA/EDMA的附加通道，才能完成对DSP存储空间的访问。
主机和CPU都可以访问HPI控制寄存器(HPIC)，主机一方还可以访问HPI地址寄存器(HPIA)以及HPI数据寄存器(HPID)。
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
DSP原理及应用----
TMS320DM6437架构、指令、功能模块、程序设计及案例分析
高等学校电子信息类专业些教材教育部高等学校电子信息类专业教学指导委员会规划教材
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
1
地址锁存使能（ALE），地址选通，或者不用
对复用地址/数据总线的主机，区分地址和数据
2
字节使能
写数据字节使能
1
读/写选通
读/写选通
1
地址或控制总线
输入数据选通
1
读选通，写选通，数据选通
输入数据选通
1
异步ready信号

DM6437外设详细介绍

DM6437外设详细介绍一1. EDMA3 控制器控制器处理所有DM6437上memory与外设之间的数据传输。

包括cache服务，非cache内存访问，用户可编程数据传输以及host访问，列举如下:> 传输to/from片上内存：DSP L1D, DSP L2> 传输to/from外部存储器：DDR2 SDRAM, NAND flash, Asynchronous EMIF(EMIFA)> 传输to/from外设peripherals/hosts:VLYNQ,HPI,McBSP0/1,McASP0,PWM,UART0/1,HECC,PCIEDMA支持两种寻址模式：常量寻址和递增寻址模式。

在DM6437上，所有外设或内部内存都不支持常量寻址。

EDMA支持64个传输通道，每个可编程的传输通道都对应有EDMA同步事件。

对6437设备，通道与对应同步事件是固定了的，每个通道都有一个特定相应的同步事件。

即使事件被EDMA事件使能寄存器(EER,EERH)去使能了，这些特定事件也会在EDMA事件寄存器(ER,ERH)中捕获。

EDMA事件如何使能，捕捉，处理，linked,chained以及清除等等，见EDMA3用户手册。

注意，每个通道除了可以被同步事件触发外，还可以由chaining传输模式的传输结束事件同步。

2. Clock PLLsDM6437有两个独立控制的PLLs。

PLL1产生DSP,DMA,VPFE以及其他外设所需要的时钟频率。

PLL2产生DDR2接口和VPBE在特定模式下所需要的时钟频率。

推荐的PLLs输入时钟频率是27MHz晶振频率。

关于PLL的相信信息见SPRU978.3. EMIFDM6437支持几种内存和外部设备接口，包括：连接NOR Flash,SRAM等的EMIFA及NAND Flash.>EMIFA: 提供8-bit数据总线，24-bit地址总线，4个带内存控制信号的片选，这些信号在以下设备中多路复用: EMIFA and NAND 接口；VPFE(CCDC); VPBE(VENC); PCI; GPIO.>NAND: EMIFA接口提供异步EMIF和NAND接口，提供4个片选，每个可独立配置来支持EMIFA或NAND。

DM6437中的PSP库介绍

DM6437中的PSP库介绍
TMS320DM6437芯片中，TI公司并不提供的CSL(Chip Support Library)进行编程操作，而是改用PSP(Proeessor Support Package)。

PSP是一种针对目标芯片进行硬件操作而在上层提供的复杂任务控制软件包，例如外设I/O传输等。

每个PSP对应一个设备，如DM6437拥有自己的PSP。

在DSP/BIOS中PSP 的基本功能是对所有外设进行设置，这些驱动以库的形式被提供，能够被链接到应用程序中。

PSP驱动由多层构成。

1、DDA层（Device Driver Adapter）
DDA层是操作系统的驱动接口。

它执行IOM调用到适当的、低层的（DDC）功能调用。

它的唯一目的就是解析操作系统的功能性内核驱动。

2、DDC层（Device driver core）
DDC层是驱动的心脏。

DDC层处理处理核心的驱动特性，与设备相关和操作系统相关的操作则调用其它的功能层。

因此，改变DDC层是唯一的步骤来改变或加强驱动器性能。

3、LLC层（Low Level Controller）
LLC层通过芯片支持库（CSL）与外设直接交互。

但是LLC层并不包含在所有PSP驱动中，一些驱动器直接在DDC层中执行LLC层的功能。

4、PAL OS
为操作系统服务的平台抽象层（PALOS）允许DDC层使用基本的操作系统功能，例如旗标处理和中断设置等。

通过使用PALOS功能替代直接调用DSP/BIOS模块，DDC层可以从操作系统中提取出来。

PALOS是一个单独的库，要包括PSP的安装，可以被多个驱动使用。

DM6437处理器简述

ＤＭ６４３７有四种复位类型：ｐｏｗｅｒ — ｏｎｒｅｓｅｔ、ｗａｒｍｒｅｓｅｔ、ｍａｘｒｅｓｅｔ和ｓｙｓｔｅｍｒｅｓｅｔ。其中，ｐｏｗｅｒ — ｏｎｒｅｓｅｔ是由引脚ＰＣＲ发起，它是全局芯片复位（ｃｏｌｄｒｅｓｅｔ），复位整个芯片，包括仿真逻辑（ｅｍｕｌａｔｉｏｎｌｏｇｉｃ），同时设备启动及配置引脚被锁存。Ｗａｒｍｒｅｓｅｔ是由引脚ＲＥＳＥＴ发起，它除了不复位仿真逻辑外，其他和引脚ＰＣＲ一样。Ｍａｘｒｅｓｅｔ由仿真器（Ｅｍｕｌａｔｏｒ）及看门狗计数器（ＷＤＴｉｍｅｒ）发起，它和ｗａｒｍｒｅｓｅｔ功能一样，除了不锁存设备启动及配置引脚。Ｓｙｓｔｅｍｒｅｓｅｔ由仿真器发起，存储单元（ｍｅｍ０ｒｙ）内容不变，仿真电路不复位，设备启动及配置引脚也不被锁存。在ＰＣＲ及ＲＥＳＥＴ引脚发起的复位中，低电平持续时间至少是１２个时钟周期。ＰＯＲ引脚和ＲＥＳＥＴ引脚都接有ＲＣ上电自动复位电路，同时还接有手动复位按键。同时ＰＯＲ引脚上还接电源电压监控芯片复位电路。电路图如图１。
１２０
ＤＭ６４３７处理器简述

变频器原理图讲解

德莱尔变频器原理图讲解 1. 开关电源 5.逆变电路 2. 整流电路 3. 充电电路 4. 驱动电路
一,开关电源
• 1,DC电源芯片UC2844
输出补偿电压反馈电流取样 RT/CT Vref基准电压供电电源VCC 脉冲输出地
2844
ห้องสมุดไป่ตู้
开启电压16V,关断电压10V 工作环境温度:-40 ℃~+105 ℃ 工作结温:150 ℃ VCC供电电源:+15V (先将电压调节为高于开启电压)
• 2844芯片6脚输出为矩形波，DQ1的栅极受控电压为矩形波，当其占空比越大,DQ1导通时间越长，变压器所储存的能量也就越多；当DQ1截止时，变压器通过缓冲电路释放能量，同时也达到了磁场复位的目的，为变压器的下一次存储、传递能量做好了准备。IC 根据输出电压和电流时刻调整着⑥ 脚矩形波占空比的大小，从而稳定了整机的输出电流和电压。
• 不同功率的变频器,充电电阻就不一样. 变频器功率越大充电电阻就越小. ???为什么呢? 因为变频器功率越大,需要电解电容的容量就越大,而容量越大需要充电的时间就越大, 又因为RC决定充电时间,要想充电时间尽量短,电阻就需要减少. 一般大功率变频器选择电阻小,小功率选择电阻大.
1脚电压就升高电流变化
F频率计算 f
1 1 1 T Ton Toff 0.5465RtCt RtCt ln Id * Rt 3.8 Id * Rt 2.2
配TL431的多路输出的光耦反馈电路的特点 • 1.利用TL431型可调式精密并联稳压器构成二次侧的误差电流放大器，再通过光耦合器对主输出进行精确地调整： • 2.除主输出提供主要的反馈信号之外，其他辅助输出也按照一定的比例关系反馈到 TL431的2.50V基准端，这对于全面提高多路输出式开关电源的稳压性能具有重要意义； • 3.主输出的负载调整率可达±1％

基于DM6437的图像采集和显示系统

基于DM6437的静态图像采集与显示系统设计专业：班级：姓名：学号：指导老师：实习日期：目录一、实习目的： (3)二、实习要求： (3)三、实习过程： (3)3.1、实习平台与设备介绍： (3)3.2、设计原理： (4)3.3、环境设置： (5)3.4、实习仿真： (8)3.5、硬件电路设计 (10)3.6、程序运行过程及结果 (13)3.7、程序： (14)四、实习心得： (22)一、实习目的：该课程是为电子信息工程专业本科高年级开设的专业综合实习课，目的是让学生熟悉和掌握近代信号处理的基本专业知识及实验方法，验证信号处理的基本理论及应用技术，掌握专业实验中常用的仪器设备、开发工具的使用，通过两周的设计实践培养学生综合利用所学知识进行信号处理的能力，为今后的工作学习打下坚实的基础。

二、实习要求：本实习为自选题目，本实习题目为基于DM6437的静态图像采集与显示系统设计三、实习过程：3.1、实习平台与设备介绍：EL-DM6437EVM 达芬奇视频开发板通过专用的DDR2存储控制器接口扩展了64MBytes的DDR2 SDRAM，为视频应用带来了高吞吐、高容量存储带宽，并可以扩展到最大256MByte；256MBit的Nor Flash为视频应用程序脱机运行提供了有力的容量保证；板卡通过一个视频解码芯片和CPU连接，使得CPU可以接受外部的复合视频信号输入和S信号输入，信号都是自动检测，大大提高了视频处理的灵活性；CPU还提供视频DAC，通过几个运算放大器即可把DDR2存储器内的数据输出为用户可观察到的信号，非常方便；除此之外，板卡还包括很多资源，包括音频输入输出、10M/100M的自适应以太网接口、USB2.0接口、实时时钟、4位LED 指示和4位DIP开关量输入、CAN总线及UART接口等等一系列功能；最重要的是所有外部存储器接口信号都连接到扩展接口上，用户可以通过设计外部子板扩展自己的功能。

DM6437系统连接及功能块图

DM6437系统连接及功能块图
DM6437设备上，C64x+ megamodule,EDMA3传输控制器，各系统外设是通过一套switch fabrec(SF) architecture连接的。

SF由多个切换中心源SCRs和连接桥组成，如图所示。

SCRs在master设备与slave 设备间建立低延时连接，另外，SCRs还可以根据优先级来对mster/slave设备间同发性的数据移动做出裁决。

通过一个SCR,DSP子系统可以发送数据到DDR2控制器，而不会影响EMAC和L2之间的数据传输。

bridge 主要用于执行总线宽度的转换，以及总线操作频率的转换。

如图中，bridge 6在DSP/3的时钟频率总线与DSP/6的总线之间实现频率转换。

此外，bridge 5执行64-bit到32-bit的总线宽度转换。

C64x+ megamodule, EDMA3传输控制器(EDMA3TC[2:0]),以及各种系统外设可以分成两类：master设备和slave设备。

m设备通常可以在系统中发起读和写传输，而无需依赖于EDMA3或CPU来执行从这些设备的读出或写入操作。

系统m设备包括C64x+ Megamodule, the EDMA3传输控制器, VLYNQ, EMAC, HPI, PCI, and VPSS. 注意不是所有m设备都可以与salve设备相连。

DM6437原理图(ReV2.1)

T3 D4 L4 M4 P19 W16 N20
VCC1v8 R2 VCC1v8
B
R2 W3
PCIEN MXO
C3
18pF
Y1 27MHz
北
C2
18pF
M22 N22
C4 1000pF
C5 1uF
C6 0 0.1uF
PLLPWR18 MXVDD
MXI/CLKIN N21 MXVss
DM6437
M21
质量好一点
京7 TINP0L R12 17 TOUT0L 这两个直接引出去
33 33
EXT_INT4 EXT_INT5 EXT_INT6 EXT_INT7
TP2
.
VCC3v3
C7 C8
1uF 1uF
B
VCC VV+ C2C2+ C1C1+
16 6 2 5 4 3 1 11 10 8 13
A
1 6 2 7 3 8 4 9 5 10
E20 C20 C21 B20 A20 D21 B21 C16
9 10 11 12 13 14 15 16
8 7 6 5 4 3 2 1
EM_BA0 13,15,17,18,21 EM_BA1 13,15,17,18,21 EMIFA00 13,15,17,18 EM_A01_ALE 15,17,18 EM_A02_CLE 15,17,18 EMIFA03 15,17,18 EMIFA04 13,15,17,18 C_FIELD 14,18 EMIFA05 EMIFA06 EMIFA07 EMIFA08 EMIFA09 EMIFA10 EMIFA11 EMIFA12 CI7 CI6 CI5 CI4 CI3 CI2 CI1 CI0 15,17 15,17 15,17 15,17 15,17 15,17 15,17 15,17

基于TMS320DM6437的地板正反面检测系统设计

基于TMS320DM6437的地板正反面检测系统设计李志超;费树岷;沈捷;尚进【期刊名称】《微型机与应用》【年(卷),期】2015(34)10【摘要】In order to solve the serious situation that it relays on manual for detection of floor sides in the processing of the floors, this paper introduces a system to detect front and back sides of floor based on the floating-point DSP TMS320DM6437 presented by Texas Instrument. It depends on least square error algorithm to distinguish the front and back sides of the floor with the help of remarkable characteristics including the average of red component and maximum of gray level distribution. The test result indicates that the system has a relatively well performance, which can help to lower the labor intensity and improve productivity.%针对地板生产过程中依赖人工判断地板正反面的现状，提出了以 TI 公司浮点 DSP 芯片TMS320DM6437为控制核心的地板正反面检测系统。

通过提取具有显著特征的红色分量的平均值和灰度分布的最大值，同时借助最小平方误差判别法区分地板的正反面。

第2章 TMS320DM6437的基本结构-DSP原理及应用-张雪英-清华大学出版社

TMS320DM6437具有64个32位通用寄存器和8个独立计算功能单元，这些功能单元包括2个用于存储32位结果的乘法器和6 个算术逻辑单元（ALU）。
TMS320DM6437的内核采用TI开发的第三代高性能支持超长指令字（VLIW）的VelociTI.2结构。
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
2.2 TMS320DM6437 CPU结构
1、CPU的组成 TMS320DM6437采用TMS320C64x+ CPU体系结构，包括8
个独立的计算功能单元、2个寄存器组和2条数据通路。如图2-2所示，这2个寄存器组（A和B）都包括32个32位
通用寄存器，共64个寄存器。这些通用寄存器既可用于数据，又可用于数据地址指针。
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
DSP原理及应用----
TMS320DM6437架构、指令、功能模块、程序设计及案例分析
高等学校电子信息类专业些教材教育部高等学校电子----TMS3206437架构、指令、功能模块、程序设计及案例分析
另一部分是视频处理后端输出部分（VPBE），由屏幕显示设备和视频编解码组成，这增强了TMS320DM6437的视频处理能力。
DSP原理及应用------TMS3206437架构、指令、功能模块、程序设计及案例分析
2.1 TMS320DM6437的基本结构
TMS320DM6437集成了丰富的片内外设，包括以下4部分。（1）系统外设：包括2个64位通用定时器、1个64位看
TMS320C64x+内核在多个方面增强了.S功能单元，在 TMS320C64x内核中，双16位MIN2和MAX2比较操作仅能在.L 单元上执行；而在TMS320C64x+内核中，该操作也可在.S单元上执行，以增强搜索和排序算法的性能。

基于TMS320DM6437的视频采集接口设计

97科技创新导报 Science and Technology Innovation Herald 工程技术1 引言视频监控系统以直观、方便、实时性等优点被广泛应用于如交通、水利、安防等领域而成为人们一直关注的焦点,然而基于人脸识别的考勤机设计也是很热门的领域。

但是视频监控系统的广泛使用的前提是视频采集。

TMS320DM6437(以下简称DM6437)是TI公司推出的一款专门面向多媒体应用的DSP。

时钟可达600MHz,具有8个并行运算单元,处理能力达4800MIPS;采用的是二级缓存结构;具可外接64位存储器。

使用DM 6437设计视频信号采集电路具有以下优点:（1）电路简单（2）高集成度（3）高速。

基于这些优点的视频设计系统是有重要的实用意义。

[1]D M 6437的内部集成了存储视频数据的FIFO和视频的行、场同步信号,如果使用DM 6437来做视频采集系统的话只需要在一块前端视频采集芯片即可。

本文提出一种利用TI公司的高性能视频解码器TVP5146设计DM6437视频接口的方法。

该方法不仅能实现高速实时的视频数据采集,且无需外加CPLD逻辑控制电路和FIFO缓存,具有电路简单、可靠性高、容易实现等优点。

本文首先介绍DM6437的视频端口,然后论述利用T VP 5146来实现D M6437视频采集接口的方法。

2 DM6437视频端口T M S 320D M 6437提供了V P S S 视频处理子系统,方便与各种视频格式接口。

可实现P A L /N T S C 标准模拟视频输入,本系统采用的TVP5146是由TI公司推出的一款低功耗,超小封装的高性能视频解码器。

该芯片内核电源电压为1.8V,输入输出电压为3.3V,采用外部独立的14.318MHz的晶振为其提供时钟频率,它支持两路CVBS (复合视频信号)输入和一路超级视频信号Y/C ,模拟摄像头输出的模拟视频信号在T VP 5146内部经过钳位、抗混叠滤波、A D 转换、Y U V 分离电路之后,在Y U V 到Y C r C b 的转换电路中转换成8位的I T U -RBT.656格式的视频数据。