基于电磁兼容技术的PCB静电防护设计
电磁兼容技术及其在PCB设计中的应用
电磁兼容技术及其在PCB设计中的应用:摘要:在印制电路板的电路设计阶段就进行电磁兼容性(EMC)设计是非常重要的.本文介绍了电磁兼容技术及其在印制电路板中的应用,从印制电路板的选取到元器件的布置以及地线、电源线和信号线的设计,最后结合PROTEL公司的PROTEL99SE软件,给出了一种在PCB设计中减少电磁干扰的设计方法.1. 引言电磁兼容(EMC)是一门新兴的综合性学科,它主要研究电磁干扰和抗干扰的问题.电磁兼容性是指电子设备或系统在规定的电磁环境电平下不因电磁干扰而降低性能指标,同时它们本身产生的电磁辐射不大于检定的极限电平,不影响其它电子设备或系统的正常运行,并达到设备与设备、系统与系统之间互不干扰、共同可靠地工作的目的.而电磁环境电平是受试设备或系统在不加电时,于规定的试验场地和时间内,存在于周围空间的辐射和电网内传导信号及噪声的量值,这个电磁环境电平是由自然干扰源及人为干扰源的电磁能量共同形成的.电子设备和系统的电磁兼容性指标已成为电子设备和系统设计在研制时的一个重要的技术要求.现在已经有了抑制电子设备和系统的EMI的国际标准,统称为电磁兼容(EMC)标准,它们可以作为普通设计者布线和布局时抑制电磁辐射和干扰的准则.对于军用电子产品设计者来说,标准会更严格,要求更苛刻.目前,电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式.实践证明,即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性产生不得影响.所以,保证印制电路板的电磁兼容性是整个系统设计的关键.本文主要讨论电磁兼容技术及其在PCP设计中的应用.2. 电磁兼容技术国内外大量的经验表明,在产品的研制生产过程中越早注意解决电磁兼容性,则越可以节约人力与物力,如图1所示.不管复杂系统还是简单装置,任何一个电磁干扰的发生必须具备三个基本条件:首先应该具有干扰源;其次有传播干扰能量的途径或通道:第三还必须有被干扰对象(即敏感设备)的响应.所以,控制干扰源的电磁辐射,切断或抑制电磁干扰的耦合通道,提高敏感设备的抗干扰能力是电子设备和系统电磁兼容性设计的主要内容.具体有以下几个方面的措施,用来实现电磁兼容性.(1)干扰电路.电子设备中的单元电路应设计和选用本身电磁能量辐射小、抗干扰能力强的线路形式.小信号放大器应增大线性动态范围,提高电路的过载能力,减小非线性失真;功率放大器工作在甲类状态时,产生的谐波最小;工作在乙类时,应采用推挽形式来抑制二次谐波;丙类状态用于射频放大,为抑制谐波电平应采用锐调谐、高Q滤波器.(2)器件和电路的合理布局.将容易受到干扰的敏感元器件和单元电路尽可能地与干扰源远离;输出与输入端口妥善隔离;高电平电缆与脉冲引线与低电平电缆分开排布.(3)正确的电磁屏蔽.用屏蔽体包封干扰源,可以防止干扰电磁辐射向外传播;用屏蔽体包封被干扰电路,可以防止干扰电磁能量进入.电磁屏蔽虽然能够有效地切断近场感应和远场辐射等电磁干扰的传播通道,但它会造成电子设备散热困难,维修不便,成本增加,应根据最佳效比进行设计.(4)良好的接地系统.设计低阻抗的地线,正确设计单元电路和设备的接地系统、电缆屏蔽层的接地、信号电路屏蔽体的接地等,并采用合理的阻隔地环路干扰的措施.(5)滤波技术的运用.滤波器的主要功能是将有用信号以外的信号能量进行抑制.借助于滤波器,可以显著减弱干扰源和被干扰电路间的传导干扰电平.3. 电磁兼容技术在PCB设计中的应用目前产品的电磁兼容问题常常在检测机构对产品进行电磁兼容测试以后才去解决,甚至当产品使用后出现问题时才去补救.这样做非但费时费力,而且不能从根本上解决问题.因此,应该在产品开发的最初阶段就进行电磁兼容设计.由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI(电磁干扰)的剖一.所以,设计目的是使板上各部分电路之间没有相互干扰,并使印制板对外的传导发射和辐射发射尽可能降低,达到有关标准要求.外部的传导干扰和辐射干扰对板上的电路基本无影响,实际上在设计中采取正确的措施常常能同时直到抗干扰和抑制发射的作用.在设计印制电路板布线时,首先要选取印制板类型,然后确定元器件在板上的位置,再依次布置地线、电源线、高速信号线和低速信号线.(1)印制电路板的选取.印制电路板有单面、双面和多层板之分.单面和双面板一般用于低、中密度布线的电路和集成度较低的电路.多层板适用于高密度布线、高集成度芯片的调整数字电路.(2)元器件布置.首先应对板上的元器件分组,目的是对印制板上的空间进行分割,同组的放在一起,以便在空间上保证各组的元器件不致于相互干扰.一般先按使用电源电压分组,再按数字与模拟、高速与低速以及电流大小等进一步分组.不相容的器件要分开布置,例如发热元件远离关键集成电路,磁性元件要屏蔽,敏感器件则应远离CPU时钟发生器等.连接器及其引脚应根据元器件在板上的位置确定.所有连接器最好放在印制板的一侧,尽量避免从两侧引出电缆,以便减小共模电流辐射.高速器件(频率大于10MHz或上升时间小于2ns的器件)尽可能远离连接器.I/O驱动器则应紧靠连接器,以免I/O信号在板上长距离走线,耦合上干扰信号.(3)地线的布置.布置地线时首先考虑的问题是“分地”,即根据不同的电源电压,数字电路和模拟电路分别设置地线.在多层印制板中有专门的地线层,在地线层上用“划沟”的方法来分地.但是,分地并不是把各种地完全隔离,而是在适当的位置仍需把不同的地短接起来,以保证整个地线的电连续性,短接通道有时也形象地称之为“桥”.桥应该有足够的宽度.布置地线时要注意以下几点:①多层板信号层上的高速信号轨线不能横跨地线层上的沟.②A/D变换器芯片如只有一个地线引脚,则该芯片应安放在连接模拟地和数字地的桥上,避免数字信号回流饶沟而行.③连接器不要跨装在地线沟上,因为沟两边的地电位可能差别较大,从而通过外接电缆产生共模辐射骚扰.④双面板的地线通常采用井字形网状结构,即一面安排成梳形结构地线,另一面安排几条与之垂直的地线,交叉处用过孔连接.网状结构能减小信号电流的环路面积.地线应尽可能地粗,以减小地线上的分布电感.(4)电源线的布置.印制板上的电源供电线由于给板上的数字逻辑器件供电,线路中存在着瞬态变化的供电电流,因此将向空间辐射电磁骚扰.供电线路电感又将引起共阻抗耦合干扰,同时会影响集成片的响应速度和引起供电电压的振荡.一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰.双面板上采用轨线对供电.轨线应尽可能粗,并相互靠近.供电环路面积应减小到最低程度,不同电源的供电环路不要相互重叠.如印刷板上布线密度较高不易达到上述要求,则可采用小型电源母线条插在板上供电.多层板的供电有专用的电源层和地线层,面积大,间距小,特性阻抗可小于1Ω.印制电路板上的供电线路应加滤波器和去耦电容.在板的电源引入端使用大容量的电解电容(10μF~100μF)作低频滤波,再并联一只0.01μF~0.1μF的陶瓷电容作高频滤波.板上集成片的电源引脚和地线引脚之间应加0.01μF的陶瓷电容进行去耦,至少每3块集成片应有一个去耦电容.去耦电容应贴近集成片安装,连接线应尽量短,最大不超过4cm.去耦回路的面积也应可能减小.多层板的电源层和地线层之间的电容也参与去耦,主要是对频率较高的频段而言的.如果层电容量不足,板上可再另加去耦电容.采用表面安装(STM)的去耦电容可以进一步减小去耦回路的面积,达到良好的滤波效果.(5)信号线的布置.不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平等走线.分布在不同层上的信号线走向应相互垂直.这样可以减少线间的电场和磁场耦合干扰.信号线的布置最好根据信号的流向顺序安排.一个电路的输出信号线不要再折回输入信号线区域.高速信号线要尽可能地短,以免干扰其他信号线.在双面板上,必要时可在高速信号线两边加隔离地线.多层板上所有高速时钟线都应根据时钟线的长短,采用相应的屏蔽措施.应考虑信号线阻抗匹配问题.所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等.特性阻抗与信号线的宽度、与地线层的距离以及板村的介电常数等物理因素有关,是信号线的固有特性.阻抗不匹配将引起传输信号的反向,使数字波形产生振荡,造成逻辑混乱.通常信号线的负载是芯片,基本稳定.造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化,例如走线的宽窄不一,走线拐弯,经过过孔等.所以,布线时应采取以下措施,使得信号线全程走线的特性阻抗保持不变:①高速信号线布置在同一层上,不经过过孔.一般数字信号线应避免穿过二个以上的过孔.②信号线拐90º直角会产生特性阻抗变化,所以拐角处应设计成弧形或轨线的外侧用两个45º角连接.③信号线不要离印制板边缘太近,留有的宽度应至少大于轨线层和地线层的距离(约为0.15mn),否则会引起特性阻抗变化,而且容易产生边缘场,增加向外的辐射.④时钟发生器如有多个负载,则不能用树型结构走线,而应用蜘蛛网型结构走线,即所有的时钟负载直接与时钟功率驱动器相互连接.在印制板上不允许有任何电气上没有连接并悬空的金属存在,例如集成片上空闲的引脚、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层.4. 结束语线路板设计阶段如果缺乏有效的手段分析电磁干扰,则产品可能通不过EMC标准而不能进入生产.传统的尝试性方法仍是国内设计人员普遍采用的方法,但各种各样的借助于计算机辅助设计的方法正应运而生.PROTEL99SE设计软件内部的自动布线软件包与SPICE仿真器相结合实现了具有EMC设计的PCB计算机辅助设计.从上面布线规则可知,高速信号线要短,这可以通过配置长度约束规则来实现.对于承载高速信号的走线网络可以采用菊花链拓扑,规定允许最长走线.并行导线容易引起相互串扰,可以通过配置并行走线的最大长度来把串扰限制在允许的范围之内.由于导线的特性阻抗会引起公共阻抗干扰,所以采用PROTEL99SE布线时,可以在信号完整性功能项设计中配置阻抗约束条件来保证网络最大允许导线阻抗.同时,还可以通过设定信号完整性功能项中的上冲、下冲、延迟时间约束来保证信号的完整.PROTEL99SE的强大设计功能为PCB电磁兼容的设计提供了一种手段.当然,设计过程中需要根据电磁干扰指标分析计算相应的布线参数,这也是该软件在电磁兼容设计中的不足之处.。
PCB的电磁兼容设计概述
PCB的电磁兼容设计概述引言电磁兼容（Electromagnetic Compatibility，简称EMC）是指电子设备在不产生或不受外界电磁干扰的情况下，正常工作以及在其工作环境中不对其他设备产生电磁干扰的能力。
在PCB设计中，电磁兼容设计的重要性不言而喻。
本文将对PCB的电磁兼容设计概述进行讨论，包括EMC的基本原理、常见问题以及相应的解决方案。
电磁兼容的基本原理电磁兼容设计的基本原理是通过合理的电路布局、地线设计以及滤波等措施来减少电磁辐射和电磁感应干扰。
在PCB设计中，以下原则应被遵循：1. 电路布局在PCB的电路布局中，重要的电路组成部分应尽可能远离辐射噪声源。
此外，不同功能的电路应相互隔离，以避免彼此之间的干扰。
例如，高频电路和低频电路应分别布局在不同的地方，并通过光隔离、屏蔽罩等手段来相互隔离。
2. 地线设计地线是PCB中保证信号的可靠传输以及防止电磁干扰的重要组成部分。
良好的地线设计可以有效减少信号回流路径上的电磁辐射。
为了实现良好的地线设计，在PCB布线过程中，应遵循以下几点原则： - 尽量将地线和信号线走在同一层，减少信号与地线之间的交叉。
- 采用宽而短的地线，以降低地线的电阻和电感。
- 在PCB布线中，要避免地线回流路径过长，尽量使其短而直。
3. 滤波措施滤波是一种常用的减少电磁干扰的手段。
在PCB设计中，通过合理的滤波器设计可以有效滤除电磁噪声，从而提高系统的电磁兼容性。
常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。
在选取滤波器时，应结合系统的实际需求来确定合适的滤波器类型和参数。
常见问题及解决方案在PCB设计中，存在一些常见的电磁兼容问题，下面将结合这些问题给出相应的解决方案。
1. 辐射噪声问题辐射噪声是指电子设备所产生的电磁波通过空气或其他传导介质传播到周围环境中产生的干扰。
为了减少辐射噪声，可以采取以下措施：- 合理规划PCB布局，将辐射噪声源与敏感电路部分分开。
电磁兼容PCB
电磁兼容PCB电磁兼容PCB即是指电子设备的电路板在运行时能够适应、抵抗、隔离或者排除环境中的电磁场干扰，以保证设备能够正常运行。
在现代工业和电子技术中，电磁兼容PCB已成为设计和制造设备的基本要求，如何设计出具有电磁兼容性的PCB，成为了电子工程师摆在面前的一个难题。
电磁干扰源有许多种，可能是人造的，例如电动机、放电管等等；也可能是自然的，如电荷，放电的电离等等。
在目前业务场合下，尤其是在大型工业和军事领域，电磁干扰源不断增加，相关电子设备也越来越复杂，通过良好的电磁兼容PCB设计可以有效避免不同功能模块之间互相产生的电磁干扰。
要实现电磁兼容，需要从以下几方面对PCB设计进行考虑：1. PCB板的材料和构造在选择PCB板的材料时，必须考虑材料的导电系数、介电系数、热膨胀系数、机械强度等，以保证PCB板的高性能，同时减少干扰和辐射。
在构造方面，需要注意保证良好的接地、尽量缩短信号走线之间的距离，以减少PCB成为天线的机会。
2. PCB布线的规划合理的PCB布线规划是避免电磁干扰最重要的关键。
可以通过布线的几何形状、引脚数量、电源过滤器等进行抑制。
此外，根据电路板的放置和设计，需划分为不同功能的电路区域。
然后根据不同区域功能的电磁特性不同等原因，执行不同的布线方案，不同层次的电路隔离和屏蔽需要用适当的阻抗匹配技术和遵守一定的法则来予以解决。
3. PCB信号的处理对于模拟信号与数字信号的干扰处理，可以采用隔离放大器、正弦传输线、差分信号等处理方式。
同时，在处理前要注意信号传输线的阻抗，线宽，保证信号的准确性。
另外，控制开关电路的位置也非常重要。
重要电路一定需要与其它电路进行良好的隔离。
4. PCB的屏蔽与过滤通过采用正确的机械屏蔽、连接屏蔽和波形过滤器来抑制干扰信号的扰动，实现对信号的保护处理。
其中，机械屏蔽主要是利用屏蔽罩和屏蔽环，连接屏蔽利用连接器内置屏蔽、金属传导结构等来实现屏蔽效果，波形过滤器则利用带通滤波器和带阻滤波器等来实现信号的过滤。
基于电磁兼容技术的PCB静电防护设计
广 泛 用 于 军 工 航 空 航 天 电 子通 讯 以 及 工 业 等 电 气 电 子 设 备
、
因此
，
进行 电磁 兼 容测 试 用 的静 电枪 主要 是 按 照 人 体 的带 电
。
，
( 产 品 ) 的 各 个 领 域 旨在 对 电 气 电子 设 备 ( 产 品 ) 在 遭 受 到 直
，
模 型 进行 设 计 的 产 品 工 作 时 操 作 者 的 手 可 以 接 触 到 的 地 方
。
高压 由于 过 压 会 导 致
ESD
M OS
。
器 件 的栅 氧化 层 被 击 穿或 引 起 极 对元 器 件
由 于 人 体 与 电 子 器 件 及 设 备 的 接触 机 会 最 多 因 此 人 体
，
问 空 气 隙使 元 器 件 失效
静 电放 电造 成 的 比例 也 最 大
、
。
ห้องสมุดไป่ตู้
人 体静 电 放 电 模 型 是 指 人 在 地
，
致 系 统 复位 死 机 程 序 跑 飞 等 静 电放 电还 能 给 器 件造 成伤 害或潜在 的 损 伤
。
P CB 上 的元
。
传导 和 辐 射两 种 方 式 对 电 子 元 件 电子 线 路 板 (P C B )进 行 干
、
，
特 别是 这 些 潜 在 的 问 题 是 很 难
。
。
因此 在设 计 P C B 时 很 有 必 要 考 虑
，
7 10 1 2 5
e
，
)
n x
Hu Z h
e n
-
h
u a
(S h a m
ax
i E le
电磁兼容设计-PCB设计如何考虑减小静电放电电流产生的场效应
PCB 设计如何考虑减小静电放电电流产生的场效应尽管印刷线路板（PWB，通常也称之为PCB）的设计会对下述三种效应都产生影响，但是主要是对第三 种效应产生影响。
1. 静电放电之前静电场的效应2. 放电产生的电荷注入效应3. 静电放电电流产生的场效应下面的讨论将针对第三条所述的问题给出设计指南。
通常， 源与接收电路之间的场耦合可以通过下列方式 之一减小：1. 在源端使用滤波器以衰减信号2. 在接收端使用滤波器以衰减信号3. 增加距离以减小耦合4. 降低源和/或接收电路的天线效果以减小耦合5. 将接收天线与发射天线垂直放置以减小耦合6. 在接收天线与发射天线之间加屏蔽7. 减小发射及接收天线的阻抗来减小电场耦合8. 增加发射或接收天线之一的阻抗来减小磁场耦合9. 采用一致的、低阻抗参考平面（如同多层 PCB 板所提供的）耦合信号，使它们保持共模方式在具体设计中，如电场或磁场占主导地位，应用方法 7 和 8 就可以解决。
然而，静电放电一般同时产生 电场和磁场，这说明方法 7 将改善电场的抗扰度，但同时会使磁场的抗扰度降低。
方法 8 则与方法 7 带来的 效果相反。
所以，方法 7 和8 并不是完善的解决方案。
不管是电场还是磁场，使用方法 1 ～ 6 与 9都会取得 一定的效果，但 PCB 设计的解决方法主要取决于方法 3 ～ 6 和 9 的综合使用。
下面详细阐述通过方法 3 ～ 6 和 9 解决问题的六条实践法则及其原因所在。
一、保持环路面积最小任意一个电路回路中有变化的磁通量穿过时，将会在环路内感应出电流。
电流的大小与磁通量成正比。
较 小的环路中通过的磁通量也较少，因此感应出的电流也较小，这就说明环路面积必须最小。
应用这一经验的困 难之处是如何找到环路。
每个人都知道图 1 中所示的环路，但要正确识别图 1 中所示的环路则比较困难。
图 1 简单的 PCB回路图 2 电源线与地线构成的 PCB 回路与其试着去找出所有可能的环路，还不如采取下列步骤来减小环路面积：A、 电源线与地线应紧靠在一起以减小电源和地间的环路面积。
电磁兼容和PCB设计 第 8 章静电放电抑制的基本概念
具有干扰危害的静电一旦找到合适的放电路径，就会产生放电 现象。静电的危害主要就是通过静电的放电现象引起的。
2020/6/30
2020/6/30
ESD 是一个上升时间可以小于1ns 甚至几百个ps的非常快 的过程。它可以产生几十kv/m甚至更大电磁脉冲。频谱从 DC到几GHz。ESD对电子器件和高速电子设备不但有破坏 作用，也有非常强的EMI。
信号线
Poor
信号线
Better
地线
2020/6/30
Device
+5V
GND Device
信号线
Optimal
地平面
4. PCB 静电放电保护技术 - 环路面积
注意环流所在的环路面积。其中包括元件、I/O连接 器、元件/电源面之间的距离。减小环路面积的方法：
• 严格控制地面和电源子系统之间的耦合。保持地线和电 源线彼此靠近（或电源面互相临近）
• 信号线必须尽可能的靠近地线，地平面，OV参考面和 它们的关心的电路。
2020/6/30
3. PCB静电防护设计
• I/O端口与电路分离，隔离开单独地，电缆接I/O地或 浮地。
• 数字电路时钟前沿时间小于3ns时，要在I/O连接器端 口对地间设计火花放电间隙防护电路。空气击穿场强 为30kV/cm，壳接地时安全距离为0.05cm，壳不接地 时安全距离为0.84cm。火花间隙应小于这个距离。
• I/O端口加高压电容器，加在刚刚出口的位置，电容 耐压要足够，多用陶瓷电容器。
• I/O端口加LC滤波器。 • ESD敏感电路采用护沟和隔离区的设计方法。
PCB防静电设计
设计PCB时抗静电放电（ESD）的方法来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。
为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。
在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。
通过调整PCB布局布线，能够很好地防范ESD。
以下是一些常见的防范措施。
*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。
尽量地将每一个信号层都紧靠一个电源层或地线层。
对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
*对于双面PCB来说，要采用紧密交织的电源和地栅格。
电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。
一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
*确保每一个电路尽可能紧凑。
*尽可能将所有连接器都放在一边。
*如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
*在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
*在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。
*PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。
使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
*在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。
PCB防静电设计
PCB防静电设计随着电子设备的广泛应用，问题也随之而来。
在电子设备使用过程中，静电是一个难以避免的问题。
对于电子设备来说，它会损坏电子元件、减少设备的使用寿命，甚至会使设备无法工作。
对于PCB，静电问题更是需要高度重视。
因此，在PCB设计中，必须要考虑如何防静电。
一、防静电的意义电子设备中的主要静电隐患来自人体，当人体与设备产生电容作用时会产生静电放电。
在潮湿的环境中，空气中带有水分能够将电荷释放至大气环境中，所以我们通常会说，潮湿环境对于静电的影响较小。
但在干燥的环境中，电荷无法通过空气流动释放而积累在设备表面和元器件上，最终将导致设备故障。
因此，静电问题需要重视。
二、如何避免静电问题静电产生的根本原因是电荷的不平衡，所以我们需要找到合适的方法达到电荷平衡。
有以下方法可供选择：1.使用ESD防护器件，如ESD二极管、ESD保护芯片等。
2.在PCB布局时，需将元器件安置好，开路距离应符合标准规范。
3.在PCB设计时，应尽量避免使用高阻抗材料，如玻璃纤维等。
4.在组装过程中，应使用防静电手套，以防止产生静电。
5.在静电灰尘容易堆积的地方，要经常清洁。
6.对于账户可以涉及到的防静电方法，可在以下几个方面进行：三、在PCB设计防静电问题存在的前提下，我们可以在设计中采取以下方法：1.地线的设计在PCB布局中，若需要使用地线，请将地线作为PCB的一个层中设计出来，并将它连接到所有板子所使用的电极。
这一过程中需要注意板子与地线的距离，该距离可以根据用户的使用环境及其设备的使用范围进行设置。
2.防静电防磁电设计在PCB设计中，应该考虑到由于设备发生的静电带来的各种影响，我们可以在设计过程中，加装一些防静电元器件，如ESD保护器、防护二极管等，以达到防止静电对PCB设计造成破坏的目的。
3.优化PCB的布局在PCB的布局过程中，应该考虑到静电带来的影响，将相对容易静电放电的元器件放置在一起，避免被静电所严重影响。
pcb设计emc注意事项
pcb设计emc注意事项
在进行PCB设计时，EMC(电磁兼容性)是需要重点考虑的问题之一。
以下是几点需要注意的事项：
1.布局设计
将高频电路和低频电路分开布局，避免相互干扰。
在布局过程中，还需要考虑信号路径和电源路径的彼此穿插和交叉干扰问题，需要采用合适的屏蔽和滤波措施。
2.地面规划
地面的规划也是一项非常重要的任务。
在布局设计时，需要特别注意地面的分割和电路板上各个区域的接地方式。
需要保证地面的高频和低频信号分离，并且各个区域的接地点要保证电势的一致性。
3.EMI滤波
在电路设计中，需要考虑到各种可能的EMI源和接收器，因此需要在电路中加入滤波器，减少EMI的干扰。
4.防静电
防止静电的积累和放电也是非常重要的。
需要采用合适的防静电措施，如接地、静电屏蔽和加装放电电路等。
5.测试和认证
在电路设计完成后，需要进行EMI测试和认证。
需要按照相关标准进行测试，并逐步修正和优化电路的设计。
总之，EMC是电路设计中非常重要的一个环节，需要在设计的每一个环节上都考虑到EMC的问题。
只有合理的布局设计、地面规划、
EMI滤波、防静电措施以及测试和认证，才能保证电路的稳定性和可靠性。
电磁兼容PCB
电磁兼容PCB概述电磁兼容〔Electromagnetic Compatibility，EMC〕是指一种电子设备在同一环境中共存并且互不干扰的能力。
而PCB〔Printed Circuit Board，印刷电路板〕是电子设备中最重要的组成局部之一。
因此，电磁兼容性在PCB设计中变得至关重要。
本文将介绍电磁兼容PCB的相关概念、设计要点以及常见的电磁干扰问题及其解决方案。
电磁兼容PCB的设计要点1.地线设计：良好的地线设计可以有效地减少传导干扰。
在PCB设计中，应该保持地线的连续性、低阻抗和低电感，并尽量将信号线与地线分开布局，防止它们交叉扼杀。
2.电源线设计：电磁干扰的主要源之一是电源线。
在电源线的设计中，应使用低阻抗和低电感的线路，同时还要注意电源线与地线之间的连接良好，防止形成干扰的环路。
3.高频信号线的布局：对于高频信号线，应尽量减少其长度，防止它们形成发射天线。
此外，还要注意将高频信号线远离敏感的模拟信号线，以防止互相之间的干扰。
4.屏蔽设计：对于特别敏感的模拟电路，可以考虑在其周围设计屏蔽罩，以防止外部电磁场的干扰。
屏蔽罩可以是金属盖板或金属屏蔽框。
5.滤波器的应用：在PCB设计中，可以参加适宜的滤波器来抑制不同频率的电磁干扰。
例如，可以在电源线上添加电源滤波器、在信号线上添加滤波电容等。
常见的电磁干扰问题及其解决方案1.辐射干扰：当PCB上的信号线成为发射天线时，会产生辐射干扰。
解决这个问题的方法包括合理布局信号线、减少信号线长度、使用屏蔽罩等。
2.传导干扰：传导干扰是指电磁场通过导体直接传递到另一个导体上，导致干扰。
解决传导干扰的方法包括增加地线面积、减小地线阻抗、合理布局信号线等。
3.共模干扰：共模干扰是指两个信号线以相同方式接收到的干扰信号。
解决共模干扰的方法包括增加屏蔽、使用差分信号线、添加滤波器等。
4.毫微干扰：毫微干扰是指由于毫微电流引起的干扰。
解决这个问题的方法包括减小地线阻抗、使用屏蔽罩、合理布局信号线等。
PCB设计中的电磁兼容性分析
PCB设计中的电磁兼容性分析随着电子产品的发展，PCB（Printed Circuit Board）设计中的电磁兼容性分析变得愈发重要。
电磁兼容性是指电子设备在电磁环境下能够正常工作而不产生相互干扰或受到外界干扰的能力。
在进行PCB设计时，需要考虑电路板与周围环境之间的电磁兼容性，以确保设备的稳定运行。
首先，电磁兼容性分析需要考虑到电磁场的干扰和敏感性。
设备周围存在多种电磁场，如射频信号、静电场等，这些场会对电路板产生干扰。
在设计PCB时，需要采取合适的屏蔽措施，以减少外界电磁场对电路板的影响。
设计人员需要通过模拟仿真和实际测试，评估电路板对电磁场的敏感性，从而确定合适的屏蔽材料和结构。
其次，对于电磁辐射和抗干扰能力也是电磁兼容性分析中的重要考虑因素。
电路板在工作时会发射电磁波，这些波可能干扰到周围其他设备的正常运行。
因此，设计人员需要通过合适的布线和接地设计，降低电路板的辐射干扰。
同时，还需要考虑电路板抗干扰能力，确保电路板能够正常工作而不受外界干扰影响。
另外，对于电磁干扰的抑制也是电磁兼容性分析的关键内容之一。
电路板内部存在不同信号线路和电源线路，它们之间会相互干扰。
电磁干扰抑制需要通过适当的布线、接地设计和滤波电路来实现。
设计人员可以通过高频电磁场仿真软件模拟电路板内部的信号传输和干扰情况，进而优化设计方案，提高电路板的抗干扰能力。
最后，电磁兼容性分析还需要考虑到 PCB 材料的选择。
不同的材料具有不同的电磁性能，如介电常数、介磁常数等。
设计人员可以根据不同的应用需求选择合适的 PCB 材料，以提高电路板的电磁兼容性。
此外，PCB 的层间和层内布局也会影响电路板的电磁性能，设计人员需要合理规划布局，减少电磁干扰。
综上所述，电磁兼容性分析在 PCB 设计中至关重要。
设计人员需要综合考虑各种因素，如电磁场的干扰和敏感性、电磁辐射和抗干扰能力、电磁干扰的抑制以及 PCB 材料的选择等，以确保电路板具有良好的电磁兼容性，从而提高设备的稳定性和可靠性。
电磁兼容的电路板设计
电磁兼容的电路板设计首先，电路板设计的EMC要点包括：1.接地设计：良好的接地设计是确保电路板EMC性能的关键。
合理布局和设计接地回路，避免地线共享，减小接地回路的面积和环形电流路径，可以有效减少干扰的产生和传播。
2.信号层分离：把电路板的不同信号层进行有效的分离，主要是通过地平面和电源平面之间的划分实现。
在多层板设计中，地平面和电源平面可以是内层铜层，通过过孔和盲埋孔与外部电源连接。
3.信号线布线：合理的信号线布线设计可以减少电磁辐射和电磁干扰。
在布线过程中，应尽量使用规则的走线方式，减少信号线的长度和曲折度，减小回路面积。
同时，可以采用阻抗匹配和差分信号布线等手段来降低互连线的电磁辐射。
4.消除回路共享：不同信号线共享回路会导致互导耦合和辐射干扰，因此应该避免回路共享。
例如，将模拟信号回路和数字信号回路分开布局，减小它们之间的电磁干扰。
5.屏蔽设计：在必要的情况下，可以采用屏蔽措施来抑制电磁辐射和测量。
例如，在高频电路中，可以使用屏蔽罩或屏蔽壳体来避免电磁泄漏。
在电磁兼容的电路板设计中，还存在一些常见的EMC问题，需要特别注意：1.辐射干扰：电路板上的电流和信号会通过电磁波的辐射而对周围设备产生干扰。
主要解决方法包括良好的接地设计、合理的信号布线和降低回路共享等。
2.互导耦合：不同信号线之间的互相干扰会导致电路的性能下降。
可以采用阻抗匹配、差分布线、屏蔽等措施来减小互导耦合。
3.地计问题：地电位的差异和地电流的路径问题会导致电路板上的共模干扰和故障。
合理的接地设计和屏蔽措施可以有效解决这类问题。
4.灵敏性问题：对于一些高灵敏度设备，电路板上的微弱干扰可能会对其性能产生较大影响。
可以提高电路板的抗干扰能力，例如通过分割电源平面、使用阻燃材料和屏蔽技术等。
最后，为了确保电磁兼容的电路板设计能够达到预期的效果，需要进行必要的测试和验证。
常用的EMC测试方法包括电磁辐射测量、电磁感应测量、传导干扰测量等。
pcb电磁兼容要求
pcb电磁兼容要求PCB（Printed Circuit Board，印刷电路板）的电磁兼容性（EMC，Electromagnetic Compatibility）要求是确保电子设备在不同电磁环境中稳定运行并避免对其他设备产生干扰的重要方面。
以下是PCB电磁兼容性方面的一些常见要求和注意事项：1.电磁干扰抑制：-PCB应设计为在设备内部有效抑制电磁干扰，防止设备内部的信号相互干扰。
-使用屏蔽罩、滤波器和隔离元件等措施，减小电磁辐射和传导。
2.辐射和传导干扰控制：-控制PCB上导线的长度、走线方式和布局，以减小电磁辐射。
-使用地平面和电源平面来控制传导干扰。
-避免并行导线和高速数字信号线与敏感模拟信号线交叉。
3.防护与屏蔽：-对敏感信号线进行屏蔽，使用屏蔽罩和屏蔽层等。
-采用合适的地线设计，确保地的连通性和均匀性。
4.耦合和共模噪声抑制：-通过合适的电源线滤波器、差模和共模电感器等元件来抑制耦合和共模噪声。
-确保模拟和数字地域的适当隔离。
5.接地设计：-采用低阻抗的地线设计，确保设备内部地的均匀性。
-避免接地回流路径上的闭环。
6.抑制电磁脉冲：-使用合适的电源电容和电源电感器，抑制电磁脉冲。
-采用电源线滤波器，控制电源谐波。
7.标准符合：-遵循相关的EMC标准和规范，例如，EN55022、EN55024等。
-对PCB进行EMC测试，确保其符合适用的标准。
以上是一般性的PCB电磁兼容性要求，具体的要求可能会根据应用领域、产品类型和所处的电磁环境等因素而有所不同。
在设计PCB时，密切关注这些要求可以提高产品的可靠性和稳定性。
PCB的电磁兼容性设计
PCB的电磁兼容性设计印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。
随着电于技术的飞速发展，PGB的密度越来越高。
PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。
要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。
为了设计质量好、造价低的PCB．应遵循以下一般原则：布局首先，要考虑PCB尺寸大小。
PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。
在确定PCB尺寸后．再确定特殊元件的位置。
最后，根据电路的功能单元，对电路的全部元器件进行布局。
尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
重量超过15g的元器件、应当用支架加以固定，然后焊接。
那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。
热敏元件应远离发热元件。
对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
应留出印制板定位孔及固定支架所占用的位置。
根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
以每个功能电路的核心元件为中心，围绕它来进行布局。
元器件应均匀、整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
在高频下工作的电路，要考虑元器件之间的分布参数。
电气系统电磁兼容PCB
电气系统电磁兼容PCB1. 引言电气系统电磁兼容（Electromagnetic Compatibility，简称EMC）是指电子设备在正常工作时，不仅能够保持自身的电磁性能，还能与其他电磁设备和环境中的电磁干扰相互协调、相互不受影响的能力。
在电气系统中，PCB （Printed Circuit Board，印刷电路板）是一个至关重要的组成部分。
本文将介绍电气系统电磁兼容中与PCB相关的知识和技术。
2. PCB设计中的电磁兼容考虑因素在进行PCB设计时，需要考虑多种与电磁兼容相关的因素，以下为一些重要的考虑因素：2.1 接地与地平面规划良好的接地规划可以帮助有效地屏蔽电磁辐射和抑制电磁干扰。
在PCB设计中，应根据系统的要求，合理规划接地，确保接地回路的连续性和稳定性。
此外，地平面的规划也是重要的，合理地设计地平面可以提供屏蔽作用，并有助于减小回环面积，从而减小电磁辐射。
2.2 信号线和电源线的布局在PCB设计中，合理的信号线和电源线的布局可以减小电磁辐射和达到良好的信号完整性。
通常情况下，需要避免信号线和电源线的交叉，尽量保持平行布局，以减小互相之间的耦合。
同时，为了减小电源线的共模噪声，可以采用分离地线的方式。
2.3 缝隙、腔体和屏蔽在PCB设计中，缝隙、腔体和屏蔽的设计可以有效降低电磁辐射。
缝隙的设计可以减小来自PCB的辐射，而腔体可以防止电磁波的泄漏。
而屏蔽则可以提供电磁隔离，减小电磁干扰。
3. PCB设计中的电磁兼容技术在进行PCB设计时，有一些常用的电磁兼容技术可以帮助实现良好的电磁兼容性，以下为一些常用的技术：3.1 确定信号引脚和电源引脚在PCB设计中，需要合理确定信号引脚和电源引脚的位置，以减小互相之间的干扰。
可以通过分离信号引脚和电源引脚的方式，将其分布在不同的位置，以避免集中在一起。
3.2 优化电源供电网络良好的电源供电网络是实现电磁兼容的重要因素之一。
在PCB设计中，可以通过合理布局电源线和电容电感等元件，以降低电源噪声，并提供稳定的电源供应。
PCB的电磁兼容设计
PCB的电磁兼容设计引言在现代电子设备中，PCB（Printed Circuit Board，印刷电路板）是一个关键的组成部分。
PCB的设计直接影响电子设备的性能和可靠性，其中电磁兼容性是一个非常重要的设计考虑因素。
PCB的电磁兼容设计旨在确保电子设备在电磁环境中能够正常工作并避免电磁干扰的问题。
本文将介绍PCB设计中的电磁兼容原则和技巧。
PCB的电磁兼容设计原则为了确保PCB的电磁兼容性，设计人员应遵循以下原则：1. 路线布局布局PCB时，应尽量避免高速信号与敏感信号之间的交叉路径。
通过合理规划信号线的走向，可以减少信号之间的相互干扰。
此外，还应注意将模拟和数字信号分开布局，以防止互相干扰。
2. 接地设计良好的接地设计对于PCB的电磁兼容性至关重要。
合理布置接地层、增加接地钳子和使用分立接地域等方法可以减少信号的共模干扰和电磁辐射。
3. 单板层次分离在多层PCB设计中，通过将系统模块分布在不同的层次上可以减少相互之间的干扰。
例如，将功率模块与信号模块分开布局，可以有效减少信号的串扰和电磁辐射。
4. EMI（Electromagnetic Interference）滤波在设计中使用合适的EMI滤波器可以减少电磁干扰的问题。
EMI滤波器通常用于滤除高频电磁干扰信号，可以降低电磁辐射和对其他设备的干扰。
5. PCB材料选择PCB的电磁兼容性也与材料的选择有关。
选择具有良好电磁屏蔽性能的材料可以减少电磁辐射和对外界电磁干扰的敏感性。
PCB的电磁兼容设计技巧除了以上原则，还可以采用一些技巧来提高PCB的电磁兼容性。
1. 管理信号走线路径合理管理信号走线路径可以最大程度地减少信号之间的串扰和辐射。
高速信号应尽量避免与敏感信号交叉走线，并且应尽量减少信号线的长度。
2. 使用电磁屏蔽罩对于特别敏感的模块或电路，可以在其周围设计电磁屏蔽罩来阻隔外界电磁干扰。
电磁屏蔽罩通常用金属材料制作，并与接地层连接以提供良好的屏蔽效果。
电磁兼容基本原理及PCB的EMC设计
电磁兼容基本原理及PCB的EMC设计第一篇：电磁兼容基本原理及PCB的EMC设计电磁兼容基本原理及PCB的EMC设计关键词：PCB EMC EMI 摘要：本文是对电磁兼容基本原理进行简单介绍，根据我司多为嵌入式系统的情况，重点对EMC设计进行简单的阐述与总结，供我司单板（硬件）、PCB开发的工程师参考。
同时，以后会根据实际问题详细讨论与更新。
1 电磁兼容原理 1．1 EMC 的定义电磁兼容（Electromagnetic Compatibility,简称EMC），是研究在有限的空间、时间和频谱资源的功能条件下，各种电气设备共同工作，并不发生降级的科学。
另外一种解释，EMC是一种技术，这种技术的目的在于，使电气装置或系统在共同的电磁环境条件小，既不受电磁环境的影响，也不会给环境以这种影响。
换句话说，就是它不会因为周边的电磁环境而导致性能降低、功能丧失和损坏，也不会在周边环境中产生过量的电磁能量，以致影响周边设备的正常工作。
（这是EMC的终极目标）以下是电磁兼容有关的常见术语：EMC：（Electromagnetic compatibility）电磁兼容性EMI：（Electromagnetic interference）电磁干扰EMS：（Electromagnetic susceptibility）电磁敏感度RE：（Radiated emission）辐射骚扰CE：（Conducted emission）传导骚扰CS：（Conducted susceptibility）传导骚扰抗扰度RS：（Radiated susceptibility）射频电磁场辐射抗扰度ESD：（Electrostatic discharge）静电放电EFT/B：（Electrical fast transient burst）电快速瞬变脉冲群Surge：浪涌1．2 电磁兼容研究的目的和意义电磁兼容研究的目的：1）确保系统内部的电路正常工作，互不干扰，以达到预期的功能；2）降低电子系统对外的电磁能量辐射，使系统产生的电磁干扰强度低于特定的限定值；3）减少外界电磁能量对电子系统的影响。
pcb的静电防护设计
静电防护设计一、静电对元器件的危害（1）直接故障PCB上集成电路（IC）经受静电放电时，设备安全接地的目的：（1）防止机壳带电时（漏电或高电压接触）大体触电注意：接零保护问题。
（2）防止静电放电（包括雷电）损伤设备。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。
在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件，通过调整PCB布局布线，能够很好地防范ESD。
来自人体、环境甚至电PCB抄板子设备内部的静PCB抄板电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器PCB抄板件中的触发器锁死；短路反偏的PN结；短路正PCB抄板向偏置的PN结；PCB抄板熔化有源器件内PCB抄板部的焊接线或铝线。
为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局PCB抄板PCB抄板布线和安装实现PCB的抗ESD设计。
在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。
通过调整PCB布局布线，能够很PCB抄板好地防范PCB抄板ESD。
以下是一些常见的防范措施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。
尽量地将每一个信号层都紧靠一个电源层或地线层。
对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
对于双面PCB 来说，要采用紧密交织的电源和地栅格。
电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。
一面的栅格PCB抄板尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
确保每一个电路PCB抄板尽可能紧凑。
尽可能将所有连接器都放在一边。
如果可能，将电源PCB抄板线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
基于电磁兼容技术的PCB静电防护设计
基于电磁兼容技术的PCB静电防护设计
胡振华
【期刊名称】《电子质量》
【年(卷),期】2010(000)003
【摘要】文章阐述了静电放电的工作机理以及静电放电给电子设备或产品所带来的危害,通过实例分析得出电磁兼容性测试中静电放电试验在PCB设计中的重要性.探讨在PCB设计中,如何提高电路的抗静电放电性能以及需要采取的抗静电防护措施.
【总页数】3页(P73-75)
【作者】胡振华
【作者单位】陕西电子科技职业学院,陕西,西安,710125
【正文语种】中文
【中图分类】TN41
【相关文献】
1.单相电能表PCB板电路的静电防护设计 [J], 李嘉
2.PCB板设计中的电磁兼容技术 [J], 郭艳
3.电磁兼容技术在加固计算机底板PCB设计中的应用 [J], 周莹
4.基于电磁兼容技术的多层PCB布线设计 [J], 李翠花;吴疆
5.PCB设计中电磁兼容技术的应用研究 [J], 熊宁
因版权原因，仅展示原文概要，查看原文内容请购买。
电磁兼容与PCB设计
1 PCB层次上的屏蔽1.1 PCB层次上的屏蔽1.1.1 PCB上采取屏蔽措施的原因(1) 在PCB上完成屏蔽不仅节约成本，而且体积小，重量也会最轻；在设备外壳上的屏蔽的花费将会10倍于PCB层次上的花费。
(2) 随着芯片体积的不断缩小，PCB上元器件的密集度越来越高，为了使一个产品获得良好的运行水平，不得不采取屏蔽措施。
(3) 当产品中有无线通信模块时，他会倾向于对产品中的其它敏感电路的干扰；另外，产品中的接收天线接近开关模式转换器和数字信号处理器这类躁扰电路时，也会影响无线通信。
PCB上屏蔽技术在无线通信中是非常有价值的技术。
(4) 现在无线通信设备的天线多数安装在产品的内部，所以不能再外壳上屏蔽，取代的是PCB上的屏蔽。
(5) 产品的外壳由于安装了电缆连接器，可移动存储设备插座等被切割出许多孔隙，在PCB 上的屏蔽可以降低外壳屏蔽的要求。
1.1.2 PCB上屏蔽综述(1) 把一个五面体的导电屏蔽罩壳安置在PCB的一个电路区域上，通过PCB上的通孔在沿着它的周边，以多点电器搭接的方式搭接到PCB内的一个参考平面。
这个内部参考平面为0V参考面，进入或离开屏蔽罩壳的印制线条要么加以屏蔽，要么加以滤波，屏蔽罩壳与PCB 表面的狭长空隙需要使用导电密封衬垫连接。
上图(2) 当使用通孔镀敷PCB结构时，在参考平面另一侧的通孔将延伸进屏蔽罩壳的内部，由于通孔周围的净空孔在参考平面上穿越将会降低屏蔽有效性。
微化孔PCB技术在垂直PCB 的方向上采用了并不穿越PCB的盲孔和埋孔的镀孔技术，从而使得无孔洞的参考面成为可能，它可以使PCB上下两个面的隔离程度非常高，从而获得极高的屏蔽有效性。
1.1.3 PCB上屏蔽罩壳的类型(1) 传统上的屏蔽罩壳由镀锡钢板、黄铜或铜铍合金的金属薄板制成，围绕它的四周有多个插针，用于焊接到镀敷的通孔上。
它们通常有一个带搭扣的盖子，可以打开对内部的元器件更换或测量。
(2) 近年来各种材料和尺寸的商品化表面安装屏蔽罩壳可以很容易的从市场上购得，其中包括不带移去盖子的金属屏蔽罩壳，这种罩壳具有较小的孔隙，屏蔽有效性较好。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于电磁兼容技术的PCB静电防护设计The Protection of Static Electromagnetic in PCB Design Based on Electro Magnetic Compatibility胡振华（陕西电子科技职业学院，陕西西安710125）Hu Zhen-hua(Shaanxi Electronic Science and Technology College,Shanxi Xi'an710125)摘要：文章阐述了静电放电的工作机理以及静电放电给电子设备或产品所带来的危害，通过实例分析得出电磁兼容性测试中静电放电试验在PCB设计中的重要性。
探讨在PCB设计中，如何提高电路的抗静电放电性能以及需要采取的抗静电防护措施。
关键词：电磁兼容；静电放电；PCB设计；HB模型中图分类号：TN41文献标识码：B文章编号：1003-0107(2010)03-0073-03Abstract:This paper describes the working principle of electrostatic discharge，and electrostatic discharge bring the harm to the electron-ic equipment．Through the analysis of the case derived that it is important that electromagnetic compatibility test in the PCB design.．To explore the PCB design，how to improve the circle＇s performance of anti-electrostatic discharge and what measures should be takein the anti-static protective．Key words:EMC;ESD;PCB design;HBMCLC number:TN41Document code:B Artecle ID:1003-0107(2010)03-0073-031引言电磁兼容技术做为世贸组织及各国政府推行市场准入制度、保证产品质量、维护消费者权益的一项根本措施，已经成为限制电子产品进口的一道坚固的技术壁垒，由此可见其重要性。
其中，电磁兼容抗扰度试验中的静电放电抗扰度试验广泛用于军工、航空航天、电子通讯以及工业等电气电子设备（产品）的各个领域，旨在对电气电子设备（产品）在遭受到直接或间接引起的静电放电干扰时，保持其性能不变或性能等级降低幅度不大所进行检测、试验。
由于静电放电干扰可通过传导和辐射两种方式对电子元件、电子线路板（PCB）进行干扰，并最终影响系统工作。
因此，在设计PCB时很有必要考虑静电放电这一测试项目。
为了达到电磁兼容标准,电子产品在使用前需进行电磁兼容的抗扰度实验,以抗静电放电实验基础标准IEC610002422为例，实验要求为：严酷等级:4级，实验电压:8KV，放电次数:10次，抗静电性能为A级。
2静电放电（ESD）的工作机理静电放电（ESD）的特点是高电位、低电荷、大电流和短时间。
目前国际上对静电放电定义了4种模型:人体静电放电模型(HBM),机器模型(M M),器件充电模型(CDM),电场感应模型(FIN)。
由于人体与电子器件及设备的接触机会最多,因此人体静电放电造成的比例也最大。
人体静电放电模型是指人在地上行走、摩擦或受其他因素影响而在身体上积累了静电,静电电压可达几千伏甚至上万伏。
此放电过程极短(几百纳秒),所产生的放电电流很大,很容易损坏元器件。
实验证明，这种人体放电模型可以模拟现场人员的人体放电。
人体放电模型是一种统计模型，人体放电模型是根据带有静电的操作者在工作过程中与设备相接触或安装过程中器件的引脚接触，将储存于人体的静电和通过器件对地放电致使器件损坏而建立的。
因此，进行电磁兼容测试用的静电枪主要是按照人体的带电模型进行设计的。
产品工作时，操作者的手可以接触到的地方必须进行静电放电试验。
这些地方的静电放电试验可能会导致系统复位、死机、程序跑飞等。
静电放电还能给PCB上的元器件造成伤害或潜在的损伤，特别是这些潜在的问题是很难及时发现并解决，最终导致产品的早期故障。
下面将分别介绍一下ESD对器件以及对系统的危害。
3静电放电（ESD）对元器件的损伤及导致的故障ESD对元器件的损伤，可分为两种：一是过电流的热效应模型（用于双极性元器件）。
静电放电时，静电电流在PN结上必然产生焦耳热并引起结温升，结温升超过材料的本征温度，形成不稳定的热斑甚至产生热击穿；二是过电流的场击穿模型。
静电放电时，若元器件对地无放电回路，元器件就会出现高压，由于过压会导致M OS器件的栅氧化层被击穿或引起极间空气隙使元器件失效。
ESD对元器件导致的故障现象可表现为ESD对元器件导致的直接故障与潜在故障两类。
第一、ESD对元器件导致的直接故障。
PCB上的集成电路经受静电放电后，放电回路的电阻通常都很小，瞬间大电流会严重损伤集成电路，局部发热电磁兼容MC E73认证与实验室的热量甚至会融化硅片管芯、内部金属连接，有的则是钝化层破坏、晶体管单元被烧坏。
静电放电还会引起集成器件的闩锁，特别是CM OS器件的闩锁。
这种效应和COM S器件内部的类似可控硅的结构单元被激活有关，高电压可激活这些结构，形成大电流通道，一般是从电源到地。
串行接口器件的闩锁电流很高并保持，直到器件被烧断。
静电放电对芯片产生的损伤主要是接口电路和电源部分的损伤。
例如RSR232接口电路的静电保护结构经静电放电冲击后在接收器输入端和发送器输出端之间形成通路，从而导致接收器对发送器产生交叉串扰。
另一个现象是导致芯片电源产生反向驱动。
例如RSR232接口电路中的静电保护结构经静电放电冲击后可能在输入端与供电电源之间形成电流通路，导致供电电压超出电源电压从而烧毁电路；第二、ESD对元器件导致的潜在故障。
电路中一些器件的PN结受到静电放电损伤，但电路参数的退化并不明显，这就给电路性能留下隐患，使该电路在以后的通电工作中参数逐渐劣化。
因此，静电放电损伤具有潜在性和积累性的特点。
器件的损伤不仅降低了器件的抗静电能力，也降低了器件的使用可靠性。
4静电放电对系统的危害及导致故障电子器件的损坏不但会直接危害到系统的正常运行，而且还存在不直接危害电子器件的情况，只是影响系统工作和正常的通信，如引起翻转失效或潜在失效。
翻转失效是靠近设备的静电放电火花引起的。
由于静电放电火花产生的电磁脉冲,被仪器设备接收,导致错误翻转。
另外，静电放电时，由电容、电感耦合或通过某一信号通道,产生的干扰也会出现翻转。
当设备在运行过程中出现翻转失效,随时也会发生致命失效,这是由于静电放电引起的对器件的电感应力造成的。
潜在失效是指在静电放电作用后某一段时间内,不会立刻出现失效。
因为在某种程度上静电放电引起敏感器件的性能会逐渐降低,直到致命失效需要一定的工作应力和时间。
只有某种类型器件似乎对这种潜在失效过敏,有些类型的致命失效会被误认为翻转失效。
对静电放电翻转的敏感器件大致是某些逻辑电路系列,如NM OS、PM OS、CM OS和小功率TTL。
以上失效导致的故障有：通信终端受到静电的影响会出现系统可靠性下降，寿命降低；会议电视系统受到静电的影响导致马赛克现象、画面固定、延时增加；基站设备会受到静电的影响会导致系统复位、时钟抖动、射频部分失效；电话交换机设备受到静电的影响导致系统CRC校验增加，呼损增加，严重的将导致系统工作中断；数据通信设备如股票行情接收设备、电子收费系统受到静电的影响导致数据错误和丢失等故障。
5PCB的静电防护设计与措施由于不同的元器件抗静电敏感度是不一样的，人们在产品设计时应该考虑选取静电敏感度等级高的器件，一般规定，静电损伤电压超过16KV的为静电不敏感器件，低于16KV的为静电敏感器件。
在设计PCB时，应注意电子元器件的选择以及设计中应采取的一些措施。
元器件的静电敏感度一般分为3级：一级（≤2KV）静电放电敏感元器件、二级（2KV～4KV）静电放电敏感元器件、三级（4KV～16KV）静电放电敏感元器件。
设计中，要考虑器件的抗静电能力，特别是接口器件的抗静电能力。
如果由于器件的功能性能问题，确实没有更高抗静电能力的器件时，则要对抗静电能力差的器件采取保护措施。
选择合适的元器件后，就要考虑抗ESD设计可采取的措施，这里从两个方面介绍：5.1在工艺结构方面所采取的措施低速电子产品设计中，通常采用电气连接件、连接器、屏蔽等结构设计提高产品的抗干扰性能。
近年来，因移动通信、数据通信、软交换技术等高密度信息流数据处理设备的结构设计要求所推广采用的CPCI标准，不仅能达到预期效果，在可靠性、互换性方面大大提高、模块化方面很成功，并且成本也大幅降低了。
5.2在PCB设计方面所采取的措施在PCB设计方面，对于静电防护通常采取隔离、增强单板静电免疫力和采用保护电路的方法进行设计，以达到电磁兼容标准对静电放电试验的要求。
5.2.1隔离措施静电放电需要满足3个条件：即具有一定量的电荷、在一定的距离内并且存在着可放电的物体。
设计PCB时，控制一定的放电距离非常重要。
对于PCB上静电敏感器件，在布局时需要考虑将其布在远离干扰的地方，特别是远离静电放电源。
对PCB上有金属外壳的器件要良好接地。
电气隔离也是抑制静电放电冲击的一种有效方法。
例如采用光电耦合器、变压器可以抑制电源部分的静电放电，而光纤、无线和红外可适用于信号通路。
操作面板上应尽可能采用绝缘材料，而且旋钮下部表面不镀金属物，也可采用薄膜开关面板。
若必须用金属并且内部电路无连接的部件外表应涂敷绝缘层，以加强绝缘强度。
在整机设计时，整机搭接工艺要好，并认真遵守CPCI规范，不可简单的照抄照搬。
5.2.2增强单板静电免疫能力的措施PCB对静电放电除了可采取隔离，还可以通过合理布线的方法来增强产品的静电抗干扰能力，具体可参考CPCI规范实施。
在PCB上设置大面积的地层、电源层平面，对于信号线一定要紧靠电源平面层或地平面层，以保证信号回流通路的最短、最优，信号环路最小。
大规模集成电路，每个去耦电容应并接一充放电电容。
该电容选择10u F的钽电容或聚碳酸酯电容。
时钟线和敏感信号线一定要采用电源、地层平面进行屏蔽处理。
由于瞬态静电电流产生的磁场非常敏感，所以PCB所有回路面积应尽可能小。
与后背板相连的插座需要用多排插针接地，内部电路同样应离开接插件金属壳体6～8mm以上。
印制板在靠近接插件部位，模拟、数字、功率、继电器、低电平742010第03期电路、负电源的接地面等要采用多点相连，避免电源平面、地平面的"孤岛"效应。