信号完整性测试PPT课件
合集下载
信号完整性基础培训课件(PPT 54张)
B 0 . 8566 ( 0 . 0294 ) ln( W ) ( 0 . 00239 ) H ( 0 . 0101 ) r r
W=走线宽度（mil） H=走线和参考层之间的距离（mil） 由公式可知分子
永远不会比1.0大。信号在微带线中的传播速度永远不会比在带状线（周围是相同的材料） 中慢。公式是从上面是空气下面是电介质材料的简单微带线中得出的。如果是嵌入式微带线， 分子要相对大一些（传播速度要慢一些），但是不会超过1.0这个极限值。
频域：自变量是频率,即横轴是频率,纵轴是该频率信号的幅度,也就是通常说的频谱图。频谱图描 述了信号的频率结构及频率与该频率信号幅度的关系 。
Page3
1. 信号完整性基础知识
时域和频域的关系 频域
（不显示负向变换）
（不显示负向变换）
频域平面
时域平面
频域
时域
1.2 信号完整性的影响因素
第二章 案例分析
反射案例分析 串扰案例分析 电源完整性案例分析 电磁干扰案例分析 插入损耗案例分析
Page2
1. 信号完整性基础知识
1.1 基本概念
1.1.1 时域和频域
时域和频域的概念
时域：时域是描述数学函数或物理信号对时间的关系。例如一个信号的时域波形可以表达信号随 着时间的变化。时域是真实世界，是惟一实际存在的域。因为我们的经历都是在时域中发展和验 证的，已经习惯于事件按时间的先后顺序地发生。而评估数字产品的性能时，通常在时域中进行 分析，因为产品的性能最终就是在时域中测量的。
XY Plot 2
1000.00
MY2: 880.0000
Circuit1
Curve Info
ANSOFT
信号完整性分析PPT课件
Olica
4
SI简介
• 学习SI的目的 a.什么是典型的信号完整性问题？ b.这些问题来自哪里？ c.为什么有必要去理解SI问题？ d.如何去分析和解决SI问题？ e.如何去做SI测试？
30.11.2020
Olica
5
• SI的内容 SI简介
信号完整性它包含两方面的内容，一是 独立信号的质量，另一个是时序。我们 在电子设计的过程中不得不考虑两个问 题：信号有没有按时到达目的地？信号 达到目的地后它的质量如何？所以我们 做信号完整性分析的目的就是确认高频 数字传输的可靠性。
30.11.2020
Olica
10
SI简介
• 数据采样及时序例子
30.11.2020
Olica
11
SI简介
• 数据采样及时序例子 从这个图里面我们可以清楚地看到数据 必须准时到达逻辑门而且在接收端期间 开始锁存前必须确定它们的逻辑状态。 任何数据的延迟或者失真都会导致数据 传输的失败。失败有两种可能：一个是 因为接收端根本就无法识别数据；另一 个是接收端虽然识别了数据，但数据因 为失真而导致错误。
30.11.2020
Olica
3
SI简介
• SI的重要性
随着高频数字电路的不断发展，SI问题变得越来越引 人注目，数字电路的频率越高，出现SI问题的可能性 就越大，对设计工程师来说，他的挑战也就越大。很 多SI问题实际上都是自然界中的电磁现象，所以SI问 题跟EMI/EMC是息息相关的。
30.11.2020
30.11.2020
Olica
7
SI简介
• 理想逻辑电压波形
30.11.2020
Olica
8
SI简介
信号完整性分析 ppt课件
图0-0 五种PCB及系统级中的互连线条形式
信号完整性分析
• 点到点
• 近、远端簇
• 菊花链
• 周期性加载
图0-1 单个网络的各种互连拓扑情况
图0-2 高速IEEE-1394视频采集系统
物理互连本身的电阻、电容、电感和传输线效应 影响了系统性能。SI分析一书的作者Eric将后果归结
为信四类号SI完问整题：性分析
• 反射(reflection)；
• 串扰(crosstalk)；
• 电源轨道塌陷(rail collapse)；
• 电磁干扰(EMI)。
此种划分系一家之言！该书属入门读物，后两种 涉及不深。
图0-3 四种信号完整性问题图解
图0-4 实际互连的阻抗不匹配示例，多分支更是如此
图0-5 振铃曲线，是由于阻抗不匹配造成的反射所致
• Ansoft: HFSS（高频结构仿真器）、SI2D
信号完整性分析
• 阻抗分析仪； • 矢量网络分析仪(VNA)； • 时域反射仪(TDR)。
1. 阻抗分析仪：频域, 正弦电流源+电压表 (直接测)； 2. 矢量网络分析仪(VNA)：频域, 电压源＋ 电压表(间接测)； 3. 时域反射仪(TDR)：时域, 信号源＋示波器 (间接测)。
升边将增加到100ps。
图0-10 由于有损线造成的上升边退化
信号完整性分析
• 经验法则； • 解析近似； • 数值仿真 (有场和路两种途径)； • 实际测量。
信号完整性分析
• SPICE（侧重IC的仿真程序） • Mentor公司：Hyperlynx • Candence公司：SigXP（SigXplorer） • Agilent公司：ADS
物理互连（Interconnect ）包括四个层次：芯片内连线、芯片 封装、PCB及系统互连。它们决定高速信号、数据和电源质量。 三个高密度载体为：芯片系统SOC、板级系统SOB、封装系统 SOP。
《信号完整性培训》课件
信号完整性仿真软件介绍
仿真软件的种类与功能
单击添加标题
信号完整性仿真软件：用于 模拟信号在电路中的传输和 干扰情况，评估信号完整性
单击添加标题
功能：提供信号完整性分析、 优化和验证功能，帮助设计 者优化电路设计，提高信号
传输质量
单击添加标题
仿真软件种类：包括 Cadence、Mentor、
Synopsys等
信号完整性的评估通常包括 信号的幅度、相位、抖动、
噪声等方面的测量。
信号完整性对于电子系统的 性能和可靠性至关重要。
信号完整性的重要性
确保信号传输的准确性和可靠性
降低电磁干扰和噪声
添加标题
添加标题
提高系统稳定性和性能
添加标题
添加标题
提高产品竞争力和品牌价值
信号完整性的影响因素
信号频率：频率 越高，信号完整 性越差
信号串扰的影响：信号串扰会导致信号 误码率增加、信号传输质量下降等问题
信号反射与串扰的解决方法：通过优化 信号传输路径、增加信号隔离度、使用 屏蔽材料等方式进行解决
信号的时序与抖动
时序：信号在时间上的顺序和规律 抖动：信号在传输过程中的不稳定性 抖动类型：随机抖动、确定性抖动、数据相关抖动 抖动影响：可能导致信号失真、传输错误、系统不稳定等
信号幅度：幅度 越大，信号完整 性越差
信号传输路径： 路径越长，信号 完整性越差
信号传输介质：介 质的阻抗、容抗、 感抗等参数会影响 信号完整性
信号完整性的基础理论
信号的传输方式
串行传输：数据按 顺序传输，速度快， 但容易受到干扰
并行传输：数据同 时传输，速度快， 但需要更多的硬件 资源
模拟传输：数据以 模拟信号的形式传 输，抗干扰能力强 ，但传输距离有限
信号完整性ppt课件
导电平面就像一个镜子，镜像电路与原电
路电流方向相反，并以平面对称。这样由
于互感影响，该涡流 会较大的减小原电路
的回路自感。
23
电感的物理基础
•
悬空平面越靠近回路，回路的电感就
越小，如下图：
24
传输线的物理基础
• 一、信号 信号总是指信号路径和返回路径之间相
邻两点的电压差，该原则适用于所有传输 线，无论是单端还是差分传输线。
信号完整性分析
通常设计过程是极富直觉和创造性的，要想尽快 完成合格设计，激发关于信号完整性的设计 直觉至关 重要。设计产品的设计师应了解信号完整性如何影响整 个产品的性能。该文档主要介绍 理解和解决信号完整 性问题所需的基本原理，直观定量地给出信号完整性问 题的工程背景知识。
主要参考： 信号完整性分析
• 四、传输线的瞬态阻抗及特征阻抗 传输线的瞬态阻抗并不是PCB上导线的电阻。如
果我们在一根导线上加一个电压，该电压信号从一 端传输到另一端的过程中所受到的阻抗即为瞬态阻 抗，当一定时间后，整根导线上的电源稳定后，导 线表现出的阻抗与瞬态阻抗肯定不一样，稳定后的 电阻才是我们平时所指的电阻。瞬态阻抗仅由传输 线 的两个固定参数决定，即传输线的横截面积和材 料特性共同决定，与传输线的长度无关。计算公式 为（只考虑电容效应的近似计算）：
3
概论
c、返回路径平面上的间隙； d、接插件； e、分支线、T型线或桩线； f、网络末端。 B、网络间的串扰； C、轨道塌陷噪声；
当通过电源和地路径的电流发生变化时，在电 源路径和地路径间的阻抗上将产生一个压降。设计 电源和地分配的目标是使电源分配系统（PDS）的 阻抗 最小 D、来自整个系统的电磁干扰和辐射。
11
信号完整性测试PPT课件
整性、时序完整性、电源完整性的要求。
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
18
2020/5/30
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
抖动、噪声和误码原因分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
41
2020/5/30
探头的选择——等效负载举例
42
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
18
2020/5/30
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
抖动、噪声和误码原因分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
41
2020/5/30
探头的选择——等效负载举例
42
《信号完整性测试》演示幻灯片
Tx + +
path
--
12
2020/10/3
+ -
Small differences in levels being measured
眼图和信号传输质量
▪ 更大的眼睛意味着更多的信号幅度和 时间的余量
▪ 更大的眼睛系统可靠性更好 ▪ 眼图过窄意味着信号的抖动过大，误
码率上升 ▪ 眼图中心点
13
2020/10/3
17
2020/10/3
眼睛张开是否就表示信号传输没有问题？
18
2020/10/3
眼图测试分类：实时采样眼图
One trigger can initiate the real-time sampling of the entire record length
Data
Minimum time between real-time sampled points is determined by the fastest sample rate the realtime scope is capable of. 40GSamples/sec results in 25ps between sampled points.**
–PCI-E 1.0/1.1/2.0
▪ 选择合适的测试点
–Tx,Rx
▪ 选择合适的测试连接
–探头直接连接，测试夹具连接
▪ 选择合适的测试仪器
–带宽，采样率，采集内存
▪ 选择测试软件
–PCI-SIG提供，测试仪器公司提供
▪ PCI-E信号完整性分析方法
–眼图分析，抖动分析，误码分析
5
2020/10/3
–需要使用6GHz或以上带 宽的示波器
信号完整性分析培训课件
具体来说，是指信号在电路中以正确的时序和电 压做出响应能力。
当电路中的信号能够以正确的时序、持续的时间 和电压的幅度进行传送，并到达输出端时，说明 该电路具有良好的信号完整性；而当信号不能正 常响应，就出现了信号完整性问题。
精品文档
信号完整性分析概念
一个数字系统能否正确工作，其关键在于信号定 时是否准确。
精品文档
信号完整性分析规则设置
1、激励信号规则(Signal Stimulus)规则
设置激励信号的种类，包括3种选项：“Constant Level”表示激励信号 为某个常数电平；“Single Pulse”表示激励信号为单脉冲信号； “Periodic Pulse”表示激励信号为周期性脉冲信号
设置激励信号高电平 脉宽的起始时间
信号定时与信号在传输线上的传输延迟，以及信 号波形的损坏程度都有密切关系。
差的信号完整性不是由某一单一因素导致的，而 是由板极设计中的多种因素共同引起的。
仿真证实，集成电路的切换速度过高，端接元件 的布设不正确，电路的互连不合理等，都会引发 信号完整性问题。
精品文档
பைடு நூலகம்
常见的信号完整性问题
Protel 99SE提供了一个高级的信号完整性分析器。 它能精确地模拟分析已步好线的PCB，可以测试 网络阻抗、下冲、过冲和信号斜率。
精品文档
信号完整性分析器
精品文档
信号完整性分析规则设置
5、信号下冲的上升沿(Undershoot-Rising Edge)规则：信号 下冲的上升沿与信号下冲的下降沿是相对应的。它定义了信 号上升边沿允许的最大下冲值，也即信号上升沿上低于信号 上位置的阻尼振荡，系统默认单位是伏特。
精品文档
信号完整性分析规则设置
当电路中的信号能够以正确的时序、持续的时间 和电压的幅度进行传送，并到达输出端时，说明 该电路具有良好的信号完整性；而当信号不能正 常响应，就出现了信号完整性问题。
精品文档
信号完整性分析概念
一个数字系统能否正确工作，其关键在于信号定 时是否准确。
精品文档
信号完整性分析规则设置
1、激励信号规则(Signal Stimulus)规则
设置激励信号的种类，包括3种选项：“Constant Level”表示激励信号 为某个常数电平；“Single Pulse”表示激励信号为单脉冲信号； “Periodic Pulse”表示激励信号为周期性脉冲信号
设置激励信号高电平 脉宽的起始时间
信号定时与信号在传输线上的传输延迟，以及信 号波形的损坏程度都有密切关系。
差的信号完整性不是由某一单一因素导致的，而 是由板极设计中的多种因素共同引起的。
仿真证实，集成电路的切换速度过高，端接元件 的布设不正确，电路的互连不合理等，都会引发 信号完整性问题。
精品文档
பைடு நூலகம்
常见的信号完整性问题
Protel 99SE提供了一个高级的信号完整性分析器。 它能精确地模拟分析已步好线的PCB，可以测试 网络阻抗、下冲、过冲和信号斜率。
精品文档
信号完整性分析器
精品文档
信号完整性分析规则设置
5、信号下冲的上升沿(Undershoot-Rising Edge)规则：信号 下冲的上升沿与信号下冲的下降沿是相对应的。它定义了信 号上升边沿允许的最大下冲值，也即信号上升沿上低于信号 上位置的阻尼振荡，系统默认单位是伏特。
精品文档
信号完整性分析规则设置
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
▪ 建立在实际环境的基础上
– 依赖于仪器/测试方法/测试环境
优点
▪ 真实反应信号真实运行环境，最真实 的结果
▪ 没有模型精度的限制
缺点
▪ 硬件成本高：必须在单板加工完成/器 件贴装后才能进行
▪ 设计风险高：如设计有问题，有可能 浪费我们研发时间和人力物力
▪ 不灵活：只能在特定的走线长度，速 率，特定的环境情况下进行测试
▪ 高速电路常见测试问题和调试技巧
▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
▪ 高速互连的阻抗测试与分析
3
2020/5/30
客户调查：您需要哪一项测试？
System test
(functional check; debug)
2
1
Test points
Tx output
Tx + -
Tx + Interconnect
– ANSOFT – HSPICE – CADENCE
▪ 建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等
– 自己建模得到的链路模型如过孔/传 输线模型等
优点
▪ 节约硬件成本：可以在设计前进行仿 真分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不 同环境情况下的分析
高速信号完整性测试和验证技术
1
2020/5/30
内容
▪ 信号完整性测试内容 ▪ 高速电路中的常见问题和测试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互连的阻抗测试与分析
2
2020/5/30
内容
▪ 信号完整性测试内容
–测试对于信号完整性设计的重要性 –阻抗的测试 –波形的测试 –时序的测试 –电源完整性的测试 –S参数或SPICE模型的建模工作 –均衡和预加重 –误码率的测试 –案例分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
14
2020/5/30
PI问题：测试
▪ 测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 ▪ 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入
阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
15
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速电路仿真软件
整性、时序完整性、电源完整性的要求。
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
缺点
▪ 受到模型准确度的限制，特别是链路 模型的精度
▪ 不能真实反应信号真实运行环境
16
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200
– 信号时序关系：逻辑分析仪 TLA5K/TLA7K
– 频域测试：采样示波器DSA8200/实 时频谱仪
18
2020/5/30Fra bibliotek均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
path
Test point +
Test point
+
-
path
Test point
+
path
Test point
+
-
-
信号完整性内容
▪ 波形完整性（Waveform integrity） ▪ 时序完整性（Timing integrity） ▪ 电源完整性（Power integrity） ▪ 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完
9
2020/5/30
波形测试——模板测试
10
2020/5/30
时序测试
▪ 时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
▪ 时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2020/5/30
建立/保持时间
数据 时钟 数据 输出 时钟
3 Tx + +
+
+
Test point
Rcv
--
path
Tx + +
-+ +TestRpcvoint
-Tx + +
path path
-Test point
+ + Rcv
--
--
4
2020/5/30
Interconnect (by itself)
4 Test point +
Test point +
-
D
Q
CK
12
2020/5/30
输出
违反建立时间
数据 时钟
D
Q
CK
数据 输出 时钟
13
2020/5/30
?
建立 保持
输出
PI问题：引起的原因
▪ 电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。
6
2020/5/30
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
SI测试 SI仿真
SI仿真
PCB设计阶段 （cadsi） SI仿真
调试、问题解决阶 段（debug）
SI测试 SI仿真
7
2020/5/30
阻抗测试
▪ 阻抗不连续带来的问题
–反射问题 –波形质量问题 –时序问题
▪ 阻抗测试的目的
–验证PCB走线阻抗控制 –验证CABLE阻抗控制 –查找阻抗不连续点（阻抗突变、断路、短路）
8
2020/5/30
波形测试
▪ 幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等
▪ 毛刺、矮波、宽度等 ▪ 抖动测试、眼图测试
– 依赖于仪器/测试方法/测试环境
优点
▪ 真实反应信号真实运行环境，最真实 的结果
▪ 没有模型精度的限制
缺点
▪ 硬件成本高：必须在单板加工完成/器 件贴装后才能进行
▪ 设计风险高：如设计有问题，有可能 浪费我们研发时间和人力物力
▪ 不灵活：只能在特定的走线长度，速 率，特定的环境情况下进行测试
▪ 高速电路常见测试问题和调试技巧
▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
▪ 高速互连的阻抗测试与分析
3
2020/5/30
客户调查：您需要哪一项测试？
System test
(functional check; debug)
2
1
Test points
Tx output
Tx + -
Tx + Interconnect
– ANSOFT – HSPICE – CADENCE
▪ 建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等
– 自己建模得到的链路模型如过孔/传 输线模型等
优点
▪ 节约硬件成本：可以在设计前进行仿 真分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不 同环境情况下的分析
高速信号完整性测试和验证技术
1
2020/5/30
内容
▪ 信号完整性测试内容 ▪ 高速电路中的常见问题和测试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互连的阻抗测试与分析
2
2020/5/30
内容
▪ 信号完整性测试内容
–测试对于信号完整性设计的重要性 –阻抗的测试 –波形的测试 –时序的测试 –电源完整性的测试 –S参数或SPICE模型的建模工作 –均衡和预加重 –误码率的测试 –案例分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
14
2020/5/30
PI问题：测试
▪ 测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 ▪ 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入
阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
15
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速电路仿真软件
整性、时序完整性、电源完整性的要求。
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
缺点
▪ 受到模型准确度的限制，特别是链路 模型的精度
▪ 不能真实反应信号真实运行环境
16
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200
– 信号时序关系：逻辑分析仪 TLA5K/TLA7K
– 频域测试：采样示波器DSA8200/实 时频谱仪
18
2020/5/30Fra bibliotek均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
path
Test point +
Test point
+
-
path
Test point
+
path
Test point
+
-
-
信号完整性内容
▪ 波形完整性（Waveform integrity） ▪ 时序完整性（Timing integrity） ▪ 电源完整性（Power integrity） ▪ 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完
9
2020/5/30
波形测试——模板测试
10
2020/5/30
时序测试
▪ 时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
▪ 时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2020/5/30
建立/保持时间
数据 时钟 数据 输出 时钟
3 Tx + +
+
+
Test point
Rcv
--
path
Tx + +
-+ +TestRpcvoint
-Tx + +
path path
-Test point
+ + Rcv
--
--
4
2020/5/30
Interconnect (by itself)
4 Test point +
Test point +
-
D
Q
CK
12
2020/5/30
输出
违反建立时间
数据 时钟
D
Q
CK
数据 输出 时钟
13
2020/5/30
?
建立 保持
输出
PI问题：引起的原因
▪ 电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。
6
2020/5/30
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
SI测试 SI仿真
SI仿真
PCB设计阶段 （cadsi） SI仿真
调试、问题解决阶 段（debug）
SI测试 SI仿真
7
2020/5/30
阻抗测试
▪ 阻抗不连续带来的问题
–反射问题 –波形质量问题 –时序问题
▪ 阻抗测试的目的
–验证PCB走线阻抗控制 –验证CABLE阻抗控制 –查找阻抗不连续点（阻抗突变、断路、短路）
8
2020/5/30
波形测试
▪ 幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等
▪ 毛刺、矮波、宽度等 ▪ 抖动测试、眼图测试