实验三 集成触发器的逻辑功能测试

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验三集成触发器的逻辑功能测试

一实验目的

1.熟悉JK触发器的基本原理及逻辑功能。

2.熟悉D触发器的基本原理及逻辑功能,并掌握其寄存器移位功能。

3.触发器应用。

二、实验仪器及器件

仪器:逻辑箱,数字万用表

器材:74LS74、74LS76

三、实验基本原理

JK触发器有J输入端和K输入端,而其R D端和S D端则具有置“0”置“1”功能,逻辑功能如下:

Q

当J=K=1时,CP脉冲作用下,触发器状态翻转,写成Q n+1=

n

当J=K=0时,CP脉冲作用下,触发器保持原状态,写成O n+1=Q n。

当J=1,K=0时,在CP脉冲作用下,触发器置“1”,写成Q n+1=1。

当J=0,K=1时,在CP脉冲作用下,触发器置“0”,写成Q n+1=0。

四、触发器的逻辑功能测试:

1.JK触发器(选择74LS76)

(1)触发器置“0”“1”的功能测试:

将S D、R D分别接开关K i+1、K i,Q、Q分别接发光二极管L i+1,L i,按表5—1要求改变S D,R D(J,K,CP处于任意状态),并在S D R D作用期间,任意改变J、K、CP的状态,观察Q和Q的状态,将结果记录于表5—1。

表5—1JK触发器菜单

将J、K分别接开关,而上述实验中的S D、

R D所接开关保持,并置于S D=1,R D=1的状

态,时钟CP接单脉冲信号源的输出P+,按

表5—2要求,将结果记录于表5—2。

2.D 触发器:(选择74LS74)

(1) 触发器置“0”置“1”功能的测试:

将S D 、R D 分别接开关,Q 、Q 分别接发光二极管,按表5—3要求改变S D 、R D (D 及CP 处于任意状态)并在S D 、R D 作用期间,任意改变D 与CP 的状态,测试S D 、R

D 的功能,并将测试结果记录于表5—3。

表5—3D 触发器S D 、R D 菜单

(2) 对D 触发器逻辑功能的

测试,结果记录于表5—4。

表5—触发器逻辑菜单

五、触发

器应用:

1. 用JK 触发器(74LS76)组成

三位串行累加计数器如下图。

2.用D 触发器组成四位移位寄存器如下图。

相关文档
最新文档