实验3 数据通路实验

合集下载

数据通路实验报告

数据通路实验报告一、实验目的本实验旨在通过设计与实现一个简单的数据通路，加深对数据通路的理解，并且通过实验验证所学知识的准确性和实用性。

二、实验器材和软件实验器材：计算机、VHDL开发板、配套接口线实验软件：Quartus II三、实验内容1.设计基本数据通路的单元模块，并对其进行仿真验证。

2.将各单元模块综合到一起，形成完整的数据通路，并对其进行逻辑分析和综合。

3.编写测试代码，对数据通路进行功能验证。

四、实验步骤1.设计基本数据通路的单元模块首先，根据实验要求，设计并实现各个基本数据通路的单元模块，如加法器、减法器、乘法器等。

根据需要，还可以设计其他辅助模块，如多路选择器、寄存器等。

在设计单元模块时，需要根据实验要求确定输入和输出信号的位数，并且保证设计的模块功能的准确性和完整性。

2.仿真验证单元模块利用Quartus II提供的ModelSim进行仿真验证。

将设计好的单元模块进行连接，并通过给定的测试向量，验证各个模块的功能是否符合预期。

3.综合设计数据通路将各个单元模块综合到一起，形成完整的数据通路。

在综合的过程中，需要注意各个模块之间的连接和信号的传递。

对综合后的数据通路进行逻辑分析和综合，检查是否存在逻辑错误，并根据需要进行优化处理。

4.编写测试代码根据数据通路的功能，编写相应的测试代码，对数据通路进行功能验证。

测试代码中应包含各种不同类型的测试用例，以确保数据通路的正确性。

五、实验结果分析经过各个步骤的设计与实验，我们成功实现了一个简单的数据通路，并且通过测试代码的运行，验证了数据通路的功能的正确性。

六、实验心得通过本次实验，我深入了解了数据通路的设计与实现过程，加深了对数据通路的理解。

通过实践操作，掌握了Quartus II软件的使用技巧，提高了自己的综合设计能力。

在实验过程中，我遇到了一些问题，通过与同学和老师的交流，顺利解决了这些问题。

通过自己的努力和团队合作，成功完成了本次实验，并且对数据通路有了更深入的认识。

计算机组成原理实验（接线、实验步骤）

计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。

[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。

⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。

计算机组成原理实验三运算器

实验三：八位运算器组成实验一：实验目的：1：掌握运算器的组成原理、工作原理；2：了解总线数据传输结构；3：熟悉简单的运算器的数据通路与控制信号的关系；4：完成给定数据的算术操作、逻辑操作；二：实验条件：1：PC机一台；2：MAX+PLUSⅡ软件；三：实验内容（一）1：所用到的芯片74181：四位算术逻辑运算单元；74244：收发器（双向的三态缓冲器）74273：八位D触发器；74374：八位D锁存器；74163：八进制计数器；7449：七段译码器2:实验电路图（1）运算器电路图（A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。

（B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。

再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。

内部由一个74163构成。

内部结构：（C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。

scan内部结构：（D）运算器电路图（2）波形仿真图（A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。

（B ）对两个数进行各种数学运算和逻辑运算。

加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H四：实验内容（二）给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图（1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B;（2）算术运算：A加B，A加B（带进位），A减B；（3）复合运算：A加B 减（（/A）〃B）加B；（/(A⊙B)减（A⊕B）））加1计算(A加B)减((/A)〃B)后需要重新送入数据B，存入R5并且装载到LDDR2中。

实验03 数据通路实验

实验三数据通路实验一、实验目的1、通过实验进一步熟悉运算器与存储器之间的数据通路的组成结构。

2、通过实验理解顺序节拍发生器的应用和设计方法。

3、通过实验理解系统总线的设计方法。

二、实验步骤1、打开已有的实验工程目录：“DATAPATH”。

通过双击目录中的Quartus II工程文件“DATAPATH.qpf”，利用Quartus II软件打开已经建好的实验工程。

图1打开Quartus II工程2、打开工程后，Quartus II软件的界面如图2所示。

在软件窗口的左边区域的“Project Navigator”列表栏中，选择“files”选项卡，我们可以看到列表栏中列出了这个工程中的设计文件。

本工程的设计文件说明在表1中列举出来。

表1工程设计文件说明表设计文件说明对应组件文件ALU.vhd VHDL设计文件，设计一个四位ALU ALU.bsfMEM.vhd VHDL设计文件，设计一个16*4的ROM存储器用来模拟主存MEM.bsfREG.vhd VHDL设计文件，设计一个带锁存和清零功能的四位寄存器REG.bsf PULSEGEN.vhd VHDL设计文件，设计一个顺序节拍发生器PULSEGEN.bsf DATAPATH.bdf数据通路设计文件其中，设计文件“DATAPATH.bdf”完成了基本功能，实验者首先对其进行验证，需要由实验者在原有设计基础上添加合理设计，完成数据通路时序控制的设计。

图2工程界面图3、如图3上所示，“数据通路”构建在DATAPATH.bdf的设计文件中，除去几个寄存器的脉冲信号，其它模块已经实现连接。

图3数据通路设计图数据通路是数据信号在各个寄存器和存储器之间的传输过程。

这里的设计文件模拟了最简单的数据通路模型。

图3中的“MEM”单元是一个用VHDL语言设计的16*4存储器，为了实验的简便，这里将它设计为ROM，而且从地址0000~1111依次存储的数据也是0~15（比如：地址为0011的存储单元存储的数据也是3）。

TEC-8实验指导书

2
前言……………………………………………………………………………………..1 第 1 章 TEC-8 计算机硬件综合实验系统…………………………………………….…..5 1.1 TEC-8 实验系统的用途…………………………………………………………….…5 1.2 TEC-8 实验系统技术特点…………………………………………………….………5 1.3 TEC-8 实验系统组成………………………………………………………….………6 1.4 逻辑测试笔……………………………………………………………………………6 1.5 TEC-8 实验系统结构和操作……………………………………………….…………7 1.5.1 模型计算机时序信号………………………………………………………………7 1.5.2 模型计算机组成……………………………………………………………………7 1.6 模型计算机指令系统………………………………………………………………… 10 1.7 开关、按钮、指示灯……………………………………………………..…………11 1.8 数字逻辑和数字系统实验部分…………………………………..…………………12 1.8.1 基本实验通用区…………………………………………………………………...12 1.8.2 大型综合设计实验装臵………………………………………………………..….13 2 1.9 E PROM 中微代码的修改………………………………………………….……….…13 第 2 章计算机组织与体系结构基本实验………………………………………………18 2.1 运算器组成实验……………………………………………………………………..18 2.2 双端口存储器实验…………………………………………………………………..22 2.3 数据通路实验………………………………………………………………………..26 2.4 微程序控制器实验…………………………………………………………………..30 2.5 CPU 组成与机器指令的执行…………………………………………………………36 2.6 中断原理实验………………………………………………………………………..39 第 3 章课程综合设计…………………………………………………………………....43 3.1 模型机硬连线控制器设计…………………………………………………………..43 3.2 模型机流水微程序控制器设计……………………………………………………..47 3.3 模型机流水硬连线控制器设计……………………………………………………..50 3.4 含有阵列乘法器的 ALU 设计………………………………………………………..51 第 4 章数字逻辑与数字系统基本实验…………………………………………………55 4.1 基本逻辑门逻辑实验………………………………………………………………..55 4.2 TTL、HC 和 HCT 器件的电压传输特性实验………………………………………..56 4.3 三态门实验…………………………………………………………………….…….59 4.4 数据选择器和译码器实验……………………………………………………….….61 4.5 全加器构成及测试实验………………………………………………………….….63 4.6 组合逻辑中的冒险现象实验…………………………………………………….….64 4.7 触发器实验……………………………………………………………………….….66 4.8 简单时序电路实验…………………………………………………………………..69 4.9 计数器和数码管实验………………………………………………………………..70 4.10 四相时钟分配器实验………………………………………………………………74 第 5 章数字逻辑与数字系统综合设计实验…………………………………………...76 5.1 简易电子琴实验……………………………………………………………………..76

实验二数据通路实验

实验二数据通路实验
一、实验目的
1．了解运算模块与存储器模块如何连接；
2．了解各寄存器控制信号作用；
3．掌握数据通路实验的设计方法。

二、实验仪器
COP2000实验仪。

三、实验原理
数据通路实验是将前面进行过的运算器实验模块和存储器实验模块两部分电路连在一起组成的。

数据通路指CPU中各个寄存器之间信息传递的通路，建立数据通路的方法，例如：寄存器X输出控制信号有效，寄存器Y输入控制信号有效，就建立了X—>Y的数据通路。

寄存器部分控制信号：
寄存器选择信号：输出寄存器选择信号：
四、实验内容及步骤
1．自行设计一个寄存器间进行数据传送的实验，并且完成，写明操作步骤和所用到的控制信号状态。

2．下面给出一个例子。

完成R1＋R2=R0的实验。

填写表2-1。

表2-1 数据通路实验结果记录表
3．自己设计操作骤，完成A＝（B＊2＋C）/2－D，并设计表格2-2记录操作步骤和实验结果。

其中：A，B分别为存储单元,C、D为寄存器，B、C、D的内容事先自行写入。

五、实验报告要求
1．自己设计例子或使用上面的例子，写在实验报告上。

2．按实验报告上要求，完成实验报告。

六、思考题
将存储单元的内容送入寄存器R？，需用到哪些控制信号？。

计算机组成原理实验3

实验3通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。

2.掌握通用寄存器的构成和运用。

二、实验要求在掌握了AX、BX运算寄存器的读写操作后，继续完成CX、DX通用寄存器的数据写入与读出。

三、实验原理实验中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成CX（R1 R0）、DX（R3 R2）通用寄存器组。

图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通选择。

RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。

DRCK信号为寄存器写脉冲，下降沿有效。

准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。

图2-3-3通用寄存器数据通路四、实验内容五、实验过程 & 实验结果1.寄存器组写操作(1)(2)寄存器组的字写入通过“I/O单元”把CX的地址00打入IR，然后向CX写入2211h，操作步骤如下：按【单拍】按钮通过“I/O单元”把DX的地址02打入IR，然后向DX写入4433h，操作步按【单拍】按钮(3)寄存器组的字节写入通过“I/O单元”把CX的地址00打入IR，然后向CL写入55h，操作步骤按【单拍】按钮按【单拍】按钮K21 K16 K2=000 K21 K6 K2=111在IR保持为“XX00”的条件下，可省略打地址环节，按下流程向CH写入AAh2.寄存器读操作(1)(2)寄存器组字读(3)寄存器组字节读CH。

K7=1K10~K6=00101准双向I/O口实验一、实验目的熟悉与了解准双向I/O口的构成原理。

二、实验要求掌握准双向I/O口的输入／输出特性的运用。

三、实验原理Dais-CMX16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十六位I/O口被置位（即为“0FFFFh”）。

通常情况下，在用作输入的时候就不能再有输出定义。

电路结构如图2-3-4所示。

实验三：“相对简单CPU模拟器”实验

HUNAN UNIVERSITY 课程实习报告题目：相对简单CPU模拟器学生姓名康玥学生学号20110801330专业班级计算机科学与技术（3）班完成日期2012年5月一．实验目的：运行模拟器各部分，体会RSCPU内部数据通路、寄存器、运算器、控制器的功能，体会CPU的运行机制。

二．实验内容：1、安装java虚拟机：运行jre-6u13-windows-i586-p.exe；2、安装RSCPU模拟器：将RSCPU.zip拷贝至机器，解压缩，生成RSCPU文件夹；3、打开RSCPU\RSCPU\中的index.html页面以运行“相对简单CPU模拟器”。

一般要求：1、输入教材P01习题19程序(见附注)，在模拟器中观察程序的运行，以验证RSCPU的设计及程序的正确性：2、在Please Enter Code Below窗口中输入程序后，还需要点击Assemble对程序进行汇编，无语法错误后才能运行模拟器；3、内存单元1001H到100AH单元的内容需要自己定义。

可以在模拟器的汇编程序编辑窗口利用伪指令DB定义（例如教材P168验证VSCPU时所用），也可以在模拟器的View Memory窗口中的Edit功能直接编辑内存单元内容。

运行完后应该会自行查看1000H单元的内容（结果）；高级要求：编写实现下述功能的程序（使用RSCPU指令）：自行在100单元定义一个数据，根据该数据是偶数还是奇数对101单元内容进行设置，如果是偶数则将101单元清零，否则将101单元内容置为FFH。

附注程序：LDAC 1001HMV ACLDAC 1002HADDMV ACLDAC 1003HADDMV ACLDAC 1004HADDMV ACLDAC 1005HADDMV ACLDAC 1006HADDMV ACLDAC 1007HADDMV ACLDAC 1008HADDMV ACLDAC 1009HADDMV ACLDAC 100AHADDSTAC 1000H三实验步骤：（一）一般要求部分1把以上附注程序复制入相对简单CPU模拟器中，编译通过后，通过对存储器1001h-100ah赋初值实现如图：初值情况如图：2赋完初值以后在寄存器部分run里面点击开始，开始执行程序：寄存器部分如图：控制单元如图：ALU部分如图：3、下面从一个程序执行周期内解释寄存器步伐：Trace of Program:在执行每一条指令前，都会执行fetch1 、fetch2、fetch3Fetch1:控制单元T0有效。

数据通路组成实验实验报告

数据通路组成实验实验报告数据通路组成实验实验报告一、引言数据通路是计算机系统中的重要组成部分，它负责处理和传输数据，实现各个功能模块之间的协调和通信。

本实验旨在通过构建一个简单的数据通路，探索数据通路的组成和工作原理。

二、实验目的1. 理解数据通路的基本概念和功能；2. 掌握数据通路的组成和工作原理；3. 实践数据通路的设计和实现。

三、实验设备和材料1. 计算机；2. Verilog HDL开发环境；3. 开发板；4. 连接线。

四、实验步骤1. 设计数据通路的功能模块：包括输入模块、输出模块、运算模块等；2. 使用Verilog HDL语言编写各个功能模块的代码；3. 将各个功能模块进行连接，形成完整的数据通路；4. 在开发板上下载并运行数据通路的代码；5. 输入测试数据，观察数据通路的运行情况。

五、实验结果与分析在实验过程中，我们成功地设计并实现了一个简单的数据通路。

通过输入测试数据，我们观察到数据在各个功能模块之间的传输和处理过程。

数据通路能够正确地完成各个功能模块的任务，并将最终结果输出。

六、实验总结通过本次实验，我们深入了解了数据通路的组成和工作原理。

数据通路在计算机系统中起着至关重要的作用，它负责处理和传输数据，保证各个功能模块的正常运行。

通过实践，我们掌握了数据通路的设计和实现方法，提高了我们的计算机系统设计能力。

七、实验心得本次实验让我对数据通路有了更深入的了解。

通过实践，我不仅掌握了数据通路的组成和工作原理，还学会了使用Verilog HDL语言进行代码编写和调试。

这对我的计算机系统设计能力的提升具有重要意义。

八、参考文献[1] 《计算机组成与设计：硬件/软件接口》- David A. Patterson, John L. Hennessy[2] 《数字系统设计与Verilog HDL》- Mark Zwolinski九、附录实验代码和测试数据见附件。

以上为数据通路组成实验实验报告的简要内容。

数据通路实验

数据通路实验一、实验目的1、进一步熟悉TEC-8模型计算机的数据通路的结构2、进一步掌握数据通路中各个控制信号的作用和用法3、掌握数据通路中数据流动的路径二、实验仪器或设备1、TEC-8计算机硬件综合实验系统2、直流万用表3、逻辑测试笔实验电路数据通路实验的电路图：三、总体设计（设计原理、设计方案及流程等）实验任务(1)将数75H写到寄存器R0，数28H写道寄存器R1，数89H写到寄存器R2，数32H 写到寄存器R3。

(2)将寄存器R0中的数写入存储器20H单元，将寄存器R1中的数写入存储器21H单元，将寄存器R2中的数写入存储器22H单元，将寄存器R3中的数写入存储器23H单元。

(3)从存储器20H单元读出数到存储器R3，从存储器21H单元读出数到存储器R2，从存储器21H单元读出数到存储器R1，从存储器23H单元读出数到存储器R0。

(4)显示4个寄存器R0、R1、R2、R3的值，检查数据传送是否正确。

在进行数据运算操作时，由RD1、RD0选中的寄存器通过4选1选择器A送往ALU 的A端口，由RS1、RS0选中的寄存器通过4选1选择器B送往ALU的B端口；信号M、S3、S2、S1、S1和S0决定ALU的运算类型，ALU对A端口和B端口的两个数连同CIN 的值进行算数逻辑运算，得到的数据运算结果在信号ABUS为1时送往数据总线DBUS；在T3的上升沿，数据总线DBUS上的数据结果写入由RD1、RD0选中的寄存器。

在寄存器之间进行数据传送操作时，由RS1、RS0选中的寄存器通过4选1选择器B 送往ALU的B端口；ALU将B端口的数在信号ABUS为1时送往数据总线DBUS；在T3的上升沿将数据总线上的数写入由RD1、RD0选中的寄存器。

ALU进行数据传送操作由一组特定的M、S3、S2、S1、S0、CIN的值确定。

在进行运算操作时，由RS1、RS0选中的寄存器通过4选1选择器B送往ALU的B端口；由RD1、RD0选中的寄存器通过4选1选择器A送往ALU的A端口；ALU对数A和B进行运算，运算的数据结果在信号ABUS为1时送往数据总线DBUS；在T3 的上升沿将数据总线上的数写入由RD1、RD0选中的寄存器。

实验三16位算术逻辑运算实验

实验三16位算术逻辑运算实验实验三16位算术逻辑运算实验⼀、实验⽬的1、掌握16位算术逻辑运算数据传送通路组成原理。

2、进⼀步验证算术逻辑运算功能发⽣器74L S181的组合功能。

⼆、实验内容1、实验原理实验中所⽤16位运算器数据通路如图3－3所⽰。

其中运算器由四⽚74L S181以并/串形成16位字长的A L U构成。

低8位运算器的输出经过⼀个三态门74L S245（U33）到内部总线，低8位数据总线通过L Z D0～L Z D7显⽰灯显⽰；⾼8位运算器的输出经过⼀个三态门74L S245（U33`）到A L U O1`插座，实验时⽤8芯排线和⾼8位数据总线B U S D8～D15插座K B U S1或K B U S2相连，⾼8位数据总线通过L Z D8～L Z D15显⽰灯显⽰；参与运算的四个数据输⼊端分别由四个锁存器74L S273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输⼊并联连⾄内部数据总线再⽤8芯线连接到外部数据总线E X D0～D7插座E X J1～E X J3中的任⼀个；参与运算的数据源来⾃于8位数据开并K D0～K D7，并经过⼀三态门74L S245（U51）直接连⾄外部数据总线E X D0～E X D7，输⼊的数据通过L D0～L D7显⽰。

2、实验接线本实验⽤到6个主要模块：⑴低8位运算器模块，⑵数据输⼊并显⽰模块，⑶数据总线显⽰模块，⑷功能开关模块（借⽤微地址输⼊模块），⑸⾼8位运算器模块，⑹⾼8位（扩展）数据总线显⽰模块。

根据实验原理详细接线如下：1、J20,J21,J22,接上短路⽚，图3-1.J20，J21，J22接上短路⽚2、J24，J25，J26接左边；图3-2.J24，J25，J26接左边3、J27,J28 左边图3-3.J27，J28接左边4、J23 置右边T4选“SD”图3-4.J23接右边5、JA5 置“接通”；图3-5.JA5置上⽅“接通”6、JA6 置“⼿动”；图3-6.JA6置下边“⼿动”7、JA3 置“接通”；图3-7.JA3置右边“接通”8、JA1,JA2,JA4置“⾼阻”；图3-8.JA1、JA2接下边“⾼阻”图3-9.JA4置左边“⾼阻”9、JA8 置上⾯“微地址”图3-10.JA8置上⾯“微地址”10、EXJ1接BUS3图3-11.EXJ1接BUS3 11、ALO1'接KBUS1图3-12.ALO1接KBUS1 12、开关CE 、AR 置1图3-13.CE与AR各⾃置113、ZI2，CN4，CN0接上短路⽚图3-14.Z12，CN4和CN0都接上短路⽚3、实验步骤⑴连接线路，仔细查线⽆误后，接通电源。

数据通路实验

实验五数据通路实验一、实验目的1、由运算器实验与存储器实验原理的基础上，掌握组成计算机的数据通路，熟悉地址和数据在道路上的传输。

2、要求运算结果能够回写到存储器里存储并读出显示。

3、了解怎样将运算器和存储器两个模块连接起来。

4、地址设计为4位，数据设计为8位。

5、能够对运算的结果进行一位或多位移位处理，并再次参加运算。

二．实验设备及器件JZYL—Ⅱ型计算机组成原理教学实验仪一台；芯片：74LSl81：运算器芯片2片74LS373：八D锁存器3~4片74LS244：数据开关2片74LSl61：同步4位计数器1片6116存储器或2114存储器1~2片三、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果回写入存储器中。

复习前两个实验电路中各个信号的含义和作用，重点是运算与存储器之间的数据通路。

四．实验电路1.自己设计电路：可以自由设计，位数任意。

2.给出的参考电路：(按8位设计)数据通路参考电路分别如图3.13和3.15所示。

五．实验要求及步骤1、实验前的准备1)复习有关运算器和存储器的内容：复习《计算机组成原理》中有关数据通路的章节内容。

对数据通路的构成、数据在数据通路中的流动及控制方法有基本的了解。

2)熟悉电路中各部分的关系及信号间的逻辑关系3)参考芯片手册，自己设计实验电路，画出芯片间管脚的连线图，标上引脚号，节省实验的时间。

4)对所设计的电路进行检查，重点是检查能否控制数据在电路中不同部件之间的传输。

2、实验步骤实验可按照自己设计的电路或参考电路按照搭积木的方式进行。

先完成运算器的数据通路部分，在运算器部分能够正确完成各类运算的基础上，再增加存储器通路，并能通过带三态控制的数据开关，存入要用的初始数据。

最终的结果能够在指示灯上显示，并再回写入存储器中。

计算机组成原理全部实验

计算机科学技术系王玉芬2012年11月3日基础实验部分该篇章共有五个基础实验组成，分别是：实验一运算器实验实验二存储器实验实验三数据通路组成与故障分析实验实验四微程序控制器实验实验五模型机CPU组成与指令周期实验实验一运算器实验运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。

运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。

机器字长n位，意味着能完成两个n位数的各种运算。

就应该由n个全加器构成n位并行加法器来实现。

通过本实验可以让学生对运算器有一个比较深刻的了解。

一、实验目的1．掌握简单运算器的数据传输方式。

2．掌握算术逻辑运算部件的工作原理。

3. 熟悉简单运算器的数据传送通路。

4. 给定数据，完成各种算术运算和逻辑运算。

二、实验内容：完成不带进位及带进位的算术运算、逻辑运算实验。

总结出不带进位及带进位运算的特点。

三、实验原理：1.实验电路图图4-1 运算器实验电路图2.实验数据流图图4-2 运算器实验数据流图3.实验原理运算器实验是在ALU UNIT单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。

（1）DR1，DR2：运算暂存器，（2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。

（3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。

（4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。

（5）M：M＝0执行算术操作；M＝1执行逻辑操作。

（6）/CN ：/CN＝0表示ALU运算时最低位加进位1；/CN＝1则表示无进位。

常规数据通路组成实验3

实验三常规数据通路组成实验一、实验目的1.在线连接双端口通用寄存器和双端口内存模块。

2.熟悉电脑的数据路径。

3.掌握数字逻辑电路故障的一般规律，以及排除故障的一般原则和方法。

4、锻炼分析和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。

第二，实验类型认证类型。

第三，实验仪器1.TEC-4计算机构成原理实验仪器。

2.一个双踪示波器。

3.一个DC万用表。

4.一支逻辑测试笔。

四、实验原理图3为数据通路实验的电路图，由双端口内存实验模块和双端口通用寄存器模块(RF)连接而成。

本实验不涉及双端口内存的指令端口。

通用寄存器文件连接到运算器模块，这个实验涉及到操作数寄存器DR2。

由于双端口内存RAM是三态输出，因此可以直接连接到数据总线DBUS。

此外，DBUS还连接了一个双端口通用寄存器文件。

这样，写入内存的数据可以由通用寄存器提供，从内存RAM 读取的数据也可以发送到通用寄存器文件保存。

实验2使用了双端口RAM，实验1使用了DR2。

通用寄存器文件RF(U32)由一个ISP1016实现，功能类似于两个4位并行的MC14580组成的寄存器文件。

射频包含四个8位通用寄存器R0、R1、R2和R3，带有一个写端口和两个输出端口，因此一个通道的数据可以同时写入。

读出两种数据。

名为WR端口的写端口连接到一个8位临时寄存器(U14)ER，它是一个74HC374。

名为RS(端口b)和RD(端口a)的输出端口连接到算术单元模块的两个操作数寄存器DR1和DR2。

RS端口(B端口)的数据输出也可以通过8位三态门RSO(U15)直接输出到DBUS。

在双端口通用寄存器文件模块的控制信号中，RS1和RS0用于选择从RS端口(B端口)读取的通用寄存器，RD1和RD0用于选择从RD端口(A端口)读取的通用寄存器。

而WR1和WR0用于选择从WR端口写入的通用寄存器。

WRD是写控制信号。

当WRD=1时，在T2上升沿将临时寄存器er中的数据写入通用寄存器文件中RD1和RD0选择的寄存器；当WRD=0时，电流变位寄存器中的数据不写入通用寄存器，并且电流变位信号控制电流变位寄存器从数据总线写入数据。

数据通路实验实训报告

一、实验目的本次数据通路实验实训旨在通过实际操作，加深对计算机系统数据通路组成、工作原理及性能分析的理解。

通过实验，使学生掌握数据通路的基本结构、信号流程、时序关系以及数据通路性能的测试方法。

同时，培养学生独立分析问题、解决问题的能力，提高动手实践能力。

二、实验环境1. 硬件环境：- 计算机一台，配置符合实验要求。

- 实验箱一套，包含数据通路实验模块、测试模块、示波器等。

2. 软件环境：- 操作系统：Windows 10- 软件工具：数据通路实验软件、示波器软件等。

三、实验原理数据通路是计算机系统的重要组成部分，主要负责数据的传输和处理。

本实验主要研究以下内容：1. 数据通路的基本结构：包括数据总线、地址总线、控制总线、运算器、存储器等。

2. 数据通路的信号流程：从输入数据到输出结果的过程。

3. 数据通路的时序关系：各模块之间的时间配合和协调。

4. 数据通路性能的测试方法：通过实验测试数据通路的带宽、延迟等性能指标。

四、实验内容1. 数据通路结构认识：- 观察实验箱各模块的连接方式，了解数据通路的基本结构。

- 分析各模块的功能和作用。

2. 数据通路信号流程分析：- 通过实验软件，模拟数据通路中的信号流程。

- 分析信号在数据通路中的传输路径和时序关系。

3. 数据通路时序关系分析：- 观察实验箱中各模块的时钟信号，分析时序关系。

- 通过实验软件，调整时序参数，观察对数据通路性能的影响。

4. 数据通路性能测试：- 使用示波器测量数据通路中的信号波形，分析信号延迟等性能指标。

- 通过实验软件，模拟不同负载下的数据通路性能，分析其带宽、延迟等指标。

五、实验过程1. 数据通路结构认识：- 打开实验箱，观察各模块的连接方式，了解数据通路的基本结构。

- 通过实验指导书，分析各模块的功能和作用。

2. 数据通路信号流程分析：- 启动实验软件，设置输入数据。

- 观察信号在数据通路中的传输路径和时序关系。

3. 数据通路时序关系分析：- 调整实验箱中各模块的时钟信号，观察时序关系变化。

数据通路实验实验报告

一、实验概述实验名称：数据通路实验实验目的：1. 理解数据通路的基本概念和组成；2. 掌握数据通路中各个模块的功能和相互关系；3. 学会搭建简单的数据通路实验电路；4. 通过实验验证数据通路在实际应用中的正确性。

实验时间：2023年10月26日实验地点：计算机组成原理实验室实验设备：数据通路实验箱、示波器、万用表、连接线等。

二、实验原理数据通路是计算机中用于数据传输的路径，它由一系列的模块组成，包括输入模块、处理模块、输出模块和存储模块等。

数据通路的主要功能是将数据从输入模块传输到处理模块，经过处理后，再将结果传输到输出模块和存储模块。

在本次实验中，我们将搭建一个简单的数据通路实验电路，包括以下几个模块：1. 输入模块：用于接收外部数据，如按键输入、串口通信等；2. 处理模块：对输入的数据进行运算或逻辑处理，如加法、减法、逻辑运算等；3. 输出模块：将处理后的数据输出到外部设备，如显示器、打印机等；4. 存储模块：用于存储数据，如RAM、ROM等。

三、实验步骤1. 搭建实验电路根据实验箱提供的原理图，将各个模块按照要求连接起来。

具体步骤如下：（1）将输入模块的输出端连接到处理模块的输入端；（2）将处理模块的输出端连接到输出模块的输入端；（3）将存储模块的输出端连接到处理模块的输入端；（4）将各个模块的电源和地线连接好。

2. 设置实验参数根据实验要求，设置各个模块的参数，如输入模块的按键输入、处理模块的运算类型、输出模块的显示格式等。

3. 运行实验启动实验程序，观察各个模块的运行情况，记录实验数据。

4. 分析实验结果根据实验数据，分析各个模块的运行情况，验证数据通路在实际应用中的正确性。

四、实验结果与分析1. 实验结果本次实验中，我们搭建了一个简单的数据通路实验电路，实现了数据的输入、处理、输出和存储。

在实验过程中，我们观察到各个模块的运行情况良好，数据传输过程稳定。

2. 实验分析通过本次实验，我们掌握了数据通路的基本概念和组成，了解了各个模块的功能和相互关系。

实验三数据通路(总线)实验

.实验三数据通路(总线)实验一、实验目的（1）将双端口通用寄存器堆和双端口存储器模块联机；（2）进一步熟悉计算机的数据通路；（3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。

二、实验电路图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。

双端口存储器的指令端口不参与本次实验。

通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。

由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。

此外，DBUS上还连接着双端口通用寄存器堆。

这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。

双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。

通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的MC14580并联构成的寄存器堆类似。

RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。

写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。

输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。

RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。

双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。

而WR1、WR0则用于选择从WR端口写入的通用寄存器。

WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。

实验三数据通路组成实验(计算机组成与结构)

实验三数据通路组成实验一实验目的1.进一步熟悉计算机的数据通路2.将双端口通用寄存器堆和双端口存储器模块连接,构成新的数据通路3.掌握数字逻辑电路中的一般规律,以及排除故障的一般原则和方法4.锻炼分析问题和解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障.二实验电路数据通路实验电路图如图所示。

它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。

存储器的指令端口(右端口)不参与本次实验。

通用寄存器堆连接运算器模块，本次实验涉及其中的DRl。

由于双端口存储器是三态输出，因而可以直接连接到DBUS上。

此外，DBUS还连接着通用寄存器堆。

这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。

本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。

注意实验中的控制信号与模拟它们的二进制开关的连接。

三、实验设备1． TEC-5计算机组成原理实验系统1台2．逻辑测试笔一支(在TEC-5实验台上)3．双踪示波器一台(公用)4．万用表一只(公用)四、实验任务1.将实验电路与控制台的有关信号进行连接。

2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据:R0=OFH,R1=0F0H,R2=55H,R3=0AAH.3.用8位数据开关向AR送入地址0FH,然后将R0中的数据0FH写入双端口存储器中.用同样的方法,依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元.4.分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确性,并记录数据.五、实验要求1．做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。

2．写出实验报告，内容是：（1）实验目的。

（2）写出详细的实验步骤、记录实验数据及校验结果。

数据通路实验报告

数据通路实验报告一．实验概述。

1.数据通路的设计原则。

数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本。

一般来说，处理速度快的数字系统，其中独立传递信息的通路较多。

当然，独立数据传送通路的数量增加势必提高控制器设计复杂度。

因此，在满足速度指标的前提下，为使数字系统结构尽量简单，一般小型系统中多采用单一总线结构。

在较大系统中可采用双总线结构或者三线结构。

2.数据通路的结构。

①算术逻辑单元ALU：有S3,S2,S1,S0,M,CN等6个控制端，用于选择运算类型。

②暂存器A和B：保存通用寄存器组读出的数据或BUS上来的数据。

③通用寄存器组R：暂时保存运算器单元ALU算出的结果。

④寄存器C：保存ALU运算产生的进位信号。

⑤RAM随机读写存储器：受读/写操作以及时钟信号等控制。

⑥MAR：RAM的专用地址寄存器，寄存器的长度决定RAM的容量。

⑦IR：专用寄存器，可存放由RAM读出的一个特殊数据。

⑧控制器：用来产生数据通路中的所有控制信号，它们与各个子系统上的使能控制信号一一对应。

⑨BUS：单一数据总线，通过三态门与有关子系统进行连接。

二．实验设计及其仿真检测。

一，运算器。

8位运算器VHDL波形仿真二，存储器。

顶层设计：其中sw_pc_ar的VHDL语言描述：波形仿真三，原仿真实验电路。

仿真结果：四，修改电路。

因为此次实验结果需要下载到FPGA板中进行操作及观察，而原始电路中，需要输入的变量数量过多，导致电板中的输入按键不够用，所以需要对电路进行修改。

此时我们引入一个计数器PC来代替需要手动输入的指令alu_sel[5..0]以及数据d[7...0]。

同时还需要引入数码管的位选信号译码器choose和段选信号译码器xianshi。

计数器PC的VHDL语言描述位选信号译码器choose的VHDL语言描述段选信号译码器的VHDL语言描述经过修改和完善以后的电路图为完善后的电路的引脚分配情况三．实验过程。

实验3 数据通路实验

数据通路实验报告

计算机组成原理实验（接线、实验步骤）

计算机组成原理实验三运算器

实验03 数据通路实验

TEC-8实验指导书

实验二数据通路实验

计算机组成原理 实验3

实验三：“相对简单CPU模拟器”实验

数据通路组成实验实验报告

数据通路实验

实验三16位算术逻辑运算实验

数据通路实验

计算机组成原理全部实验

常规数据通路组成实验3

数据通路实验实训报告

数据通路实验实验报告

实验三 数据通路(总线)实验

实验三 数据通路组成实验(计算机组成与结构)

数据通路实验报告

计算机组成原理实验3

实验三数据通路(总线)实验

实验三数据通路组成实验(计算机组成与结构)