集成电路热点问题讨论

作者简介:沈正传(1960—

),男,江苏泰州人,工程师.集成电路热点问题讨论

沈正传

(泰州职业技术学院,江苏　泰州225300)

摘　要:集成电路的发展过程中采用的最新技术有:纳米技术,片上系统技术(S OC )和浅沟隔

离技术(STI ),这些新技术加快了集成电路的发展进程。

关键词:纳米技术;片上系统技术(S OC );浅沟隔离技术(STI )

中图分类号:T N4 文献标识码:A 文章编号:1671-0142(2004)01-0021-03当前,集成电路产业的发展日新月异,据国际权威机构预测到2012年,世界集成电路的年销售额达到20121万亿美元,并支持6～8万亿美元的电子设备和80万亿美元的电子信息服务,相当于今天全世界的总和。集成电路的发展加速了人类社会信息化的进程,已经成为信息产业乃至21世纪实现世界知识经济进步的技术基础之一。与集成电路产业迅速发展的同时,微电子技术也在不断进步,电路性能迅速提高,到2010年,动态存储器(DRAM )的存取时间将降低至10ns 以下;电源电压有可能降至0.6V ,数字电路的时钟频率可以提高到3GH z 。全定制设计的数字系统集成度将达到25Mgate/cm 2;电子系统中常用的标准单元集成度也将达到10Mgate/cm 2。随着微电子技术的进步,人们对集成系统的需求也在提高。计算机、通信、消费类电子产品及军事等领域都需要集成电路。在军舰、战车、飞机、导弹和航天器中集成电路的成本分别占到总成本的22%、24%、33%、45%和66%。

集成电路的相关技术在今天得到了飞速的发展,在集成电路领域也出现了许多热点的技术。重点体现在纳米技术、片上系统技术和浅沟隔离技术三个方面。

1、纳米技术

集成电路发展已经逐步走向纳米技术,工艺线宽日趋精微。对于纳米技术未来发展前景,Intel 电路研究实验室主任Shekhar Y.Borkar 指出,在微处理器发展到纳米技术时,急需解决的将是由工艺提升而导致的漏电问题。目前Intel 已经可以达到45纳米的技术,这样的技术几乎是目前栅氧化层所能达到的极限。在工艺水平逐步提高的情况下,为降低功耗而调低供电电源电压,将会使漏电率上升,这是一个水涨船高的问题。对此,Intel 目前的主要研究方向是怎样能够在供电电压下降的情况下尽量减少漏电流,从大体上达到平衡。如果这样的问题可以得到解决,未来的产业发展将会充分延续“摩尔定律”的规则,在2010年左右可出现14纳米的芯片。这样所形成的技术几乎无法用现有工艺实现,即使是Intel 目前也仅仅是展示出20纳米的晶片,成品出现则仍需一段时间。

在实现纳米技术时,同样要面对的问题将会出现在集成电路的产品中,数字C M OS 电路出会出现瓶颈。对此,我国专家曾经透露,目前所进行的C M OS 电路主要是平面结构,在未来发展中,将逐步开始朝堆叠方向发展,也就是从平面走向三维,这将是我国发展集成电路产业的道路之一。目前这样的技术并没有实现,国际大公司也仅处于研究阶段,这样的技术大概还需要5年时间才能够初露端倪,要达到完成阶段大概需要10年以上的时间。以这样的时间算起来,则刚好能够配合整体集成电路走向纳米技术的发展过程

第4卷第1期2004年2月 泰州职业技术学院学报Journal of T aizhou P olytechnical Institute V ol.4　N o.1Feb.2004

22 泰州职业技术学院学报 第1期

2、片上系统(SOC)技术

传统的C设计方法关注的是如何建立一个全新设计的IC并进行有效的认证。复杂的P模块、嵌入式软件、不断增长的IP的晶体管数量,这都变成了传统方法日益沉重的负担。如果要迎接S OC设计的挑战,必须在C设计方法上有根本的变革。

S OC设计所关注的不再是某个新功能设计的实现,而是如何去评估、验证和集成多个已经存在的软硬件模块。S OC的设计方法将以组装为基础,形成自己的鲜明特色,包括深入的系统设计、软硬件并行设计与验证、在设计流程的所有层次上进行验证以及合理利用外界的设计咨询服务等。

在设计中,功能组装正在逐渐代替功能设计,成为S OC主流的设计方法[1]。在传统的设计方法中,无论是H D L设计还是原理图的设计,重点都在于设计新的电路来实现系统功能。现在,集成电路中包含了各种模块(如微处理器、存储器、IPDSP等),对于这些电路,人们关注的焦点是应该选择哪些功能模块、功能模块如何使用、如何进行软硬件的功能划分、如何进行模块互联、如何进行系统验证等。因而,以功能组装或以设计复用为基础的方法更能适应设计的需要。

S OC的设计方法和设计技术中还有许多不成熟的研究领域,因此在片上系统的设计过程中还存在大量亟待解决的问题。例如,在深亚微米工艺下,片上系统的特征尺寸不断减小,主时钟频率不断提高,已经达到或超过1GH z,需要建立快速、精确的混合层模拟模型来描述时序关系,以支持行为级、门级甚至晶体管级的仿真验证。片上系统集成了很多功能,SRAM、DRAM、MC U、模拟、A/D和D/A转换电路,但这些功能的要求有些是互相冲突的,如何对这些不同的功能进行优化处理是一个很大的问题。另外,即使把它们集成在一块芯片上,增加BIST电路也会过多地占用片上系统的位置,影响系统的整体功能。进行片上系统设计时,既可以在一个片上系统中使用同一公司不同形式的IP模块,也可以使用不同公司的IP模块,而各个模块的供应商都有自己的标准,因此如何制定出不同电子设计间相互联结的标准以及统一的设计规范是片上系统设计中又一个亟待解决的问题。另一个问题是IP知识产权的保护和如何对IP模块的准确评估的问题。对于集成电路芯片来说,当集成电路传输线宽达到一定值时,连线延迟已经与门延迟相当。而对于片上0.8mm系统,事实上的延迟已超过了门的延迟,所以如何在进行电性能模拟和仿真时准确地描述传输线的精确参数是一个保证仿真和验证正确性的十分关键的问题。

3、STI(浅沟隔离)技术

集成电路按照摩尔定律已经发展了近40年,时至今日进入到深亚微米直至纳米时代。集成电路发展的40年也是不断用新技术解决随着器件快速微型化所带来的各种各样问题的40年。当其特征线宽缩小到0.25微米以下乃至进入纳米阶段后,传统的特征氧化隔离技术已不能适应器件电气特性及小尺寸的要求,成为影响器件性能的制约因素。

所谓的“隔离”是指利用介质材料或反向PN结等技术隔离集成电路器件的有源区,从而达到消除寄生晶体管,降低工作电容和抑制Latch-up的目的。

STI隔离技术起源于80年代,由于它的高成本和工艺的不成熟性,直到最近一两年才被人们所接受。该工艺是一种完全平坦的、完全无“鸟嘴”现象的新型隔离技术。STI隔离技术完全回避了高温工艺;严格保证器件有源区的面积;硅基板表面与隔离介质表面完全在同一平面上;改善了最小隔离间隔和结电容。同时,低温工艺也可以潜在地增加产量,降低成本。这些优点使得STI隔离成为深亚微米时代半导体器件不可缺少的隔离技术。

STI隔离技术是一种全新的、完全不同于传统的LOC OS隔离的新型隔离技术,主要适应极小尺寸器件对极小特征尺寸、器件可靠性的要求。在极小尺寸下,要求场区和有源区的面积非常小;同时,对器件的漏电流也极为敏感。STI隔离工艺主要有以下各关键工艺:氧化和生长氮化硅、沟壑光刻刻蚀、H DP (High Density Palsma,高密度等离子体)、二氧化硅生长、二氧化硅C MP(Chemical Mechanical Planarization)、氮化硅去除等。