BCH编译码器的设计及验证

BCH编译码器的设计及验证
在数字技术飞速发展的时代,NAND闪存因其非易失性、可擦除性以及更低廉的每比特价格得到了迅速发展,在数码相机、掌上电脑等手持设备中得到广泛的应用。

虽然NAND闪存已经从传统的SLC发展到MLC NAND,但是MLC NAND闪存设备需要更高级别的错误校验与纠错算法(ECC)。

因此高级ECC算法的实现对于嵌入式处理器在设计方面构成了很大的挑战。

为了纠正存储器件芯片中的随机错误,本文采用可纠正24比特错误的BCH码。

该码能够纠正多个随机错误,具有编码简单、译码容易实现等优点,非常适应NAND类型存储器的随机错误特点。

因此研究二元BCH码的编译码算法有着重要的意义。

本文首先介绍了NAND闪存的发展现状及ECC校验的发展过程,并详细介绍了BCH码的背景知识和理论基础,然后对24比特BCH码的编译码算法过程、纠错性能和硬件设计实现进行了详细阐述,并重点对其中具有代表性的BM算法进行了理论研究,接着给出软硬件环境的搭建方法和实验结果的分析,并介绍了目前流行的OVM验证方法学。

实践证明该IP核能够有效的纠正24比特以内的数据。

最后对全文进行了总结,并对下一步研究工作予以展望。