云无线接入网中CPRI协议的FPGA实现及性能测试全解

合集下载

云无线接入网中CPRI协议的FPGA实现及性能测试.

最新版本6.0，最高速率9.8304Gbps
发起公司：正在致力于协议本身的研究，如优化层次结构提高速率等芯片厂商：正在致力于CPRI协议的芯片开发： 1. 只实现物理层的芯片有SCAN25100，实现8B/10B编解码、高速串并转换。用户需与FPGA或CPU配合，完成高层功能 2. 使用专用ASIC芯片实现全部物理层链路层协议，商用芯片有PMC7830 、PMC7832等,面向用户提供应用层的接口 3. 完全由FPGA实现。物理层高速收发器已经集成到芯片。Xilinx公司的 Spartan，Virtex系列等都提供了CPRI的知识产权（IP）核。Altera的系列也已经有很多款支持CPRI IP核的FPGA芯片。灵活性最高
备注：FPGA开发板为Altera Stratix IV GT系列
2020/8/20
11
SOPC设计
开发板
FPGA芯片
50Mhz主时钟
链路速率6.144Gbps
复位按钮
LED指示灯
NN(IICOOPSSU核核)
JTAG接口
延时测量模块
嵌入式逻辑分析仪
CPRI Master IP CORE
CPRI Slave IP CORE
2. CPRI （Common Public Radio Interface）通用公共无线电接口发起者：爱立信、华为、NEC、北电网络及西门子公司
OBSAI逐渐被淘汰，ZTE转投CPRI
2020/8/20
5
CPRI — What
功能层及帧结构：
2020/8/20
6
CPRI — So what
• 优点：抗非线性失真能力强，传输距离长的原因：
• 光纤通信系统容量遵从的摩尔定律 • 数字通信系统容易标准化（OBSAI、CPRI）

CPRI 标准进展及测试方案

TX equalization should be turned off.
10G Base-KR Electrical Characteristic Receiver Characteristic
10G Base-KR Electrical Characteristic Receiver Interference Tolerance Parameters
3
2
DP 1.1 (2.7 Gb)
DigRFv4/ M-PHY (2.5/ 2.9 Gb) WDM-PON (2.5 Gb)
UFS (2.5 Gb)
DDR3 (800MB-2.1 Gb) DigRFv4/ M-PHY (1.25/1.46 Gb) D-PHY (80M/ 1G) W-USB 1.0(480 Mb) DigRFv3 (312 Mb) W-USB 1.1(1Gb) WLAN-MIMO (248 Mb)
= 1.4 x 16.67 GHz = 23.3GHz The proper scope bandwidth requirement is 25 GHz
Transition Time Measurement
Rising and falling edge transition time should be measured at 20% and 80% level reference to steady state voltage
Page 25
KR Channel Testing with Tyco Board on a 3.125Gb/s XAUI Backplane
•XAUI at 3.125Gb/s •Four layers, each with differential transmit & receive pairs

用低成本FPGA实现低延迟变化的CPRI

用低成本FPGA实现低延迟变化的CPRI
无线TEM（电信设备创造商）正受到布署基站架构的压力，这就是用更小体积、更低功耗、更低创造成原来建立，部署和运营。

达到此目的的关键策略是从基站中分别出RF接收器和功率，用它们来挺直驱动各自的天线。

这称为拉远技术(RRH)。

通过基于SERDES的公共无线接口(CPRI)将基带数据传回到基站。

本文主要阐述特定的低延迟变幻的设计思想，在低成本上利用SERDES和CPRI IP（学问产权）核实现。

RRH的部署
从“Hotel”基站分别射率(RF)收发器和的优点已经写得无数了，1所示。

但最引人注目的是RRH在功耗、灵便部署、小的固定体积，以及囫囵低成本方面的优点。

图1 射频拉远技术(RRH)计划随着RRH从基站里簇拥出来，运营商必需确保能够校准无线头和hotel BTS之间的系统延时，由于延时信息是用于系统校准的，必需使囫囵往返行程延时最短。

随着级联的RRH，添加了每个RRH跳的变幻，因此这个要求相应增强，针对单程和往返行程，CPRI规范处理这些链路时序的精确性。

针对低延迟变幻的FPGA实现
图2展示了现有的在传统SERDES/PCS实现中的主要功能块，加亮的部分突出了引起延时变幻的主要部分（如例子中展示的RX路径）
图2 传统的CPRI接收器实现计划
延时变幻来自几个单元，诸如模拟SERDES和数字PCS规律，以及实际的软IP本身。

模拟SERDES有相对紧凑的时序；然而，字对齐和桥接FIFO是两个主要的引起大的延时变幻的缘由。

提出一个解决计划前，
第1页共3页。

一种基于FPGA的CPRI自适应解码系统及实现方法[发明专利]

专利名称：一种基于FPGA的CPRI自适应解码系统及实现方法专利类型：发明专利
发明人：安涛,高海源,陈伟峰,李斌,张晓峰
申请号：CN201711330382.4
申请日：20171213
公开号：CN107846417A
公开日：
20180327
专利内容由知识产权出版社提供
摘要：本发明公开了一种基于FPGA的CPRI自适应解码系统及实现方法。

系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA连接。

SFP光模块将光信号转换为差分电信号，FPGA芯片完成对CPRI的数据恢复与解码。

FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。

本系统实现了同一厂家内部设备才能实现的CPRI解码功能。

所有数据及帧格式完全符合CPRI国际通用标准。

在基站数据处理控制单元、基站收发单元等各种CPRI设备中有广泛的应用价值。

申请人：天津光电通信技术有限公司
地址：300211 天津市河西区泰山路六号
国籍：CN
代理机构：天津中环专利商标代理有限公司
代理人：王凤英
更多信息请下载全文后查看。

数字光纤直放站中CPRI协议的FPGA实现_吴宝合

第34卷第1期2011年2月电子器件C h i n e s e J o u r n a l o f E l e c t r o nD e v i c e sV o l .34　N o .1F e b .2011收稿日期:2010-09-01 修改日期:2010-09-28I m p l e m e n t a t i o no f C P R I P r o t o c o l i nD i g i t a l F i b e r O p t i c R e p e a t e r o n F P G AW UB a o h e ,H U A N GS h i z h e n＊(C o l l e g e o f P h y s i c s a n dI n f o r m a t i o n E n g i n e e r i n g ,F u z h o u U n i v e r s i t y ,F u z h o u 350002,C h i n a )A b s t r a c t :I n o r d e r t o a c h i e v e t h e s p e c i f i c a r e a o f l o wc o s t ,t h e w i r e l e s s b a s e s t a t i o n c o n t r o l s e c t i o n a n d t h e R F p a r t a r e s e p e r a t e d .T h i s p a p e r i n t r o d u c e s t h e C o m m o n P u b l i c R a d i o I n t e r f a c e p r o t o c o l s p e c i f i c a t i o n .A n d t h i s a r t i c l e p r e s -e n t s a n i m p l e m e n t a t i o n s c h e m e o f C P R I p r o t o c o l b a s e d o nL A T T I C ES e m i c o n d u c t o r C o m p a n y 's F P G Ac h i p .H a r d -w a r e D e s c r i p t i o n L a n g u a g e s V e r i l o g H D L i s u s e d t o d e s i g n e a c h f u n c t i o n s m o d u l e .L A T T I C E S e m i c o n d u c t o r C o m p a -n y p r o v i d e s s o f t w a r e p l a t f o r mI s p L E V E RP r o j e c t N a v i g a t o r .A V RM C Ug i v e s a r e a l t i m e m o n i t o r t o d a t a t r a n s f e r .T h e d a t a f r o mt h e s i m u l a t i o n d a t a r e c e i v e r a n d s e r i a l p o r t ,i n d i c a t e t h e a c c u r a c y o f d a t a t r a n s m i s s i o n .T h e a d v a n t a g e s o ft h i s m e t h o d a r e l o wc o s t ,f l e x i b l e a n de x t e n d e d .T h e e f f e c t i v e n e s s a n d s t a b i l i t y o f t h i s m e t h o d h a s p r o v e nb y s o m e e x p e r i m e n t s .K e y w o r d s :f i b e r o p t i c r e p e a t e r ;C P R I p r o t o c o l ;F P G A ;A V RM C U E E A C C :4125;6150M d o i :10.3969/j .i s s n .1005-9490.2011.01.024数字光纤直放站中C P R I 协议的F P G A 实现吴宝合,黄世震＊(福州大学物理与信息工程学院福建省微电子集成电路重点实验室,福州350002)摘　要:为了实现对特定地区的低成本覆盖,将无线基站的控制部分和射频部分分离。

基于CPRI协议的光纤通讯设计与实现

的配置值决定传输速率，对应关系见表１。
２３ＰＢ布板设计．Ｃ
ＰＢ板设计要特别注意信号完整性问题，Ｃ布
尤其当系统设定速率为２５．ｐ高速传输时。４７６ｓＭｂ
Ｉ状态监控｝
图３示为系统速率设定为２５．Ｍｂｓ所４７６ｐ，未注意
信号完整性问题的ＰＢ板设计下，ＴＣＫ时钟Ｃ布ＸＬ
表１ＴＬＸＣＲＸＣＬＫ与串行速率对应关系
２电子元嚣件壶硐８
２１．ＷＷｅｄ．０１Ｗ．ａｎ２ｃｃ
第１卷３
期２１第２０１２年月
错尝
时开发周期相对也较长。方案二：ＦＧ与ＳＡ２１０相结合。ＰＡＣＮ５０
２２时钟方案．
采用输出频率为６．４１ＭＨｚ４的有源晶振为Ｆ — Ｐ
Ｇ提供系统基准时钟（Ｌ６）ＡＣＫ１，系统所需的其他
关注建网成本，而分布式基站具备低成本、高性能、快速运营等特性，能够大大节省运营商的建
网与运维成本。因此分布式基站成为当前３Ｇ网络
基带处理单元ｆＢ）和射频拉远单元ＵＢｆＲＵＲ１之间可以通过一条或多条ＣＲ数据链路来ＰＩ连接，每条ＣＲ数据链路支持６４４ｐ、ＰＩ１．Ｍｂｓ
０引言

基于CPRI协议的FPGA高速数据传输模块设计与实现_王艳秋

软件 2013 年第 34 卷第 12 期
基于 CPRI 协议的 FPGA 高速数据传输模块设计与实现
王艳秋 1，李旭 2，高锦春 1，唐碧华 1，张洪光 1
（1. 北京邮电大学电子工程学院，北京 100876；2. 中国电信信息化部，北京 100032）
摘要：随着通信技术不断发展，CPRI 协议作为无线基站的接口规范逐步完善，可支持的数据速率不断提高。本课题基于“新
IO2.x 协议规范数据传输速率可达 6.25Gbps，主要针对嵌入式系统内部互连的高速数据传输。
2 高速数据传输模块设计与 FPGA 实现
2.1 数据传输协议栈
图 2 Ir 接口系统连接示意图 Fig2 Ir interface system link diagram
位机进行存储
2）PCI Express PCI Express 是目前高速数据传输技术中最具优势的技术，数据传输速率可达 10GB/s。主要应用于板卡间高速大容量数据传输，基于 PCIE 协议的传输板卡采用统一的接口标准，需要驱动支持。PCI Express 的高速数据传输性能在计算机主板，显卡和高速数据采集卡中广泛使用。 3）快速 I/O 传输（Rapid I/O Transport） Rapid IO 是基于数据包交换的传输协议，包括并行 Rapid IO 和串行 Rapid IO 两种。Rapid IO 协议由逻辑层，物理层和传输层组成，主要是提供嵌入式系统内部互连的数据传输，通过 Rapid IO 交换芯片实现，支持芯片到芯片，板到板之间的通讯。Rapid
在实际的基带设备中，基带设备需要将用户数据向其上层的控制设备上报，以便完成对用户数据的处理。为验证本课题中 Ir 接口对用户 IQ（In-phase Quadrature）数据的处理功能。需要将基站设备中 CPRI 核解析出的 IQ 数据，实时高速传输至上

数字直放站中CPRI协议的FPGA实现

数字直放站中CPRI协议的FPGA实现0 引言随着移动通信的发展。

通信网络覆盖范围已经成为衡量通信网络运行的重要标准，直接影响着运营商的经济效益。

而直放站的发展应用，已成为提高运营商网络质量，解决网络盲区或弱区问题，增强网络覆盖的主要手段之一。

一个基站可以与几个直放站相连，可以组成链状、星型、树型等灵活的拓扑结构，使基站的覆盖范围大大增加。

同时，既节省空间，又降低成本，提高了组网的效率。

但由于传统模拟直放站设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，无法实现基站和直放站之间更有效的互通，从而限制了两者之间控制和数据的可靠传输。

2003年6年，由包括爱立信、华为、NEC、北电网络及西门子5大集团合力制定了CPRI(Common Public Radio Interface)接口。

该组织成立的主要目的是制定这个接口的标准协议，从而使该接口成为一个公共的可用的指标。

开放的CPRI接口为3G基站产品和2G 数字直放站在增加效益，提高灵活性方面提供了便利。

1 CPRI协议概述CPRI规范定义了物理层和链路层两层协议，能实现数字基带IQ信号传输时分复用，其协议结构图如图1所示。

物理层用千兆以太网的标准，传输的数据采用8 B／10 B编解码，通过光模块串行发送，为达到所要求的灵活度和成本效益，线路比特速率有614．4 Mb／s，1228.8 Mb／s和2 457．6 Mb／s三种。

链路层定义了一个同步的帧结构。

帧结构包括基本帧和超帧，每个基本帧的帧频为3．84 MHz，包括16个时隙，根据线路比特率的不同，每个时隙的大小分别为1 B。

2 B，4 B。

其中第一个时隙为控制时隙，其余15个时隙为I／O 数据时隙，用来传送I／O数据流。

超帧则由256个基本帧构成，256个基本帧的控制时隙共同构成超帧的控制结构(如图2所示)，同时，定义了快速C／M通道(以太网)和慢速C／M通道(HDLC)，用于传送控制类和管理类的数据，可以对直放站进行维护。

基于FPGA的多路CPRI测试系统设计与实现

基于FPGA的多路CPRI测试系统设计与实现近年来随着移动通信的发展,5G的相关技术指标也在逐步研究、完善中。

在未来5G网络中,为实现网络的高速接入,天线端将采用大规模天线技术(Massive MIMO)的方式阵列,此时基带处理单元(Building Base band Unit,BBU)与射频拉远单元(Radio Remote Unit,RRU)之间的数据传输若仍采用过去的单路通用公共无线电接口(Common Public Radio Interface,CPRI),则无法满足庞大数据量与传输速率的需求。

基于此,本文采用多路CPRI接口,通过多路光纤连接使用FPGA 模拟的BBU发送端与RRU接收端,整体模拟基站的数据传输以满足未来需求。

本文采用FPGA、GTX高速收发器、CPRI协议等设备及接口协议,设计了一种模拟基站基带传输的误码率测试方案。

首先选用相应开发板及芯片,针对基站中BBU侧发射端,选用递增数和伪随机信号做BBU侧的源数据,并对CPRI组帧模块、GTX发送模块以及时钟生成模块进行了设计和整体的硬件实现与调试,验证了9.8Gbps线速率下CPRI发送端实现的可能性并保证了时钟精度控制在合理的抖动范围之内。

然后针对基站中RRU侧接收端,对GTX接收模块、CPRI解帧模块以及误码率计算、传输模块进行了设计和整体的硬件实现与调试,在接收端进行了超帧同步与slide同步,并将输出的误码计算值上传给使用Visual Basic语言编写的PC端软件,使得数据可被实时解析、显示。

最后针对实际环境中,时钟抖动对发射端天线以及接收端信号的影响,分析并通过查找相关资料给出了多通道抖动的消除方法。

本文使用Verilog硬件描述语言,通过FPGA模拟了2通道16×16架构的Massive MIMO数据流传输,建立了发送端和接收端多路CPRI接口的链接,并使用光纤实现了二者间的互通互联,从而模拟BBU与RRU之间数据的传输。

基于CPRI协议的光纤通讯设计与实现

基于CPRI协议的光纤通讯设计与实现摘要：针对分布式基站基带处理单元和射频拉远单元之间的光纤连接，介绍了CPRI协议规范，讨论了其基于FPGA的硬件实现方案。

同时给出了基于FPGA与SCAN25100方案的设计，采用Verilog语言设计开发FPGA。

该方案开发成本低，调试简单方便。

通过实际测试表明，该设计方案能够有效实现基于CPRI协议的光纤通讯传输，工作性能稳定。

0 引言2009年1月国内3G牌照正式发放，随着3G时代的到来，各大通信运营商对3G移动通信网络展开了大规模建设，投入巨大，而基站是3G网络建设中，数量最多及成本最高的设备。

移动通信领域日趋激烈的竞争，使得通信运营商比以往更加关注建网成本，而分布式基站具备低成本、高性能、快速运营等特性，能够大大节省运营商的建网与运维成本。

因此分布式基站成为当前3G网络建设的最主要选择。

分布式基站核心理念，是把传统宏基站基带处理单元(BBU)和射频拉远单元(RRU)分离，二者通过光纤相连。

网络部署时，将BBU、核心网、无线网络控制设备集中在机房内，与规划站点上部署的RRU通过光纤连接，完成网络覆盖。

为了有效处理分布式基站BBU与RRU间的光纤连接，无线通信行业形成两个联盟，分别制定了两种接口标准：2002年诺基亚、LG、三星等宣布成立OBSAI(开放式基站结构同盟)；2003年爱立信、华为、NEC、北电和西门子等联合成立CPRI (通用公共无线接口组织)。

本文主要介绍基于CPRI协议的光纤通讯。

1 CPRI协议概述CPRI协议定义了两个协议层。

两个协议层为物理层(L1)和数据链路层(L2)。

在物理层中，将上层接入点的传输数据进行复/分接，并采用8B/10B编解码，通过光模块串行收发数据。

数据链路层定义了一个同步的帧结构，包含基本帧和超帧(由256个基本帧组成)，数据在L2层中，通过CPRI固定的帧结构形式进行相应的成帧和解帧处理。

基带处理单元(BBU)和射频拉远单元(RRU)之间可以通过一条或多条CPRI数据链路来连接，每条CPRI数据链路支持614．4Mbps、1228．8M-bps和2457．6Mbps三种比特率高速串行传输。

CPRI原理及测试解决方案(一)

CPRI原理及测试解决方案(一)
马志刚
【期刊名称】《电信网技术》
【年(卷),期】2010(000)005
【摘要】分布式基站的基本结构与传统一体化基站有很大的不同,它将基站的基带部分(BBU/REC)和射频部分(RRU/RE/RRH)分离,分别作为单独的部分.这种分布式结构具有配置灵活、工程建设方便、环境适应性强等优点,应用越来越广泛.为了规范BBU和RRU之间的接口标准,CPRI(Common Public Radio Interface)协议应运而生.目前,CPRI接口的测试已经成为业界关注的焦点.R&S公司基于其强大的技术实力,于业界首先推出了基于CPRI接口的RRU和BBU测试解决方案,进一步完善了基站领域的测试需求,可以更好地为运营商、基站设备商、直放站厂商和检测机构提供相应的测试服务.
【总页数】3页(P68-70)
【作者】马志刚
【作者单位】罗德与施瓦茨中国有限公司
【正文语种】中文
【相关文献】
1.CPRI原理及测试解决方案(二) [J], 马志刚
2.车联网C-V2X技术原理及测试解决方案 [J], 甘秉鸿;
3.车联网C-V2X技术原理及测试解决方案 [J], 甘秉鸿
4.车联网C-V2X技术原理及测试解决方案 [J], 甘秉鸿
5.车联网C-V2X技术原理及测试解决方案 [J], 姚勤文;刘玥;张玉稳;裴静
因版权原因，仅展示原文概要，查看原文内容请购买。

基于CPRI协议的5G高速光纤接口研究

基于CPRI协议的5G高速光纤接口研究随着5G通信技术的快速发展，高速的光纤接口成为实现5G网络的重要条件之一、而CPRI协议作为一种专门针对无线基站与光纤基础设施之间通信的协议，被广泛应用于4G网络中。

然而，随着5G网络的到来，CPRI协议也需要升级以满足更高带宽和更低延迟的需求。

首先，CPRI协议需要实现更高的带宽。

传输带宽是衡量一个通信协议性能的重要指标之一、随着5G网络的普及，网络中的数据量将大幅增加，因此需要更高带宽的光纤接口来支持大量数据的传输。

基于CPRI协议的5G高速光纤接口研究需要通过协议的升级来提供更大的带宽，实现更高数据传输速率。

同时，为了提供更高带宽的传输，除了协议的升级，光纤的传输速率也需要提高，需要使用更高速率的光纤。

其次，CPRI协议需要实现更低的延迟。

在5G网络中，时延是一个至关重要的指标。

低时延可以提高数据传输的效率和实时性，支持更多的应用场景，如工业自动化、智能交通等。

因此，基于CPRI协议的5G高速光纤接口研究需要通过协议的优化或升级来减少通信时延，提高数据的实时传输性能。

此外，基于CPRI协议的5G高速光纤接口研究还需要考虑安全性和灵活性。

在5G网络中，用户数据的安全是一个重要的问题。

因此，研究人员需要在CPRI协议的基础上增加一些安全机制，如加密和认证等，以确保数据传输的安全性。

另外，为了适应不同场景的需求，CPRI协议也需要具备一定的灵活性，可以根据不同的应用场景和需求进行配置和调整。

综上所述，基于CPRI协议的5G高速光纤接口研究需要在提供更高带宽和更低延迟的同时，考虑数据的安全性和通信的灵活性。

随着5G网络规模的不断扩大，这一研究方向将变得越来越重要，为实现5G网络的高速传输提供技术支持。

cpri协议

CPRI协议简介CPRI（Common Public Radio Interface）协议是一种用于无线通信系统中的光纤传输接口协议，用于连接无线基站的射频模块和基带处理模块。

该协议定义了射频模块和基带处理模块之间的接口标准，实现了高速、可靠和灵活的数据传输。

协议结构CPRI协议使用了分层的结构，包括物理层、传输层和控制层。

各层分别负责不同的功能。

物理层物理层是CPRI协议的最底层，主要负责将数字数据转换为光纤传输所需要的电信号。

对于光网络，物理层使用光电转换器将数字信号转换为光信号，然后通过光纤传输到接收端，在接收端再次使用光电转换器将光信号转换为数字信号。

传输层传输层负责管理数据传输的可靠性和带宽分配。

它将数据分割为小的数据块，并对每个数据块进行加密和冗余校验，以确保数据的完整性和安全性。

传输层还负责对数据进行压缩和解压缩，以提高数据传输的效率。

控制层控制层负责管理协议的控制和配置。

它定义了信道的建立和释放过程，以及数据传输的优先级和调度策略。

控制层还负责监控链路质量和故障检测，以及协议的错误处理和恢复。

数据传输CPRI协议支持双向数据传输，可以同时传输上行和下行的数据。

上行数据是从射频模块向基带处理模块传输的数据，下行数据是从基带处理模块向射频模块传输的数据。

数据传输通过CPRI帧进行，每帧包含多个时隙，每个时隙包含一个数据单元。

数据单元由一个或多个CPRI帧组成，每个CPRI帧包含一个数据包。

数据包的大小和格式由CPRI协议规定，通常是固定大小的以太网帧。

网络配置CPRI协议支持灵活的网络配置，可以根据实际需求进行定制。

网络配置是通过控制层进行的，协议提供了丰富的配置选项和参数。

网络配置包括带宽分配、信道设置、错误补偿和时钟同步等。

在网络配置过程中，需要进行链路检测和质量评估。

链路检测用于检测光纤传输链路的连接情况和质量，质量评估用于评估链路的信号质量和传输能力。

根据评估结果，可以对网络进行优化和调整。

CPRI接口协议

CPRI接口协议篇一：CPRI协议前言随着通信技术的发展，标准化的基带-射频接口越来越受到各厂家的关注，在近几年内相继出现了CPRI、OBSAI、TDRI接口标准。

CPRI作为通用开放接口标准，由于其实现上的经济简便性受到了多方厂家的支持，设备供应商相继推出了基于CRPI协议标准的拉远产品，另一方面基于CRPI协议的交换机和路由器也在逐渐的成熟和推广。

开放的通用接口为3G基站产品节约成本、提高通用性和灵活性提供了方便。

CPRI协议由爱立信、华为、NEC、北电和西门子五个厂家联合发起制定，用于无线通讯基站中基带到射频之间的通用接口协议，对其它组织和厂家开放。

CPRI大部分内容主要针对WCDMA 标准，为其可实现良好服务。

经分析，CPRI协议同样适用于TD-SCDMA第三代移动通讯标准。

CPRI协议横向分为物理层和数据链路层；纵向分为用户平面、控制管理平面和同步平面，具有图1所示的结构。

硬件构架与实现CPRI协议分析仪主要实现射频单元、基带单元的功能模拟。

一方面采集数据进行协议分析，另一方面则产生模拟数据进行协议发送。

基于图1的协议结构，分析仪由控制器、CPRI协议处理器、时钟处理以及对外接口四个主要功能单元构成，支持614.4Mbps、1.和2.三种数据速率，原理框图如图2示。

协议分析仪上高速信号较多，单组总线宽达64位，时钟速率66.6MHz，差分线对速率2.5Gbps。

对于宽数据总线和快时钟速率，信号集成设计至关重要，一方面要保证每一个关键信号的信号完整性，同时在时序上需要满足接收芯片对于信号采样点的需求，以保证稳定无误的采样。

本设计中采用了Cadence 提供的SigXplorer仿真设计工具，以IBIS作为仿真模型，对关键信号进行了预仿真和布线后仿真，同时对关键链路进行了严格的时序裕度计算。

文章限于篇幅，以部分关键链路和关键信号的设计为例来展开，其他内容在此不再赘述。

差分信号的端接和匹配CPRI分析仪板卡上存在LVDS、CML和LVPECL等多种差分电平，不同电平之间的互连需要精心地设计他们之间的匹配和端接，以实现稳定可靠的工作。

CPRI协议分析与测试工具方案

CPRI协议分析与测试⼯具⽅案Validate & DebugInvestigator? not only validates compliance and interoperability to CPRI specifications, but also offers a complete test environment to debug when tricky problems and errors are encountered. Investigator TM ’s capability to see every bit down to the hardware level give us our motto:“We never miss a bit.”Fully-Integrated ArchitectureInvestigator’s architecture incorporates its protocol analyzer and traffic generator into the same hardware, making it an elegant and complete solution for debugging devices within a CPRI environment.General Specifications:Integrated Protocol Analyzer and Traffic GeneratorSupporting all CPRI versions up to and including 4.1 1.228, 2.457, 3.072, 4.915 & 6.144 Gbps link speeds Up to 32 time -synchronized full -duplex channels ? Lossless 100% line rate data capture ? Visibility down to the bit levelReal time analysis, filtering and triggering Real time traffic generation of CPRI packets A variety of connector and cable options available ?Multiple chassis configurations, including portable, rack mount, and ruggedizedSolutions Datasheet:Investigator? for CPRI ?Absolute Analysis Investigator CPRI Protocol T esterInvestigator ? Software above shown with 4U Rack Mount Platform OptionInvestigator? for CPRI provides a comprehensive tool set for validating and debugging devicesusing CPRI up to version 4.2CPRI ? is a trademark of Nokia SiemensBypass and Traffic Generation ModesInvestigator? monitors CPRI link traffic in different modes:Bypass mode : Investigator is passive to the line, and monitors traffic in real time agnostically.Traffic Generation Mode :Investigator is used as an end -point device, so generate packet data to the device under test, andsimultaneously listen to its response.Monitor Multiple PointsThe capacity of Investigator is 16 link pairs. This gives the tool the capability of monitoring multiple points simultaneously, and view the results with full time correlation. This capability is not limited to a single protocol. Multiple types of protocols can also be monitored to check data passing through multiple protocol domains.Monitor Errors Real-TimeInvestigator? captures data at full line rate. Couple this with its advanced triggering and filtering, allows users to monitor for conditions and errors in real -time. This not only saves time to find the problem, but also helpsdesigners quickly find which device is misbehaving. This proprietary filtering and triggering is unique to theindustry, and has the power to reduce your debug time in half or more.Investigator ? CPRI Solution OverviewThe Most Advanced Protocol Test Tool Available TodayThe Investigator? product line is the most advanced platform for testing high speed CPRI links today. All required testing functions, as well as multiple protocol support, are available in a single piece of hardware, leveraging your test equipment investment so you can focus on designing your device. Investigator has been successfully used in almost every industry where high speed communications are required, including military, aerospace, telecom, storage, networking, post silicon verification, and embedded systems.Investigator TM supports the testing of up to 16 concurrent full-duplex channels all using a single clockFind and Debug Errors FastInvestigator software provides exceptional functionality to find and debug errors fast. The software can constantly monitor data on the line, and only capture events neces-sary for your debug. This both saves time as well as precious capture data, insuring you will capture only the required conditions that caused the problem.To achieve this, the software utilizes a number of advanced functionality, including: ? Alarms : Build and save custom trigger, filter and capture configurations to server for later use, or use as part of a formal test procedure ? Advanced triggering : Start capturing data only when specific conditions are met ? Powerful filtering : Sift through trace data fast, and filter out all conditions except the ones you are looking for ? Search facilities : Find any data pattern within any packet or control symbol, and maintain a library of predefined search patterns ? Bookmarks : Set bookmarks for reference in later debugging Collaboration and Offline ViewingThe Investigator Viewer is available for free download, enabling design team collaboration with captured trace data. All traces can be captured and stored on any standard PC.Data Display FormatsRaw, 8B/10B, hexadecimal, and frame modes Detailed decode of each packet or control symbol down to individual bit level ? Highly configurable trace display with color coded channel data ? Independent or merged channel views ? Multi -layer post capture filtering on all fields.Search FacilitiesFind next and previous packets Create and go -to bookmarks Search for source or destination address Search for any data pattern within a packet or control symbol ? Library of predefined search items ? Find trigger events within a trace. Software Functions - Displaying and Finding Trace DataStatisticsCharacterize link performance with real time statistics monitoring. Provides bookmarks, search, event log, and readily customizable tabular or graphical displays of link data. Performance Statistics furtherenhances Investigator’s reputation for unrivalled flexibility, power and ease of use in high -speed data capture, decode and analysis.Investigator Trace Viewer showing a CPRI word view traceExpert Control: Find and Trigger on AnythingPart of the exercise of validating and debugging involves finding the problem quickly, without having to sift through gigabytes of data. With Investigator, the advanced triggering will allow you to trigger on any event or character within the protocol specification, and then setup automated multi -step tests.Advanced Analysis CapabilitiesTriggering Options ? Multi -level triggeringTrigger on multiple consecutive events, or across every channel Select from a list of predefined trigger events State machine “loop sequence” triggering ? Re -arm trigger if condition is not met ? Independent channel triggersAnalyzer ControlCapture and decode data before & after the triggerSend out an external sync out signal to any oscilloscope orlogic analyzerLoop back to begin after capturing data Use Boolean logic for up to 32 trigger conditions Re -arm trigger if condition is not met ? Independent channel triggersA Multi -Condition Trigger ExampleGenerate Real CPRI Packet Data To Your DeviceAbsolute Analysis Investigator’s CPRI Traffic Generator allows you to generate compliant traffic into a Device Under Test (DUT) with complete control over the timing and content of the data. Valid and invalid traffic streams can be defined to test device error recovery. The traffic generator’s ability to maintain full -line rate traffic, even across multiple links, allows deviceperformance to be measured and operation under stress to be characterized.Investigator’s Traffic Generator together with the Frame Builder application allows user -defined data to be sent across the interface.CPRI Traffic GeneratorUse Frame Builder to Define Payload and Control DataThe Frame Builder provides an easy to use GUI to create implementation defined payload and/or control symbols.To create such an event the user simply enters the value for each field or uses the default values supplied. Frame Builder uses the contents of the Protocol Database to display the field names and their default values in the GUI. Nested protocols are also supported.Critical timing events that cannot be supported in software are handled by the FPGA’s on the Interface Card such as flow control. These are configurable by the user.Frame Builder can also be expanded to generate data to external applications using .bin, .pcap and .csv formats.Generate CPRI Packet Data Using our Traffic GeneratorUse Frame Builder to generate Implementation Defined packetsand control symbolsWrite your own test case suitesAll of the functions used by the various Investigator applications are made available to the user through the Investigator Library API. The ‘C’ compatible interface allows 3rd party applications to be created on top of the investigator platform that can be used for Test Automation, Production Testing or Conformance Testing.The API can also be accessed from a UNIX platform using remote procedure calls enabling the integration of Unix -based platforms into theInvestigator Solution. As the support of Java -based applications increases within the Investigator platform, parts of the solution can run natively under UNIX.Investigator ?Library Application Programming Interface (API)Create your own custom protocolsThe Protocol Editor is easy to use, powerful means of adding implementation defined packets and control symbols, per the CPRI specification.The Protocol Editor uses a GUI to correctly display the translated data from the link. Once it is saved into the protocol database the new or revised protocol is available for decoding and searching within the Trace Viewer, in the Protocol Analyzer as trigger and filter definitions, also in the Frame Builder as a communications event.Investigator ?Protocol EditorInvestigator?ConnectivityA variety of connector types available The ports on every Investigator System have been standardized to accommodate the widest range of connections using the SFP (small form factor pluggable) transceiver specification.We support the most common connection methods for CPRI devices, which include:SFP to SMA cablesFlying leadsInterposer cardsMidbus probeQSFP to Infiniband style cables (not shown) QSFP to optical cables (not shown)QSFP to SMA cables (not shown)Please contact us for your specific connector and cabling needs.A Variety of Connectors and Cables Are Available (Not Shown: QSFP to InfiniBand or QSFP to optical cables)Select the chassis to suit your needs Investigator Platforms have been designed to meet a number of different customer requirements from high port count to extreme portability and ruggedization.Investigator makes use of industry standards within its design to protect customer investments in our technology. This means future upgrade paths are flexible and cost effective. Often, additional protocols and capabilities can be self-installed into existing hardware, without having to send the unit back to the factory.Investigator platforms use industry standard PC-based platforms, Windows-based operating systems and Java -based applications.Absolute Analysis invests time and effort in ensuringthe enclosure technology provides appropriate power and cooling for the Investigator Interface Cards. Each platform provides exactly the same high level of functionality as the others with the only difference being the number of Interface Cards, and consequently the number of communications ports, supported.Investigator?Platforms PortablesThree ScreenRack MountBenchtopInformation included in this overview is subject to change without notice. For detailed specifications please contact Absolute Analysis.Absolute Analysis Investigator? is a trademark of Absolute Analysis. ? Copyright 2011 Absolute Analysis Service and SupportAbsolute Analysis provides unsurpassed service to all Investigator ? users including remote diagnostics, extended warranties, and upgrade paths to current offerings from any Investigator ? system.TrainingAbsolute Analysis offers comprehensive training courses for products and protocols. Training can be provided at your location or remotely, and can be customized to your requirements.Investigator TM for CPRI TM Solutions SummaryA complete solution on a single piece of hardwareFunctions Protocol Analyzer and Traffic Generator for CPRI Specification Support Supports 1.4, 2.1, 3.0, 4.0, and 4.1 versions of the CPRI specification.Speed Support1.228,2.457,3.072,4.915 & 6.144 Gbps speeds supportedCapture Memory Capacity Maximum 4 GB per card, or 1 GB per port. Triggering FunctionsTrigger on real -time traffic, using any control symbol, packet or port. Advanced Boolean functions for setting trigger conditions, including external trigger in and out capabilities.FilteringFilter trace data on any symbol or packet. Save filterconditions for later analysis. Add note and bookmarks to help facilitate debugging.API SupportUse the API to control the analyzer and traffic generator with an external C program. Automate test cases, and reproduce specific traffic pattern to facilitate a repeatable test plan.Network Connections The Investigator? platform supports a variety of connectors and cables, including QSFP to SMA, flying leads, and midbus probes.Maximum Port Count Up to 16 full duplex or 32 half duplex ports on a single chassesj.Platforms and ConfigurationsAbsolute Analysis Investigator? Systems are available in several platforms ranging from portable to high port count rack mounts to ruggedized chassis.。