基于PAM4 编码的双路模拟信号合路传输电路实现

基于PAM4 编码的双路模拟信号合路传输电路实现
作者：李兆玺孙立悦黄国勇黄楠楠杨春艳
来源：《中国新通信》 2018年第3期
【摘要】介绍了学科热点技术PAM4 编码调制技术，基于此给出了数字电路综合实验的设
计方案，实现了功能单元模块化，便于学生加深理解具体模块功能，进而掌握数字电路的整体
概念，进一步充实了数字电路的实验手段。

实验结果表明，本文提出的设计方案是行之有效的。

【关键词】 PAM4 编码实验教学数字电路
引言
近年来，随着数字电路技术的迅猛发展和新型器件的研发使用，数字电路实验的教学内容
和设计方法都有了较大的更新和变革。

为使数字电路实验更具先进性和综合性，我们以PAM4
调制技术为核心[1-2]，设计开发了一个新的综合性数字电路实验[3]，该实验涉及到数字电路
中的振荡、时钟脉冲、时序逻辑电路、模/ 数与数/ 模转换等内容。

通过此实验，可使学生初
步接触编码调制和时序电路的设计，解决了学生对数字电路的实质缺乏整体概念的问题。

一、综合实验原理
随着高速大容量传输系统的不断升级，编码调制方式也不断升级，PAM4 编码调制方式采用多个电平实现调制，从而每个符号周期可以传输更多的比特信息，谱效率更高，进而节省芯片
设计成本，因此业界对采用更高阶的PAM4 调制方式呼声越来越高[4-5]。

如表1 所示为本文设定的PAM4 信号比特符号映射表，利用PAM4 调制信号的实现原理，
可以将两路数字信号联合编码，实现双路数字信号的合路传输，图1 是本文原理框图。

图中首先将两路模拟信号分别加直流，为后续A/D 变换的采样做准备。

通过设计时序电路，获得比特时钟和采样时钟，分别控制A/D 转换器，将模拟语音信号转化成串行二进制比特，根
据映射规则，分别取两路独立的比特信息流中相对应的1 位合成两位比特，形成PAM4 信号。

接收端通过译码电路，D/A 转换，恢复出两路信号。

二、电路实现
如图1 所示，首先需要根据系统的动态范围，设计等间隔的四个电平作为传输符号电平，
传输符号电平值可用二极管串联，或者电阻分压而得到。

选定传输符号电平后，根据表1 的映
射规则，将A/D 变换后的串行二进制比特流分别作为四选一开关的输入端，通过AB 的状态，
选择不同的电平值，输出端即为PAM4 调制信号。

解调电路由比较器和译码电路构成，由于已知PAM4 信号形成的映射规则，故需先设计得
到四个标准电平作为比较器的比较电平，本文采用不同阻值的电阻分压形成满足阈值条件的四
个标准电平。

本文设计PAM4 的输入信号从比较器的反相输入端送入解调电路，故若比较器输出端得到
的符号集为{S4,S3,S2,S1}={0,0,0,0} 时，则表明输入信号高于所有阈值电平，即可译为信号
传输符号集中的V4，以此类推可以得到解调电路的编码映射规则如表2 所示。

三、整体版图展示
本文设计开发的系统整体版图如图2 所示，电路板的设计实现了功能单元模块化，便于学生测试观察信号波形变化，从而理解各个单元模块的功能。

整体版图左侧提供了面包板，用于单元模块电路的测试搭建，学生可以对每个单元模块进行单独设计。

四、电路测试与分析
本节针对不同功能模块以及信号传输线路进行逐步测量并验证设计方案的可行性。

4.1 总时钟与采样时钟波形
本文采用CD4060 芯片作为时序电路部分的分频振荡器，其芯片晶振为10MHz，设计其采样率为19.5KHz，比特率为312.5KHz。

首先对时序电路进行测量，其中包括比特时钟（整体版图中用“总时钟”标注）和采样时钟，总时钟如图3 中波形1 所示，AD 采样时序CS 如图5 中波形2 所示。

从图中可以得出总时钟脉冲的峰峰值约为4.2V，频率约为323KHz。

其频率与理论值
312.5KHz 相差不大；且在采样时序一周期内总时钟有16 个高电平，经过叠加后可以得到系统所需的15 位码值。

4.2 串码输出、串码恢复与采样时钟
图4 中波形3 为上文提到的采样时钟信号，波形4 为串码输出信号；波形1 为串码恢复信号。

从图中可以看出，每个采样时钟脉冲中存在15 个窄脉冲，两输入信号的窄脉冲排列是不一样的，所携带的信息亦不同。

4.3 两路串码输出波形、PAM4 波形与采样时钟
图5 中波形1 和波形4 为两路串码输出波形；波形2 为合成的PAM4 调制信号，从波形中可以看出，PAM4 电平码中存在四个不同幅值的电平，通过这些不同的幅值可以在恢复端译码时将信号区分开。

4.4 两路输入信号与输出信号
模拟输入信号的波形可随意选择，本实验设置两路输入信号分别为频率1KHz、幅度1.5V 的正玄波和三角波，分别为图6 中波形2 和波形3。

输出信号分别为图6 中波形1 和波形4，可以看出输出波形由脉冲叠加而成，其形状、幅度及频率均与输入信号相近，仅在相位上略有差异，这是由于A/D 和D/A 转换模块存在一定的延迟造成的。

实验结果表明，本文设计的电路可近乎理想无失真的恢复输入信号，有效实现双路模拟信号的合路传输。

五、结语
本文分析介绍了基于PAM4 编码技术的一项数字电路综合性实验，缓解了目前数字电路综合性实验设置较少，且很难涉及到学科前沿技术的问题。

我们将在教学实践中进一步探索，应
用更多先进的技术和手段，促使学生广泛应用类似PAM4 技术等学科热点技术取代陈旧的实验
方法来完成更多实验，提高其综合设计能力。

参考文献
[1] 羊梅君. 通信原理[M]. 武汉：华中科技大学出版社, 2013.[2] 金琦, 胡毅, JINQi, 等. 100/400Gbit/sPAM4 光收发模块的技术分析[J]. 光通信研究, 2016(2):33-36.
[3] 李旭, 张为公. 基于科研项目的数字电路创新型实验教学改革[J]. 实验室研究与探索, 2015, 34(1):168-171.[4] Lee J, Chiang P C, Peng P J, et al. Design of 56 Gb/s NRZ and PAM4 SerDes Transceivers in CMOS
Technologies[J].IEEE Journal of Solid-State Circuits, 2015, 50(9):2061-2073.[5] Hu K, Wu L, Chiang P Y. A Comparative Study of 20-Gb/s NRZ and Duobinary Signaling Using StatisticalAnalysis[J]. IEEE Transactions on Very Large Scale Integration Systems, 2012, 20(7):1336-1341.。