阎石《数字电子技术基础》(第5版)(名校考研真题 门电路)【圣才出品】
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。 （3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存 储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。 只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除 的可编程 ROM（EPROM）几种不同类型。 随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为 静态存储器（SRAM）和动态存储器（DRAM）。
阎石《数字电子技术基础》(第5版)(章节题库 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件一、选择题1．（多选）关于PROM和PAL的结构，以下叙述正确的是（）。
A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程【答案】AD【解析】PROM由存储矩阵、地址译码器和输出电路组成。
其中与阵列是固定的，不可编程，初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM，PROM的内容一经写入以后（改变的是或阵列），不能修改。
PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题1．与PAL相比，GAL器件有可编程的输出结构，它是通过对______行编程设定其______的工作模式来实现的，而且由于采用了______的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
【答案】机构控制字；输出逻辑宏单元；E2CMOS2．PAL是______可编程，EPROM是______可编程。
【答案】与阵列；或阵列3．GAL 是______可编程，GAL 中的OLMC 称______【答案】与阵列；输出逻辑宏单元4．在图8-1所示的可编程阵列逻辑（PAL ）电路中，Y 1＝______，Y 3＝______。
图8-1【答案】；123234134124I I I I I I I I I I I I +++12I I ⊕【解析】×表示连通，在一条线上的×表示与，然后通过或门连接在一起。
三、简答题1．如图8-2所示为PAL16L8的一部分电路，试分析该电路，写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
图8-2答：当X＝0时，F所在三态门选通；X＝1时，三态门关闭。
故该电路的逻辑关系式为：。
2．下面图8-3所示的3个卡诺图代表3个4变量逻辑的逻辑函数。
（1）用PROM实现，画出码点矩阵图；（2）用PLA实现，画出码点矩阵图。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)
图形符号：
或者
表 2-4 异或真值表
表 2-5 同或真值表
二、逻辑代数的基本公式和常用公式 逻辑代数的基本公式和常用公式分别如表 2-6 和表 2-7 所示。
2 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
表 2-6 逻辑代数的基本公式
表 2-7 若干常用公式
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
2.1 复习笔记
一、逻辑代数中的三种基本运算 1．基本逻辑运算 （1）与：只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为
逻辑与，或称逻辑相乘。逻辑运算写成Y = AgB ，真值表如表 2-1 所示。
从最小项的定义出发可以证明它具有如下的重要性质：
a．在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为 1；
b．全体最小项之和为 1；
c．任意两个最小项的乘积为 0；
d．具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
②最大项：在 n 变量逻辑函数中，若 M 为 n 个变量之和，而且这 n 个变量均以原变量
图形符号：
或者
（2）或：在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果
关系称为逻辑或，也称逻辑相加。逻辑运算写成Y = A + B ，真值表如表 2-2 所示。
图形符号：
或者
（3）非：只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种
因果关系称为逻辑非，也称逻辑求反。逻辑运算写成Y = A，真值表如表 2-3 所示。
Y=F(A,B,C,…) 由于变量和输出(函数)的取值只有 0 和 1 两种状态，所以我们所讨论的都是二值逻辑函 数。 任何一件具体的因果关系都可以用一个逻辑函数来描述。 1．逻辑函数的表示方法 （1）逻辑真值表：将输入变量所有的取值下对应的输出值找出来，列成表格，即可得 到真值表。 （2）逻辑函数式：将输出与输入间的逻辑关系写成与、或、非等的组合式，即可得到
阎石《数字电子技术基础》(第5版)(课后习题 数制和码制)【圣才出品】
1.3 将下列二进制小数转换为等值的十进制数。
（1）（0.1001）2
；（2）（0.0111）2
；（3）（0.101101）2
（0.001111）2 。
解：（1） (0.1001)2 1 21 0 22 0 23 1 24 0.5625 （2） (0.0111)2 0 21 1 22 1 23 1 24 0.4375
3/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
1.9 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点
以后 4 位有效数字。
Байду номын сангаас
（1）（25.7）10 ； （2）（188.875）10 ； （3）（107.39）10 ； （4）
（174.06）10 。
2/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
。
解：（1）
8C 16
1000
1100 2
（2） 3D.
BE 16
0011 1101.1011 1110 2
（3）
8F
.FF
16
1000
1111. 1111
1111 2
（4） 10.
00 16
0001
0000.0000
（4） (255)10 (11111111)2 (FF )16
1.8 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点 以后 8 位有效数字。
（1）（0.519）10 ； （2）（0.251）10 ； （3）（0.0376）10 ； （4） （0.5128）10 。
解：（1） (0.519)10 (0.10000100)2 (0.84)16 （2） (0.251)10 (0.01000000)2 (0.40)16 （3） (0.0376)10 (0.00001001)2 (0.09)16 （4） (0.5128)10 (0.10000011)2 (0.83)16
阎石《数字电子技术基础》(第5版)配套模拟试题及详解(一)【圣才出品】
阎石《数字电子技术基础》(第5版)(课后习题 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件8.1试分析图8-1的与-或逻辑阵列，写出Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式。
图8-1解：Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式分别为：Y 1＝A'＋B ＋C ＋D'Y 2＝AB ＋A'B'＋CD'＋C'DY 3＝ABCD ＋A'B'C'D'8.2试分析图8-2的与-或逻辑阵列，写出Y 1、Y 2与A 、B 、C 、D 之间的逻辑关系式。
图8-2解：Y1、Y2与A、B、C、D之间的逻辑关系式分别为：Y1＝（AB'＋A'B＋CD）'当AB＝1时，Y2＝（CD'＋C'D）'，否则Y2呈现高阻态。
8.3 试分析图8-3中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。
图8-3解：Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式分别为：Y1＝（A'B'＋A'C'＋A'D'＋A'E'＋B'C'＋B'D'＋B'E'＋C'D'＋C'E'＋D'E'）'Y2＝ABCD＋ACDE＋ABCE＋ABDE＋BCDEY 3＝ABCDE8.4 用PAL16L8产生如下一组组合逻辑函数。
画出与-或逻辑阵列编程后的电路图。
PAL16L8的电路图见图8-3。
解：先将组合逻辑函数化为与-或-非形式。
得到用PAL16L8的实现如图8-4所示。
图8-48.5 试分析图8-5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。
工作时，11脚接低电平。
图8-5解：若11脚接低电平，电路正常工作。
阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】
第5章 触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。
[成都理工大学2006 研]A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时,Q＝1 、Q'＝O 。
在SD＝1；当S＝0,R＝1 时,Q＝0,Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．设计一“00001111”串行序列发生器，最少需要触发器个数是（）。
[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
3．（多选）下列所示的电路中，能完成逻辑功能的电路有（）。
[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为＝；JK 触发器的特性方程为1n QD +=n Q ；T 触发器特性方程为＝;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1．对于D 触发器，欲使则输入D ＝______。
[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程，可得2．施密特触发器输入端加正弦波信号，则输出为同频率的______。
[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3．图5-1为某触发器状态图，该触发器为______触发器。
[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能，没有置数功能，所以肯定不是RS 触发器，而JK 触发器需要两个不同变量的输入，图中的变量数只有一个，所以应该是T 触发器或者D 触发器，T 触发器特性方程为，当Q ＝1时，输入T ＝1,应该会得到逻辑电平0，而不是1； D 触n+1Q TQ TQ =+发器特性方程为，符合状态转换图。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-半导体存储器(圣才出品)
第7章半导体存储器7.1 复习笔记一、概述半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。
半导体存储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。
只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数据。
ROM的优点是电路结构简单，而且在断电以后数据不会丢失。
它的缺点是只适用于存储那些固定数据的场合。
只读存储器中又有掩模ROM、可编程ROM（PROM）和可擦除的可编程ROM（EPROM）几种不同类型。
随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器里写入数据或从中读出数据。
根据所采用的存储单元工作原理的不同，又将随机存储器分为静态存储器（SRAM）和动态存储器（DRAM）。
二、只读存储器（ROM）1．掩模只读存储器掩模ROM内部存储的数据“固化”在里边。
ROM电路结构包含存储矩阵、地址译码器和输出缓冲器，如图7-1所示。
（1）存储矩阵由许多存储单元排列而成，存储单元可用二极管或三极管或MOS管构成。
每个单元能存放1位二值代码（0或1），每个存储单元有一对应的地址代码。
（2）地址译码器的作用是将输入的地址代码译成相应控制信号，利用这个控制信号从存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。
（3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与系统的总线连接。
图7-1 ROM的电路结构框图2．可编程只读存储器（PROM）PROM初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM。
PROM的总体结构与掩模ROM一样，同样由存储矩阵、地址译码器和输出电路组成。
PROM的内容一经写入以后，就不可能修改了，所以它只能写入一次。
因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3．可擦除的可编程只读存储器（EPROM）（1）EPROM（UVEPROM）：EPROM用紫外线照射进行擦除，采用叠栅注入MOS管制作的存储单元。
阎石《数字电子技术基础》(第5版)(名校考研真题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路一、选择题1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。
[电子科技大学2008研]A．110011B．110101C．111000D．110110【答案】B【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个6264计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。
[北京科技大学2010研]A．寄存器B．移位寄存器C．计数器D．存储器【答案】B【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
[北京邮电大学2010研]A ．1110B ．1111C ．1101D ．1100【答案】C【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝11014．某计数器的状态转换图如下图所示，该计数器的模为（ ）。
[电子科技大学2010研]A ．三B ．四C ．五D ．八图6-1【答案】C【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1．8级扭环计数器的状态转换圈中，无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存器在传输过程中数据是一次传递的，所以需要至少6位移位寄存器。
表6-13．一个三级环形计数器的初始状态是Q2Q1Q0＝001（Q2为高位），则经过40个时钟周期后的状态Q2Q1Q0＝______。
阎石《数字电子技术基础》(第5版)(课后习题 数-模和模-数转换)【圣才出品】
第11章 数-模和模-数转换11.1 在图11-1所示的权电阻网络D／A转换器中，若取V REF＝5 V，试求当输入数字量为d3d2d1d0＝0101时输出电压的大小。
图11-1解：根据题意,当输入数字量为d3d2d1d0＝0101时，输出电压为＝－1.5625 V11.2 在图11-2给出的倒T形电阻网络D／A转换器中，已知V REF＝－8V，试计算当d3、d2、d1、d0每一位输入代码分别为1时在输出端所产生的模拟电压值。
图11-2解：由题意可得因此，当31d =时，O 4v V =；当21d =时，O v 2V =；当11d =时，O 1v V =；当01d =时，O 05v .V =。
11.3 在图11-3所示的D ／A 转换电路中，给定V REF ＝5V ，试计算（1）输入数字量的d 9～d 0每一位为1时在输出端产生的电压值。
（2）输入为全1、全0和1000000000时对应的输出电压值。
图11-3解：由题意可得因此，题（1）、（2）的结果如表11-1所示。
表11-111.4 在图11-3由CB7520所组成的D ／A 转换器中，已知V REF ＝－10V ，试计算当输入数字量从全0变到全1时输出电压的变化范围。
如果想把输出电压的变化范围缩小一半，可以采取哪些方法?解：由题意可得当输入全为0时，有0O min v V =；当输入全为1时，有()1010219992REF O max V v .V =--=。
因此，电压变化范围为0～9.99 V 。
如果想把输出电压的变化范围缩小一半，可以采取以下方法：①令参考电压REF V 的绝对值减半；②令求和放大器的放大倍数减少一半。
即在out I 与放大器输出端O v 之间外接一个大小等于2R 的反馈电阻。
11.5 图11-4所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路。
已知CB7520的V REF ＝－10V ，试画出输出电压O v的波形，并标出波形图上各点电压的幅度。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观，有时可将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法的步骤 （1）进行逻辑抽象：提出的设计要求是用文字描述的一个具有一定因果关系的事件， 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系，确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量，而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 （2）写出逻辑函数式：为便于对逻辑函数进行化简和变换，需要把真值表转换为对应 的逻辑函数式。 （3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 （4）将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘 积项最少，而且每个乘积项中的因子也最少； ②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
（2）二-十进制译码器：逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
（3）显示译码器 ①半导体数码管：每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等；缺点是工作电流比较大。 ②液晶显示器：液晶是一种既具有液体的流动性又具有光学特性的有机化合物，它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低；缺点是响应速度 较低，限制了其应用。 （4）用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式； ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式； ③利用附加的门电路将这些最小项适当地组合起来。
数字电子技术基础(第五版)阎石主编
辽宁石油化工大学考试题2007 -- 2008 学年第 2 学期课程名称：数字电子技术考试形式：闭卷授课学院：信息与控制工程学院试卷共8 页试卷：A 适用专业班级：自动化、电气、电信、测控06级题号一二三四五六七八九十总分得分一.填空题（每题3分，共15分）1．（166）8=（）16 =（）10 =（）22．D触发器的特征方程为，JK触发器的特征方程为，T触发器的特征方程为。
3．能够存储二值信息或代码的器件有_____________、______________、_______________。
4．下图所示权电阻网络D/A转换器中，若取VREF=5V，则当输入数字量为d3d2d1d=1101时输出电压为_____________。
5．下图中G1为TTL门电路，输出状态为_________。
二、选择题（每题3分，共15分）1．测得某逻辑门输入A，B和输出F的波形如图所示，则F（A，B）的表达式为。
A、F=ABB、F=A+BC、F=A⊕BD、F=ABABF2．能实现分时传送数据逻辑功能的是（）。
A、TTL与非门B、三态逻辑门C、集电极开路门D、CMOS逻辑门3．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于。
A、电源电压B、触发信号幅度C、触发信号宽度D、外接R、C的数值4．为了构成4096×8的RAM，需要________片1024×2的RAM。
A、16片；B、8片；C、4片；D、2片。
5．某模/数转换器的输入为0 ~10V模拟电压，输出为8位二进制数字信号（D7 ~ D0)。
若输入电压是2V，则输出的数字信号为____________。
A、00100011B、00110011C、00100001D、00110001三、(6分)用卡诺图将下列逻辑函数化成最简“与或”式。
F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)四、（15分）某工厂有A、B、C三个车间，各需电力10千瓦，由变电所的X、Y两台变压器供电。
阎石《数字电子技术基础》(第5版)(课后习题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路6.1 分析图6-1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
图6-1解：电路的驱动方程为12121211J Q ',K J Q ,K ====将驱动方程代入JK 触发器的特性方程''Q JQ K Q *=+，可得电路的状态方程为12111212n n Q Q 'Q ',Q Q Q '++==电路的输出方程为2Y Q =因此，可画出状态转换图及时序图如图6-2所示。
图6-26.2 分析图6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
图6-3解：电路的驱动方程为1321312D Q ',D Q D Q Q ===将驱动方程代入D 触发器的特性方程Q D *=，可得电路的状态方程为1231113112n n n Q Q ',Q Q Q Q Q +++===电路的输出方程为()13Y Q 'Q '=因此，可画出状态转换图如图6-4所示，可见电路可以自启动。
图6-46.3 分析图6-5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图6-5解：电路的驱动方程为11322131233J K Q ',J K Q ,J Q Q ,K Q ======将驱动方程代入JK 触发器的特性方程1''n QJQ K Q +=+，可得电路的状态方程为113131n Q Q 'Q 'Q Q +=+＝Q 3⊙Q 12311212121123n n Q Q Q 'Q 'Q Q Q Q Q Q Q '++=+=⊕=电路的输出方程为3Y Q =因此，可画出状态转换图如图6-6所示，可见电路可以自启动。
图6-66.4 试分析图6-7时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)
电流不超过10 A ，而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗以接电源或接地。 （2）GAL 的输出除具备一般三态输出缓冲器的特点（能驱动较大负载、起隔离作用以
图 8-2 FPGA 内静态存储器的存储单元 但 FPGA 本身也存在着一些明显的缺点： ①它的信号传输延迟时间不是确定的； ②由于 FPGA 中的编程数据存储器是一个静态随机存储器结构，所以断电后数据便随 之丢失。因此，每次开始工作时都要重新装载编程数据，并需要配备保存编程数据的 EPROM。 这些都给使用带来一些不便； ③FPGA 的编程数据一般是存放在 EPROM 中的，而且要读出并送到 FPGA 的 SRAM 中，因而不便于保密。
在尚未编程之前，与逻辑阵列的所有交叉点上均有熔丝接通。编程时将有用的熔丝保留， 将无用的熔丝熔断，即得到所需的电路。
2．PAL 的输出电路结构和反馈形式 根据 PAL 器件输出电路结构和反馈方式的不同，可将它大致分成专用输出结构、可编 程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。
的电流变化率，也就减小了噪声电压。
三、可擦除的可编程逻辑器件（EPLD） EPLD 采用 CMOS 和 UVEPROM 工艺制作，集成度比 PAL 和 GAL 器件高得多，其产 品多半属于高密度 PLD。与 PAL 和 GAL 相比，EPLD 具有以下特点： ①采用 CMOS 工艺，EPLD 具有 CMOS 器件低功耗、高噪声容限等优点。 ②采用 UVEPROM 工艺，以叠栅注入 MOS 管作为编程单元，不仅可靠性高、可改写， 且集成度高、造价便宜。 ③输出部分采用可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出 电路结构可编程的优点，且增加了对 OLMC 中触发器的预置数和异步置零功能，有更大的 使用灵活性。
阎石《数字电子技术基础》(第5版)(课后习题 触发器)【圣才出品】
第5章 触发器5.1 画出图5-1由与非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D ′、R D ′的电压波形如图中所示。
图5-1解：波形图如图5-2所示。
图5-25.2 画出图5-3由或非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D 、R D 的电压波形如图中所示。
图5-3解：波形图如图5-4所示。
图5-45.3 试分析图5-5所示电路的逻辑功能，列出真值表，写出逻辑函数式。
图5-5解：当CLK＝0时，S、R的值不能加到或非门，此时Q的状态保持不变。
当CLK＝1时，Q的状态随SR的不同而发生变化，真值表如表5-1所示。
表5-1卡诺图如图5-6所示。
图5-6化简得n1+=+Q S R'QSR=。
5.4 图5-7所示为一个防抖动输出的开关电路。
当拨动开关S时，由于开关触点接通瞬间发生振颤，S D′和R D′的电压波形如图中所示，试画出Q、Q′端对应的电压波形。
图5-7解：Q 、Q′端对应的电压波形如图5-8所示。
图5-85.5 在图5-9所示电路中，若CLK 、S 、R的电压波形如图中所示，试画出Q 和Q′端与之对应的电压波形。
假定触发器的初始状态为Q ＝0。
图5-9解：当CLK ＝0时，SR 的值不能加到或非门，此时Q 的状态保持不变。
当CLK ＝1时，成为与非门组成的SR 触发器。
Q 和Q′端对应的电压波形如图5-10所示。
图5-105.6 若将电平触发SR 触发器的Q 与R 、Q′与S 相连，如图5-11所示，试画出在CLK 信号作用下Q 和Q′端的电压波形。
已知CLK 信号的宽度t W ＝4t pd 。
t pd 为门电路的平均传输延迟时间，假定t pd ≈t PHL≈t PLH 。
设触发器的初始状态为Q ＝0。
图5-11解：当CLK ＝0时，触发器输出保持不变；当CLK ＝1时，输出随SR 触发器变化。
脉冲的上升沿到来时，S ＝1，经过G 1门和G 3门的时延，Q 被置1；同时，经过G 2门的时延，G 2门输出为1。
数字电子技术基础阎石主编第五版
四、触发器分类
SR锁存器
按
SR触发器
按
逻
构 造
电平触发旳触发器 辑 功
JK触发器
可 分
脉冲触发旳触发器 能 可
D触发器
为
边沿触发触发器
分 为
T和T′触发器
5.2 触发器旳电路构造与动作特点
一、SR锁存器 （基本RS触发器）
1.或非门构成
RSD— RSeetset 直直接接复置位位端端 ((置置01端端））
转换环节：
（1）写出已经有触发器和待求触发器旳特征方程。
（2）变换待求触发器旳特征方程，使之形式与已经 有触发器旳特征方程一致。
（3）比较已经有和待求触发器旳特征方程，根据两 个方程相等旳原则求出转换逻辑。
（4）根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器旳特征方程，使之形式与JK触发器旳特征 方程一致：
T触发器特征方程：
Q* TQ T Q T Q
J T 与JK触发器旳特征方程比较，得： K T
电 路 图
D触发器→T触发器
D T Q
D触发器→T＇触发器
D Q
三、触发器电路构造和逻辑功能旳关系
同一种逻辑功能旳触发器能够用不 同旳电路构造实现。反过来，用同一种 电路构造形式能够作成不同逻辑功能旳 触发器。
RS触发器特征方程
Q* S RQ RS 0
Q* S RQ S(Q Q ) RQ SQ SQ RQ SQ RQ SQ (R R) SQ RQ RSQ RSQ SQ RQ
Q* JQ K Q
Q* SQ RQ
比较，得：
J K
S R
电路图
JK触发器→T触发器
0
数字电子技术基础第五版(阎石)第1章绪论习题答案
5.C 6.B 7. D
补充习题:
8.设n>=10，下面程序段的时间复杂度是（ for(i=10; i<n; i++) ）。
{
j=k=0; while(j+k<=i) if (j>k) k++; else j++;
B）O(n) C）O(nlog2n) D）O(n2)
} A）O（log2n）
9.计算机算法是指( )。 A)计算方法 B)排序方法 C)调度方法 D)解决问题的有限运算序列 8.D 9.D
补充习题:语句频度与时间复杂度
5. 在下面的程序段中，对ｘ的赋值语句的频度为: n(n+1)(n+2)/6 O(n3) for（i= 1；i<=n; i++） for(j=1;j<=i;j++) n n for (k＝1;k<=j; k++) 1 1 ｘ＝ｘ+1； i1 j i 6. 已知如下程序段,则各语句的频度为: n n n for（i= n；i>=1; i- -） //语句1 n+1 1 1 { x=x+1； //语句2 n i1 j i i1 for（j= n；j>=i;j--） //语句3 n(n+3)/2 n (n i 1) n y=y+1; //语句4 n(n+1)/2 i1 }
习题1.2:
r1={(p1,p2),(p3,p4),(p5,p6),(p7,p8)} r2={(p1,p2),(p1,p3),(p1,p4),(p2,p3), (p2,p4),(p3,p4),(p5,p6),(p5,p7), (p5,p8),(p6,p7),(p6,p8),(p7,p8)}
阎石《数字电子技术基础》(第5版)(章节题库 触发器)【圣才出品】
第5章 触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。
A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时，Q＝1、Q'＝O。
在SD＝1；当S＝0，R＝1时，Q＝0，Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．4级移位寄存器，现态为0111，经右移一位后其次态为（）。
A．0011或1011B．1111或1110C．1011或1110D．0011或1111【答案】B【解析】实际上移位可以看做小数点做移动，右移相当于小数点右移，应该是前三位为111，最后一位不确定，在阎石教科书中所举的例子从左到右是低位到高位进行的变换。
3．用n个触发器构成计数器，可得到的最大计数长度为（）。
A．nB．2nC．n3D．2n【答案】D【解析】每个触发器可以计数为0或1两个不同的状态，这些状态彼此独立，最大计数长度为2n。
4.设计一“00001111”串行序列发生器，最少需要触发器个数是（）A．4个B．3个C．5个D．8个【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
5．图5-1所示电路是（）。
A．无稳态触发器B．单稳态触发器C ．双稳态触发器D ．多谐振荡器图5-1【答案】B【解析】首先该电路有输入端，一定不会是多谐振荡器。
若以555定时器的V I2端作为触发信号的输入端，并将由T D 和R 组成的反相器输出电压v OD 接至V I1端，同时在V I1对地接入电容C ，则构成单稳态触发器。
6．为将D 触发器转换为T 触发器，图5-2所示电路的虚线框内应是（ ）。
A ．或非门B ．与非门C ．异或门D ．同或门图5-2【答案】D【解析】由T 触发器和D 触发器的触发方程可得：Q n ＋1＝D ；Q n ＋1＝T ’Q n ＋TQ n ’，需要令输入D ＝T ’Q n ＋TQ n ’，与Q n ’作同或运算，与Q n 作异或运算。
阎石《数字电子技术基础》(第5版)(课后习题 逻辑代数基础)【圣才出品】
第2章 逻辑代数基础2.1 试用列真值表的方法证明下列异或运算公式。
（1）A⊕0＝A（2）A⊕1＝A ＇（3）A⊕A＝0（4）A⊕A＇＝1（5）（A⊕B）⊕C＝A⊕（B⊕C）（6）A（B⊕C）＝AB⊕AC （7）A⊕B＇＝（A⊕B）＇＝A⊕B⊕1证明：左式和右式的真值表若相同，则表达式得证。
真值表如表2-1所示。
表2-12.2 证明下列逻辑恒等式（方法不限）（1）AB ＇＋B ＋A ＇B ＝A ＋B（2）（A ＋C ＇）（B ＋D ）（B ＋D ＇）＝AB ＋BC ＇（3）（（A ＋B ＋C ＇）＇C ＇D ）＇＋（B ＋C ＇）（AB ＇D ＋B ＇C ＇）＝1（4）A ＇B ＇C ＇＋A （B ＋C ）＋BC ＝（AB ＇C ＇＋A ＇B ＇C ＋A ＇BC ＇）＇证明:（1）左边＝AB'＋B ＋A'B ＝AB'＋（B ＋A'B ）＝AB'＋B ＝A ＋B ＝右边（2）左边＝（A ＋C'）（B ＋D ）（B ＋D'）（A ＋C'）（B ＋BD ＋BD'）＝B （A ＋C'）＝AB ＋BC'＝右边（3）()()()()()'''''''''''''''A B C C D B C AB D B C A B C C D AB C D B C +++++=+++++''''A B C C D B C =+++++=1即左边＝右边（4）左右两式的真值表如表2-2所示。
表2-2由表2-9可知，等式成立。
2.3 已知逻辑函数Y 1和Y 2的真值表如表2-3（a ）、（b ）所示，试写出Y 1和Y 2的逻辑函数式。
表2-3（a ）表2-3（b）解：由表2-3（a）可得，Y1的逻辑函数式为：Y1＝A'B'C'＋A'B'C＋AB'C'＋AB'C＋ABC由表2-3（b）可得，Y2的逻辑函数式为：Y2＝A'B'C'D＋A'B'CD'＋A'BC'D'＋A'BCD＋AB'C'D'＋AB'CD＋ABC'D＋ABCD'2.4 已知逻辑函数的真值表如表2-4（a）、（b）所示，试写出对应的逻辑函数式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 门电路
一、选择题
1．可以将输出端直接并联实现“线与”逻辑的门电路是（）。
[北京科技大学2010年研]
A．三态输出的门电路
B．推拉式输出结构的TTL 门电路
C．集电极开路输出的TTL门电路
D．互补输出结构的CMOS门电路
【答案】A
【解析】BC两项，一般TTL门输出端并不能直接并联使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。
D项，互不输出CMOS门电路，输出端直接并联实现线或。
2．正逻辑系统中的NAND与非门，在负逻辑系统中是（）门。
[北京邮电大学2010研]
A．AND与门
B．OR或门
C．NAND与非门
D．NOR或非门
【答案】D
【解析】正逻辑与非逻辑如表3-1（a）所列。
表3-1（a）
分别取反后为负逻辑如表3-1（b）所列。
表3-1（b）
3．电路如图3-2（a）所示，假设每个门的延迟都相同且为△。
下面的四个定时图如图3-2（b）中，（）是正确的。
[电子科技大学2010研]
图3-1（a）
图3-1（b）【答案】C
【解析】电路真值表如表3-1（c）所列。
表3-1（c）真值表
4．（多选）已知74系列TTL 集成电路的静态参数如下：
I IH ＝20μA，I IL ＝－1.0mA ，I OH ＝－0.4mA ，I OL ＝16mA 下列说法正确的是（ ）[北京理工大学2008研]
A ．高电平扇出系数：20
B ．低电平扇出系数：16
C ．扇出系数：16
D ．扇出系数：20
【答案】ABC
【解析】高电平扇出系数＝；低电平扇出系数＝；扇出系数为两20OH IH I I =16OL IL
I I =者中的小值。
二、填空题
1．CMOS 电路的静态功能耗比TTL 电路的静态功耗______。
[中山大学2010研]
【答案】小
2．某集成电路芯片，查手册知其最大输出低电平V OLmax ＝0.5 V ，最大输入低电平v ILmax ＝0.8 V ，最小输出高电平V OHmin ＝2.7 V ，最小输入高电平V IHmin ＝2.0 V ，则其高电平和低电平的噪声容限分别为______和______。
[电子科技大学2008研]
【答案】0.7 V ；0.3 V
【解析】高电平噪声容限为：2.7V －2.0V ＝0.7V ；低电平容限为：
0.8V －0.5V ＝0.3V 。
3．图3-2
所示门电路的与非逻辑式为F ＝______。
[北京工业大学2008研]
图3-2
【答案】
【解析】图中所示是或非电路，。
=++=++=⋅⋅F A B C A B C A B C 4．电路如图3-3所示，其中的门电路均为TTL 门，则P 1＝______；P
2＝______。
[哈尔滨工业大学2009研]
图3-3
【答案】。
【解析】再同A 同或，。
20P A A =Θ=5．某TTL 与非门的输出电平指示电路如图3-4所示。
已知与非门输出的高电平U OH ＝3.6V ，输出低电平
U OL ＝0.3V ，拉电流负载能力为I OH ＝－400μA ，灌电流负载能力为I OL ＝12mA 。
发光二极管导通电压U D ＝1.5V ，发光时允许通过的正向电流变化范围为
10mA ≤I D ≤15mA ，则二极管的限流电阻R 的最大值为______、最小值为______。
[哈尔滨工业大学2009研]
图3-4
【答案】R max ＝0.32k Ω（320Ω）； R min ＝0.27k Ω（267Ω）。
【解析】与非门输出的高电平U OH ＝3.6V ，高电平时，LED 灯不亮；输出低电平U OL ＝0.3V ，灌电流负载能力为I OL ＝12mA 。
（5－0.3－1.5）/R D ≤12mA ，R≥267Ω发光二极管导通电压U D ＝1.5V ，发光时允许通过的正向电流变化范围为
10mA ≤（5－0.3－1.5）/R D ≤15mA ，得到267Ω≤R ≤320Ω。
6．若CMOS 数字集成电路的电源电压V DD 为15V ，则它的直流噪声容限为。