数电EDA课程设计智力竞赛抢答器

合集下载

eda抢答器课程设计

eda抢答器课程设计一、课程目标知识目标：1. 学生能够理解EDA（电子设计自动化）的基本概念，掌握抢答器的设计原理；2. 学生能够运用所学知识，设计并实现一个简易的抢答器系统；3. 学生能够了解并掌握抢答器电路中各个元器件的功能及相互关系。

技能目标：1. 学生能够运用EDA软件进行电路设计，提高实践操作能力；2. 学生能够通过小组合作，提高团队协作能力和沟通能力；3. 学生能够运用所学知识解决实际问题，培养创新意识和动手能力。

情感态度价值观目标：1. 学生通过本课程的学习，培养对电子技术的兴趣，激发学习热情；2. 学生在小组合作中，学会尊重他人意见，培养团结协作的精神；3. 学生在课程实践中，认识到科技对生活的影响，增强社会责任感和创新意识。

课程性质：本课程为实践性较强的电子技术课程，旨在培养学生的动手能力和创新精神。

学生特点：学生处于初中或高中阶段，具有一定的电子技术基础和动手能力，对新鲜事物充满好奇心。

教学要求：教师需引导学生通过小组合作，运用所学知识设计并实现抢答器，注重培养学生的实践能力和团队协作精神。

在教学过程中，关注学生的个体差异，鼓励学生提问、思考，提高学生的自主学习和创新能力。

通过课程目标的分解，使学生在实践中达到预期的学习成果，为后续的教学设计和评估提供依据。

二、教学内容本课程教学内容围绕以下三个方面进行组织：1. 理论知识：- 电子设计自动化（EDA）基本概念与原理；- 抢答器的工作原理及电路设计；- 抢答器电路中各个元器件的功能及选型。

教学内容关联教材章节：第二章电子设计自动化基础、第三章电路设计与仿真。

2. 实践操作：- EDA软件的使用方法与操作技巧；- 抢答器电路图的绘制与仿真；- 抢答器硬件电路的搭建与调试。

教学内容关联教材章节：第四章 EDA工具使用、第五章实践操作。

3. 小组合作与创新：- 学生分组进行抢答器设计，分工合作，共同完成项目；- 学生在实践过程中，培养团队协作、沟通能力；- 学生针对实际问题进行创新设计，提高创新意识。

智力竞赛抢答器EDA课设

燕山大学EDA课程设计报告一、设计题目：智力竞赛抢答器二、设计要求：1 .五人参赛每人一个按钮，主持人一个按钮，按下就开始；2 .每人一个发光二极管，抢中者灯亮；3 .有人抢答时，喇叭响两秒钟；4 .答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0,9,8…1，0；倒计时到0的时候，喇叭发出两秒声响。

三、设计内容：1．设计方案：主持人控制总开关，主持人置高电平后，系统进入准备工作。

有人抢答时，相应的二极管发光，同时数码管开始倒计时，且喇叭响两秒钟。

当倒计时再次到0的时候，喇叭再响2秒钟。

我设计的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。

由二极管控制数码管和其中一个喇叭响，再由数码管控制另一喇叭响。

因此把整个课题分成四个模块：抢答器、倒计时器、计时器、秒脉冲生成器。

2．模块一：抢答器I6为置零端，主持人控制，i1-i5由每位选手控制。

o1-o5为发光二极管，主持人置低电平后,o1-o5都被置零。

当主持人置为高电平时，抢答开始，成功者对应的二极管发光，通过与门将cp信号封锁，并输入到DFF中，则其他选手在按键时，输出不会有影响，则实现了一人抢答后，其他人不能再做答。

若重新开始则主持人再按i6清零即可。

此模块的仿真波形如下：仿真说明：当i6为1时，即主持人按键以后，i5最先抢答成功，显示o5是1，使其对应的二极管发光，然后主持人清零，o5变成零，可以再次抢答。

模块二：十秒倒计时器此十秒钟倒计时器是由74168组成的十进制减法计数器，它只保留预制置数端，CP信号端，计数输出端，其余的都置为0。

Ldn是置零端，当它等于1的时候，74168有效，倒计时开始。

当输出0、9、--1时，D 触发器输出结果总是1，不影响CP信号。

当输出从1到0时，D触发器到上升沿，输出结果为1，则CP信号被封锁。

此时倒计时器保持在0不变。

若要重新开始，则把Ldn置0即可。

此模块的仿真波形如下：由图可见，Ldn为1的时候开始倒计时，输出结果0，9，8…0。

EDA课程设计、八路智力竞赛抢答器(这份设计期末成绩是优秀)

EDA技术课程设计报告题目智力竞赛抢答器设计学院电子信息工程学院专业学生姓名学号年级级指导教师职称二〇一一年十二月智力竞赛抢答器摘要:本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。

在本次设计中，模块设计分为锁存器设计，编码器设计，译码器设计；系统开发平台为MAX plus Ⅱ；硬件描述语是VHDL。

竞赛者可以分为八组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。

当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。

回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。

关键词:锁存；显示；抢答器；目录第1章引言 (1)1.1 EDA的概述 (1)1.2 MAX+plus II的概述 (1)1.3 VHDL的概述 (2)1.4 智力竞赛抢答器的概述 (2)1.4.1 课程设计题目 (2)1.4.3 课程设计的思想 (2)1.4.4 软硬件运行环境及开发工具 (3)第2章设计流程 (4)2.1设计模块方框图 (4)2.2 模块功能分析 (4)2.2.1 抢答输入开关电路 (4)2.2.2 锁存器 (4)2.2.4 译码器 (4)2.2.5 解锁器 (4)2.2.6数码显示器与喇叭 (5)2.2.7图1.1与图2.1比较 (5)第3章软硬件设计 (6)3.1系统方框图 (6)3.2模块分析 (6)3.2.1锁存器模块和仿真波形 (6)3.2.2编码器模块和仿真波形 (9)3.2.3译码器模块和仿真波形 (10)3.2.4完整模块和仿真波形 (12)3.3硬件调试与操作说明 (13)3.3.1引脚锁定 (13)3.3.2调试与故障处理 (14)第4章课程设计总结与体会 (15)参考文献 (16)附录共阴极7段数码管 (17)第1章引言1.1 EDA的概述20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。

数电课程设计四人智力竞赛抢答器

竞赛抢答器要求：设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用光指示；主持人没有宣布抢答开始时，抢答不起作用。

主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；拓展要求：外加一个计时器，计时器计时采用正计数的方式，以加强现场气氛，增加紧迫感。

若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。

倒计数定时器的时间精确到秒，最多为两分钟，一旦超出限时，则取消抢答权。

设计提示：关键是要存住第一抢答者的信息，并阻断以后抢答者的信号。

可用集成的多组触发器或锁存器辅以逻辑门实现；；计时器可用加法计数器完成；各单元电路分别设计、调试，最后合成。

目录1. 前言 ................................ - 1 -2. 总体方案设计 ............................ - 3 -2.1 方案说明. ................................................ - 3 -2.2 方案优点............................. - 4 -3. 单元模块设计 ............................ - 4 -3.1 抢答器电路........................... - 5 -3.2 计时器，数字显示器电路....................... - 8 -4. ......................................................................... 主要器件介绍- 9 -5. ......................................................................... 系统功能调试- 10 -6. 总结与体会 ............................ - 11 -【参考文献】 (18)附录................................. - 11 -1 前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。

数字电子课程设计智力竞赛抢答器

电子课程设计报告题目：智力竞赛抢答器学生姓名专业学号指导教师日期一、完成课题的工作基础和实验条件【工作基础】LPS305直流稳压电源提供5V固定电压TFG2006V-6MHz信号发生器提供峰峰值1V、频率1Hz的方波【实验条件】各类CMOS器件器件列表如下：【4518】1个【4013】2个【4072】3片【4069】3片二、设计任务和要求【智力竞赛抢答器】电路简介：智力竞赛抢答器是为智力竞赛参赛选手答题时进行抢答而设计的一种优先判决电路。

参赛选手可以分为若干组，抢答时每组选手对主持人提出的问题要在最短的时间内作出判断，并按下抢答键回答问题。

竞赛规则：主持人宣布答题开始时，选手可以选择抢答或放弃，如果选手提前抢答视为犯规。

【设计要求】1、计时功能：主持按下启动键后，秒时钟计时开始。

2、正常抢答：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答，秒时钟自动停止；3、放弃抢答：主持按下启动键后，秒时钟计时开始，40s还没有选手按下抢答键，表示放弃抢答，秒时钟自动停止；4、提前抢答：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规；5、封锁功能：当第一个选手按下抢答键后，电路将其他各组按键封锁，使其不起作用；6、复位功能：电路具有复位功能。

【主要技术性能指标】1、选手席位数量：4个主持人：1个2、席位指示灯显示：LED数码管，1个正常抢答时显示席位号（1～4），犯规抢答时显示席位号并发出响声提示。

3、抢答时间范围：0s～40s。

4、时间显示方式：LED数码管，两个。

5、复位方式：手动，按钮复位。

注：按钮可由开关代替。

三、电路基本原理该电路设计中共包括三部门主要电路：1、抢答器电路2、计时电路3、报警电路下面分别加以说明：【抢答器电路】主要功能：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答【计时电路】主要功能：主持按下启动键后，秒时钟计时开始，40秒后停止【报警电路】主要功能：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规四、实验与调试【仿真完成后根据具体实验过程对电路图所作修改】1、连接显示选手席位号的译码器的四输入或门由于所发4072只有三片，器件不够，因而改成非门加与非门2、测试计时器功能时可适当加快信号发生器所提供的信号频率，以加快计时所用时间，方便观测【实验过程中注意事项】1、各部门主要电路分别测试，例如首先连接好计时电路并检测4518性能2、电路连接过程中注意不要带电改电路，切断电源后再插拔线路3、插拔芯片时须小心管脚，勿折断4、注意芯片接地与接电源端，切勿接反五、设计体会通过本次四路抢答器的电路设计，我对电子电路的设计过程有了更清楚的认识。

EDA课程设计报告-基于CPLD的智力竞赛抢答器

目录一、总体思路 (1)二、各级模块设计 (2)1、抢答启动模块 (2)2、选手抢答模块 (7)3、加减分模块 (11)4、显示模块 (17)5、蜂鸣器 (19)三、调试步骤 (21)四、总结与体会 (23)五、原理图 (23)六、参考文献 (25)一、总体思路CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。

智力竞赛抢答器，分为5个模块：选手抢答模块、抢答启动模块、加减分模块、显示模块、蜂鸣器控制模块。

图（一）总体框图抢答启动模块包括：复位和记时，用于启动抢答和启动定时。

输出信号给选手识别模块，并显示剩余时间。

选手抢答模块具有识别与锁存功能，并输出选手号给显示模块。

加减分模块用于存储各个选手的分数，并输出给显示模块。

蜂鸣器控制模块则对超时和抢答成功鸣声报警。

显示模块用于输出抢答剩余时间、抢答模块、选手得分。

二、各级模块设计1、抢答启动模块抢答启动模块由控制抢答启动的复位键和控制定时的两个定时启动键。

定时时间为5秒和20秒两种，分别由两个键控制。

主持人按下复位键启动抢答，并完成置数。

定时启动键则在置数信号有效的情况下，读入定时初值，进行减1操作，开始倒计时。

本模块程序：抢答启动LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY START_5_20 ISPORT(CLK1,RST,START5,START20:IN STD_LOGIC;B,A:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --输出定时初值S_FLAG:OUT STD_LOGIC); --置数信号END ENTITY;ARCHITECTURE ONE OF START_5_20 ISSIGNAL DATAIN:STD_LOGIC_VECTOR(1 DOWNTO 0);TYPE ST_TYPE IS (ST0,ST1,ST2); --定义状态SIGNAL C_ST:ST_TYPE;BEGINDATAIN<=START5&START20; --两个输入信号放在一起判断PROCESS(RST,CLK1)BEGINIF RST='0' THEN --复位B<="0000";A<="0000";C_ST<=ST0;S_FLAG<='0';ELSIF CLK1'EVENT AND CLK1='1' THENCASE C_ST ISWHEN ST0=> IF DA TAIN="01" THENC_ST<=ST1; --输入信号为01，转ST1状态S_FLAG<='1'; --置数信号有效B<="0000";A<="0101"; --定时初值“05”ELSIF DATAIN="10" THENC_ST<=ST2; --输入信号为10，转ST1状态S_FLAG<='1'; --置数信号有效B<="0010";A<="0000"; --定时初值“20”ELSE C_ST<=ST0; --输入信号为11，保持ST0状态END IF;WHEN ST1=>IF DATAIN="11" THENC_ST<=ST0;--防按键抖动，为11时才转ST0状态S_FLAG<='0'; --置数信号无效ELSE C_ST<=ST1; --按键没弹起，继续等待END IF;WHEN ST2=>IF DATAIN="11" THEN C_ST<=ST0;S_FLAG<='0';ELSE C_ST<=ST2;END IF;WHEN OTHERS=>C_ST<=ST0;B<="0000";A<="0000";END CASE;END IF;END PROCESS;END ARCHITECTURE;定时控制LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DE_COUNT ISPORT(CLK2,LOAD,L_CR,RST:IN STD_LOGIC;B,A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEB,TIMEA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEOUT,SR1:OUT STD_LOGIC);END ENTITY;ARCHITECTURE TWO OF DE_COUNT ISBEGINPROCESS(LOAD,L_CR,RST,CLK2)V ARIABLE P1,P0:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF LOAD='1' THENP1:=B;P0:=A; --指数信号有效，将B、A值读入P1、P0ELSIF L_CR='0' THEN --有选手抢答成功，L_CR输入为0，定时时间清0 P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='1';ELSIF RST='0' THEN P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='0';ELSIF (CLK2'EVENT AND CLK2='1') THENIF P0="0000" THENIF P1>0 THENP1:=P1-1;P0:="1001"; --若个位为0，十位减1，个位赋为9 END IF;ELSE P0:=P0-1; --若个位不为0，个位直接减一IF P0="0000" AND P1="0000" THENTIMEOUT<='0';SR1<='1'; --若时间到，输出锁存信号END IF;END IF;END IF;TIMEB<=P1;TIMEA<=P0;END PROCESS;END ARCHITECTURE;实现两个子模块组合LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DE_COUNT ISPORT(CLK2,LOAD,L_CR,RST:IN STD_LOGIC;B,A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEB,TIMEA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEOUT,SR1:OUT STD_LOGIC);END ENTITY;ARCHITECTURE TWO OF DE_COUNT ISBEGINPROCESS(LOAD,L_CR,RST,CLK2)V ARIABLE P1,P0:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF LOAD='1' THENP1:=B;P0:=A; --指数信号有效，将B、A值读入P1、P0ELSIF L_CR='0' THEN --有选手抢答成功，L_CR输入为0，定时时间清0 P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='1';ELSIF RST='0' THEN P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='0';ELSIF (CLK2'EVENT AND CLK2='1') THENIF P0="0000" THENIF P1>0 THENP1:=P1-1;P0:="1001"; --若个位为0，十位减1，个位赋为9 END IF;ELSE P0:=P0-1; --若个位不为0，个位直接减一IF P0="0000" AND P1="0000" THENTIMEOUT<='0';SR1<='1'; --若时间到，输出锁存信号END IF;END IF;END IF;TIMEB<=P1;TIMEA<=P0;END PROCESS;END ARCHITECTURE;抢答启动子模块仿真如下：图（二）抢答定时子模块仿真如下：图（三）整个模块仿真如下图：图(四)2、选手抢答模块选手有8名，在一个结构体中用8个进程同时对8个选手按键电平变化的监测是不可实现的，因为若出现检测上升沿或下降沿的语句，编译软件会认为所检测的信号为实体的时钟信号，而一个实体只允许用一个时钟信号控制。

EDA课程设计—抢答器(1)

内容摘要抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。

当第一个人按下按键后，则在显示器上显示该组的号码，对应的灯亮，同时电路将其他各组按键封锁，使其不起作用。

若抢答时间内无人抢答，则报警灯亮。

回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。

因此要完成抢答器的逻辑功能，该电路应包括抢答器鉴别模块、抢答器计数模块、报警模块、译码模块、分频模块。

关键词：抢答鉴别封锁计数报警AbstractResponder is the answer for the quiz participants to answer in the design when a priority decision circuit, and the race can be divided into several groups, answer in each group on the host issues raised in the shortest possible time to make judgments , and press the answer in answer key. After pressing the button when the first person, then the display shows the number of the group, the corresponding lights, while other groups will be key circuit block, it does not work. If the answer in time, no answer in, the alarm lights. Answering questions, all the keys from the host to restore and re-start the next round of the Responder. So to complete the answering device logic functions, the circuit should include Responder identification module, Responder counting module, alarm module, decoding module, frequency module.KEY: Responder Identification Blockade Count Alarm一、设计要求1.抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0～ S3表示。

EDA报告：智力竞赛抢答器

燕山大学EDA课程设计报告书题目：智力竞赛抢答器姓名：韩承姣、彭赛、袁广召班级：电子信息工程2班学号：************120104020046120104020047成绩：一、设计题目及要求题目名称：智力竞赛抢答器要求：1．10人参赛每人一个按钮，主持人一个按钮，按下就开始；2．每人一个发光二极管，抢中者灯亮；同时用两位数码管显示抢中的选手编号（01号~10号），无人抢答时显示00。

3．有人抢答时，喇叭响两秒钟；4．答题时限为10秒钟，从有人抢答开始，用一位数码管倒计时间，0、9、8…1、0；倒计时到0的时候，蜂鸣器响两秒。

5. 设置加分和扣分按钮，答对一题按一次加分键加2分，答错按一次扣分键扣1分；用两位数码管显示得分情况，注意：显示其中一名选手的得分即可。

二、设计过程及内容（包括○1总体设计的文字描述，即由哪几个部分构成的，各个部分的功能及如何实现方法；○2主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多）由上图可知我们的总电路由七个模块组成，下面来分别介绍一下它们模块一：10人抢答电路模块功能：该模块中主持人开关负责清零，平时状态下为低电平使74273芯片一直处于清零状态，抢答无效；当该开关为高电平时开始抢答，i号抢答后，相应的Qi会输出高电平，经过反相器后变为低电平，再经过与门后，与门输出变为低电平，该低电平与时钟信号相与之后仍为低电平，此时74273芯片停止工作，其他人抢答无效，第一轮抢答结束。

使主持人开关处于低电平，为第二轮抢答做准备。

（在电路图中的D触发器为防抖动电路）电路图：仿真结果：仿真结果说明：当可以抢答时，10，9,8,7，都抢答，最终显示的是最先抢答的10号，其余抢答都没有效。

模块二：分频模块功能：该模块利用3个74160芯片来构成0~365循环，当给进脉冲为366HZ时，该模块的输出进位1即为1HZ ，此时分频后信号的每个周期为1s，为以后10s倒计时做准备。

(成都大学)EDA课程设计题目及解决方案(抢答器)

EDA课程设计设计题目：智力竞赛抢答器一．电路功能：可满足8个组，同时参加竞赛。

抢答器复位后，数码显示为0，在竞赛主持人出完题并示意抢答开始后，每个组都可以通过各自的按钮开关发出抢答信号，抢答器一旦接收到某组最先发出的信号后，立即让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号一律不与理睬。

主持人用复位钮复位抢答器，数码显示归0，提示音停止，在抢答组回答完问题后，重复前述过程，可进行下一题抢答。

二．原理框图（见附图）三．设计要求用VHDL语言描述抢答器逻辑功能，经编译后仿真，仿真波形正确后，加上段码译码器编译通过后方可在实验箱上下载，做真实电路验证。

四. 撰写设计报告给出设计方案框图，包括模块的划分，信息的传递关系；给出各模块的VHDL程序；给出每个模块的仿真波形图，并附以文字说明；写出设计的心得体会和收获。

一．结构描述法1（先锁存后编码）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY scq_8 ISPORT (g: IN STD_LOGIC_VECTOR (8 DOWNTO 1); rst, en: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR (8 DOWNTO 1)); END scq_8;ARCHITECTURE one OF scq_8 ISBEGINPROCESS ( rst, en)BEGINIF rst='0' THENq<= "11111111";ELSIF en ='1' THENq<=g;END IF;END PROCESS;END one;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY bm8_4 ISPORT(d: IN STD_LOGIC_VECTOR(8 DOWNTO 1); sum: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END bm8_4;ARCHITECTURE one OF bm8_4 ISBEGINPROCESS(d)BEGINCASE d ISWHEN "11111110" => sum<="0001";WHEN "11111101" => sum<="0010";WHEN "11111011" => sum<="0011";WHEN "11110111" => sum<="0100";WHEN "11101111" => sum<="0101";WHEN "11011111" => sum<="0110";WHEN "10111111" => sum<="0111";WHEN "01111111" => sum<="1000";WHEN OTHERS => sum<="0000";END CASE;END PROCESS;END one;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A: IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000" => LED7S <= "0111111";WHEN "0001" => LED7S <= "0000110";WHEN "0010" => LED7S <= "1011011";WHEN "0011" => LED7S <= "1001111";WHEN "0100" => LED7S <= "1100110";WHEN "0101" => LED7S <= "1101101";WHEN "0110" => LED7S <= "1111101";WHEN "0111" => LED7S <= "0000111";WHEN "1000" => LED7S <= "1111111";WHEN "1001" => LED7S <= "1101111";WHEN "1010" => LED7S <= "1110111";WHEN "1011" => LED7S <= "1111100";WHEN "1100" => LED7S <= "0111001";WHEN "1101" => LED7S <= "1011110";WHEN "1110" => LED7S <= "1111001";WHEN "1111" => LED7S <= "1110001";WHEN OTHERS => NULL;END CASE;END PROCESS;END;四．状态机描述法LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY qdq8_1 ISPORT(rst,clk: STD_LOGIC;g: IN STD_LOGIC_VECTOR(8 DOWNTO 1);q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);sq: OUT STD_LOGIC );END qdq8_1;ARCHITECTURE one OF qdq8_1 ISTYPE s IS (s0,s1);SIGNAL crt_s: s;SIGNAL sum: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINPROCESS(rst,clk,g)BEGINIF rst='0' THEN crt_s<=s0;ELSIF clk'event AND clk='1' THENCASE crt_s ISWHEN s0 => q<="0000";sq<='0';CASE g ISWHEN "11111110" => sum<="0001";crt_s<=s1;WHEN "11111101" => sum<="0010";crt_s<=s1;WHEN "11111011" => sum<="0011";crt_s<=s1;WHEN "11110111" => sum<="0100";crt_s<=s1; WHEN "11101111" => sum<="0101";crt_s<=s1; WHEN "11011111" => sum<="0110";crt_s<=s1; WHEN "10111111" => sum<="0111";crt_s<=s1; WHEN "01111111" => sum<="1000";crt_s<=s1; WHEN OTHERS => crt_s<=s0;END CASE;WHEN s1 => q<=sum; sq<='1';crt_s<=s1;END CASE;END IF;END PROCESS;END one;。

EDA课程设计-竞赛抢答器-

课程 EDA技术课程设计题目数字式竞赛抢答器专业电子信息工程姓主要内容、基本要求、主要参考资料等主要内容：设计一个可容纳6组参赛的数字式抢答器，当第一个人按下抢答按钮时，其他组的按钮不起作用。

当主持人按下“复位”按钮，所有组的按键才可用。

基本要求：1、设计一个可容纳6组参赛的数字式抢答器，每组设一个按钮，供抢答使用。

2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。

3、设置一个主持人“复位”按钮。

4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2-3秒的音响。

5、设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。

主要参考资料：[1] 潘松著.EDA技术实用教程(第二版). 北京：科学出版社,2005.[2] 康华光主编.电子技术基础模拟部分. 北京：高教出版社,2006.[3] 阎石主编.数字电子技术基础. 北京：高教出版社,2003.完成期限 2011.3.11指导教师专业负责人2011年 3月7日一、总体设计思想1.基本原理根据系统设计要求可知，系统的输入信号有：各组的抢答按钮ABCDEF，系统清零信号CLR，系统时钟信号CLK，计分复位端rst，加分按钮ADD，减分按钮ACC，系统的输出信号有：六个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD、LEDE、LEDF，六个组抢答时的抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。

本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计分功能；各组得分的累加和动态显示功能。

根据以上分析，我们可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计分模块JFQ；显示译码模块YMQ。

系统的工作原理如下：当主持人按下使能端CLR时，抢答器开始工作，ABCDEF 六个抢答者谁先抢答成功则此选手的台号灯（LEDA-LEDF）将点亮，并且主持人前的组别显示数码将显示出抢答成功者的台号，扬声器发出2-3秒的音响。

数字电路课程设计-智力竞赛抢答器

摘要在各种智力竞赛场合，抢答器是必不可少的最公正的用具。

通过本学年的《数字电路技术》的学习我们知道了它的原理其实是比较简单的，主要就是通过四D触发器74LS175为中心构成编码锁存系统控制选手的抢答情况，再通过逻辑电路将输入开关、脉冲及输出LED灯、数码管和扬声器连接起来即可。

电路由主体电路和扩展电路两部分组成，主体电路主要由74LS175，即4D触发器来构成抢答锁存器，由主持人来控制74LS175的清零端。

当清零端为高电平“1”时，选手开始抢答，最先按键的选手相应的LED发光二极管发光，并且扬声器发出声音，同时，由3个Q 及门电路组成的锁存电路来控制其他选手再按键时不再起作用。

扩展电路主要包括秒脉冲发生电路和定时电路，并且在设计中加入了报警电路，以提示选手和观众。

经Proteus仿真软件验证抢答器原理图无误，可实现设计所要求功能。

关键词：三人智力竞赛抢答器、74LS175、脉冲、锁存器目录1 设计任务及要求 (3)2 设定系统方案 (3)3单元电路设计、参数计算和器件选择 (4)3.1 抢答电路设计 (4)3.2 定时电路设计 (6)3.3报警电路设计 (9)4完整的电路图及电路的工作原理 (10)4.1完整电路图 (10)4.2 工作原理 (10)5 心得体会 (11)参考文献 (12)附录 (13)三人智力竞赛抢答器1 设计任务及要求（1）设计一个供三人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，稍后的其他人按下开关则无效。

抢答器具有显示功能，即选手按动按钮，相应的LED发光二极管发光，同时扬声器发出声音。

（2）主持人没有宣布抢答开始时，抢答不起作用。

主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；（3）计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。

若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。

倒计数定时器的时间可以随意预置；电路具有回答问题时间控制功能，要求回答时间小于等于100秒（显示为99到0），当达到限定时间时，发出声响以示警告。

EDA课程设计—智力抢答器

燕山大学EDA课程设计报告书题目：智力竞赛抢答器姓名：班级：学号：成绩：（注：此文件应以同学学号为文件名）一、设计题目及要求设计题目：智力竞赛抢答器设计要求：1.10人参赛每人一个按钮，主持人一个按钮，按下就开始；2.每人一个发光二极管，抢中者灯亮；同时用两位数码管显示抢中的选手编号（01号~10号），无人抢答时显示00。

3．有人抢答时，喇叭响两秒钟。

4．答题时限为10秒钟，从有人抢答开始，用一位数码管倒计时间，0、9、8…1、0；倒计时到0的时候，蜂鸣器响两秒。

5. 设置加分和扣分按钮，答对一题按一次加分键加2分，答错按一次扣分键扣1分；用两位数码管显示得分情况，注意：显示其中一名选手的得分即可。

二、设计过程及内容（包括：○1总体设计的文字描述，即由哪几个部分构成的，各个部分的功能及如何实现方法；○2主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多）1、总体设计描述：智力抢答器一共分为5个模块，分别是：抢答器，加减法计数器，倒计时器（2s 倒计时计数器，10s倒计时计数器），秒脉冲，显示选手编号模块。

主持人按下按钮，比赛开始。

每当有选手抢答时，最先抢答的选手其对应的信号灯变亮，喇叭响两秒钟，数码管显示选手编号。

同时，计数器开始倒计时，十秒钟后，答题结束。

此时，喇叭响两秒钟。

主持人可以通过开关复位。

主持人根据选手回答情况计分，按下对应的按键，加减分数，用两位数码管将显示选手的当前得分。

（只显示一名选手的得分情况）总设计图：图1图2总图分为两部分：图1为抢答、显示、延时部分，图2为计分部分总仿真图：注：aaa与111是选手号的十位与个位，j{8-5}和j{4-1}是计分的十位与个位。

2、分部模块设计描述：抢答器：主持人输入高电平时，抢答开始，任一选手输入高电平时，其对应的信号灯发亮并在数码管显示编号。

其他选手失去抢答资格。

抢答器仿真图：倒计时计数器：选手抢答成功，2s倒计时倒计2s，此时喇叭响2s，从选手信号灯亮开始倒计时，十秒后，即接收十个脉冲信号之后，发一个脉冲给2s倒计时计数器，同时喇叭响2s。

eda课程设计抢答器

4、教学内容
1.跨学科融合：探讨抢答器设计与制作的跨学科元素，如融入物理知识、数学逻辑等；
2.环保与节能：引导学生思考如何在抢答器设计中融入节能环保理念，减少能耗；
3.用户交互体验：分析抢答器用户交互界面设计，提高用户操作便捷性和体验感；
4.智能化升级：介绍如何运用人工智能技术，如语音识别、物联网技术，对抢答器进行智能化升级；
5、教学内容
1.项目管理与团队协作：教授学生如何进行项目管理和团队协作，以高效完成抢答器的设计与制作；
2.专利申请与知识产权：介绍如何保护自己的设计成果，引导学生了解专利申请的基本流程；
3.标准化与工业化：讲解产品设计中的标准化和工业化要求，为将来的产品大规模生产做准备；
4.设计规范与标准：学习相关的设计规范和标准，确保抢答器的安全性和可靠性；
3、教学内容
1.进阶功能添加：引导学生思考如何为抢答器添加计时、计分等进阶功能；
2.电路扩展：探讨如何实现多路抢答，增加抢答器的参与人数；
3.知识点讲解：详细讲解EDA软件中的编程语言，如Verilog或VHDL，以及与微控制器的接口技术；
4.创新设计：鼓励学生发挥创意，设计具有个性化的抢答器电路，探讨如何提高其稳定性和响应速度；
2.代码编写：结合EDA软件，如Multisim或Proteus，编写抢答器控制程序；
3.仿真实验：利用EDA软件进行抢答器电路的仿真，验证程序的正确性；
4.硬件与软件结合：将编写好的程序烧录至微控制器，实现硬件与软件的结合；
5.展示与答辩：组织学生进行项目展示和答辩，提高学生的表达能力和自信心；
6.教学反馈：收集学生对本课程的意见和建议，不断优化教学方法，提升教学质量；
7.课后拓展：布置相关的课后拓展任务，鼓励学生深入研究，将所学知识内化于心；

EDA课程设计--四人智力竞赛计数抢答器

显示程序需要实现倒计时功能，倒计时结束后，抢答器停止工作，并显示得分。
声音报警程序
功能：当抢答器检测到有人抢答时，发出声音报警设计思路：使用声音播放模块，当检测到有人抢答时，播放报警声音实现方法：使用Python的pygame库，实现声音播放功能注意事项：确保声音报警声音足够响亮，能够引起注意，同时避免声音过大导致干扰其他设备
兼容性测试：验证计数抢答器在不同硬件和软件环境下的兼
容性
用户体验测试：评估用户界面和操作流程的友好性和易用性
测试结果分析
测试环境：实验室环境
测试设备：四人智力竞赛计
数抢答器
测试方法：手动测试和自动
测试
测试结果：抢答器功能正常，计数准确，响
应速度快
改进与优化
硬件优化方案
采用模块化设计，提高系统的稳定性和可维护性优化电路布局，减少电磁干扰和信号损失选用低功耗、高可靠性的元器件，降低系统功耗和故障率增加散热措施，提高系统的散热效率和稳定性
软件调试
调试工具：使用调试器进行代码调试
调试方法：单步调试、断点调试、条件调试等
调试技巧：观察变量值、查看堆栈信息、分析错误日志等
调试目标：发现并修复软件中的错误和漏洞，提高软件稳定性和性能。
整体测试
性能测试：测试计数抢答器的响应速度和稳定性
功能测试：验证计数抢答器的基本功能是否正常
的编号。
如果有多个参赛者同时按下按钮，抢答器会显示错误信息，
重新开始计时。
抢答器的应用场景
学校课堂：用于课堂问答、知识竞赛等活动
综艺节目：用于电视节目、网络直播等活动
添加标题
添加标题
添加标题

EDA课程设计--智能竞赛抢答器

唐山学院《EDA技术》课程设计题目系 (部)班级姓名学号指导教师15 年 7 月 5 日至 7 月 10 日共 1 周2015年 7 月 9 日《EDA技术》课程设计任务书目录1 引言 (1)2 VHDL介绍 (2)3 应用软件Quartus II (3)4智力竞赛抢答器设计 (4)4.1设计的目的 (4)4.2设计的基本内容 (4)5总体设计思路及分析 (5)5.1功能分析 (5)5.2 整体设计思想 (5)5.3分频模块设计 (6)5.4复位模块设计 (6)5.5抢答模块设计 (7)5.6倒计时模块设计 (8)5.7硬件下载驱动 (11)6心得体会 (12)参考文献 (13)附录一 (14)附录二 (20)1 引言EDA技术又称电子设计自动化，它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。

在当今时代，现代电子产品几乎渗透了社会的各个领域，EDA技术是电子设计的发展趋势，EDA工具从数字系统设计的单一领域开始，应用范围已涉及模拟、微波等多个领域，可实现各个领域电子系统设计的测试、设计仿真和布局布线等。

设计者只要完成对电子系统的功能描述，就可利用计算机和EDA工具，进行设计处理，最终得到设计结果。

随着大规模集成电路技术和计算机技术的不断发展，即便是在普通的电子产品的开发方面，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性价比大幅度提高。

不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。

从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大的一种技术。

在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。

智力竞赛抢答器课程设计

智力竞赛抢答器课程设计一、课程目标知识目标：1. 学生能理解并掌握抢答器的基本电路原理，包括按钮控制、指示灯显示等。

2. 学生能了解并描述数字电路基础知识，如逻辑门、触发器等，并明白其在抢答器中的应用。

3. 学生能够解释抢答器中涉及的电子元件的功能和作用，如电阻、电容、二极管、三极管等。

技能目标：1. 学生能够运用所学知识，设计并搭建一个简单的智力竞赛抢答器电路。

2. 学生通过实际操作，掌握基本的电路连接和调试技巧，提高动手能力。

3. 学生能够运用抢答器进行实际竞赛，提升反应速度和团队协作能力。

情感态度价值观目标：1. 学生通过课程学习，培养对电子技术的兴趣，激发创新意识。

2. 学生在团队协作中，学会互相尊重、支持和沟通，培养良好的合作精神。

3. 学生在竞赛过程中，树立公平竞争的意识，培养积极向上的心态。

课程性质：本课程为实践性较强的电子技术课程，结合理论知识与动手实践，培养学生电子技术应用能力。

学生特点：五年级学生对新鲜事物充满好奇，动手能力强，但电子技术知识有限，需要教师引导。

教学要求：注重理论与实践相结合，以学生为主体，教师引导，培养学生自主探究和团队协作能力。

通过课程目标的实现，使学生在知识与技能、情感态度价值观方面得到全面提升。

后续教学设计和评估将围绕这些具体的学习成果展开。

二、教学内容1. 数字电路基础知识：逻辑门原理、触发器功能及其在抢答器中的应用。

教材章节：第五章《数字电路基础》内容列举：逻辑门电路、RS触发器、JK触发器等。

2. 抢答器电路原理：按钮控制、指示灯显示、抢答成功判定等。

教材章节：第六章《电子技术应用》内容列举：按钮开关、指示灯、时钟信号、计数器等。

3. 电子元件功能与作用：电阻、电容、二极管、三极管等。

教材章节：第四章《常用电子元件》内容列举：电阻的阻值、电容的容值、二极管单向导电性、三极管放大作用等。

4. 电路连接与调试技巧：实物电路搭建、调试方法、故障排查等。

EDA课程设计--VHDL四路智力抢答器

VHDL 四路智力抢答器EDA 课程设计一、任务与目的1.1熟练掌握EDA 工具软件Quartus 的使用1.2 熟悉使用VHDL 硬件描述语言描述数字电路1.3 学会使用VHDL 进行大规模集成电路设计1.4 学习使用CPLD/FPGA 实验系统硬件验证电路设计的正确性1.5 初步掌握EDA 技术并具备一定的可编程逻辑芯片的开发能力二、设计题目与要求2.1 设计题目四路智力竞赛抢答器2.2 设计要求1. 按所布置的题目要求，每一位学生独立完成全过程2. 分模块层次化的设计；3. 各功能模块的底层文件必须用VHDL 语言设计，顶层文件可以用VHDL 语言设计，也可以用原理图设计。

2.3 设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器。

主持人可控制系统发的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。

抢答选手确定后给出选手编号的显示，抢答选手的编号显示保持到系统被清零为止，若提前抢答则对相应的抢答组发出警告。

*扩展内容：增加答题限时的功能，在确定了抢答成功有效后，有主持人按下答题限时功能键，开始9s 的倒计时。

在计时结束后，超时提示LED 闪烁。

在主持人按下clear 开关时限时复位。

三、功能分析四路智力竞赛抢答器按功能设计分为三个模块1. 抢答锁存模块，在主持人发出抢答指令后（start=''）,若有参赛者按下抢答按钮，则显示器显示抢答组别，同时电路处于自锁状态，使其它组的抢答器不起作用。

主持人可以用清零按钮进行清零（Clr= '0'）.若抢答指令未发出（Start='0'），而有参赛者按下抢答按钮,则发出警告信号（alm=1）.2. 显示功能模块,在参赛者抢答信号（组别）发出后,对参赛者信号进行译码,然后用7 段数码管显示出来。

3. 计时模块,在确定了抢答成功有效后,有主持人按下答题限时功能键,开始9s 的倒计时。

抢答器eda课程设计

抢答器eda课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握抢答器的设计原理和功能。

2. 学生能掌握抢答器电路的组成，了解各个部分的电路符号及其作用。

3. 学生能了解抢答器程序设计的基本流程，掌握相关编程知识。

技能目标：1. 学生能够运用所学知识，设计并搭建一个简单的抢答器电路。

2. 学生能够编写简单的程序，实现抢答器的功能。

3. 学生通过实际操作，提高动手能力和团队协作能力。

情感态度价值观目标：1. 学生在学习过程中，培养对电子科技的兴趣和热情，提高创新意识。

2. 学生能够认识到团队合作的重要性，培养团队协作精神。

3. 学生在实践过程中，培养克服困难、解决问题的信心和毅力。

课程性质：本课程为实践性较强的课程，结合理论知识，以学生动手实践为主。

学生特点：学生具备一定的电子基础知识，对新鲜事物充满好奇，喜欢动手实践。

教学要求：教师需引导学生主动参与，注重理论与实践相结合，关注学生个体差异，鼓励学生创新思维和团队协作。

通过本课程的学习，使学生能够将所学知识应用于实际项目中，达到学以致用的目的。

二、教学内容本课程教学内容主要包括以下三个方面：1. 理论知识学习：- 电子设计自动化（EDA）基本概念及发展历程。

- 抢答器原理及其应用场景。

- 抢答器电路组成及各部分功能。

- 抢答器程序设计基本流程。

教学内容关联教材章节：第三章电子设计自动化、第四章数字电路设计。

2. 实践操作环节：- 搭建抢答器电路，熟悉各个部分的连接和功能。

- 编写抢答器程序，实现抢答功能。

- 调试电路和程序，解决可能出现的问题。

实践操作环节将贯穿整个课程，结合理论知识逐步进行。

3. 教学进度安排：- 第一周：学习EDA基本概念，了解抢答器原理及电路组成。

- 第二周：学习抢答器程序设计基本流程，进行电路搭建。

- 第三周：编写程序，实现抢答功能，进行调试和优化。

教学内容注重科学性和系统性，确保学生在掌握基本知识的基础上，能够顺利进行实践操作。