武汉大学2014-2015学年度数字电子技术试卷A
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总
一、
填空题（每空1分，共20分）
1、逻辑代数中3种基本运算是 ， ， 。
2、逻辑代数中三个基本运算规则 ， ， 。
3、逻辑函数的化简有 ， 两种方法。
4、A+B+C= 。
5、TTL 及非门的u I ≤U OFF 时，及非门 ，输出 ，u I ≥U ON 时，及非门 ，输出 。
6、组合逻辑电路没有 功能。
7、竞争冒险的判断方法 ， 。
8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。
二、 选择题（每题1分，共10分）
1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、及逻辑 C 、异或逻辑
2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A
3、 A 、Y=
AB B 、Y 处于悬浮状态 C 、Y=
B A +
4、下列图中的逻辑关系正确的是 （ ） A.Y=
B A + B.Y=B A + C.Y=AB
5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。
6、下列说法正确的是 （ ）
A 、同步触发器没有空翻现象
B 、同步触发器能用于组成计数器、移位寄存器。
C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ）
A 、异步计数器的计数脉冲只加到部分触发器上
B 、异步计数器的计数脉冲同时加到所有触发器
数字电子技术期末试卷标准答案及评分标准(A卷)
班级：__________ 学号: __________姓名: __________
阅卷教师: _____________ 成绩: _______________
一、判断题（将答案添入下表，每题1分，共10分。正确选“√”，错误选“×”） 1 2 3 4 5 6 7 8 9
10
1．在时间和幅度上都断续变化的信号是数字信号，因为说话时语音是断续的，所以是
数字信号。（ ）
2．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ） 3．N 变量逻辑函数全部2N 个最大项之积恒等于1。（ ） 4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（ ）。 5．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ） 6．异步时序电路是指的各级触发器类型不同的电路。（ ）
7．D 触发器的特征方程Q n+1=D ，而与Q n 无关，所以，D 触发器不是时序电路。（ ） 8．D/A 转换器的最大输出电压的绝对值可达到基准电压
V REF 。（ ）
9．施密特触发器可用于将正弦波变换成三角波。（ ）
10．SRAM 是指静态RAM ，DRAM 是指动态RAM ；对相同容量的SRAM 和DRAM 而言，前者造
价高，响应速度也快。（ ）
二、试将下列函数化为最简与或形式（10分，每题5分，要有解题步骤，否则不给分）
（1）D C B A D C B A D B A AD Y +++=
（2）化简逻辑函数D C B A BCD A D C B A D C B A F ⋅⋅++⋅⋅=),,,(；给定约束条件：
2套 《数字电子技术》期末考卷+答案
第 1 页 共 12 页
铜 陵 学 院
2007-2008学年第二学期
《数字电子技术基础》考试试卷（A 卷）
（适用班级：06自动化本科）
一、填空题（每空1分，共20分）
1、数字信号是指在 和 上都不连续的信号。
2、二进制数11011转换为十进制数为 ，转换为十六进制数为 。
3、根据逻辑代数的运算规则有：A ·A ＝ ，A ·A ＝ 。
4、用4位二进制数表示一位十进制数，称为二－十进制代码，简称 码，最常用的二－十进制代码是 码。
5、按计数器中数值的增减分类，把计数器分为 、
和可逆计数器。
6、计数器中，_____________计数器工作速度较快，_____________计数器电路结构简单。
7、一个容量为256×4位的RAM ，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。
8、PROM 不可编程的逻辑阵列是 ，可编程的逻辑阵列是 。 9、逻辑代数中，最基本的三种逻辑运算是 运算、 运算和 运算。
二、判断题（第小题2分，共１２分）
1、真值表、逻辑代数式和逻辑电路图是同一逻辑功能的三种不同表达方式，只要知道其中一种，便可推出其它两种。 （ ）
2、一个逻辑函数的所有最小项之积为1。 （ ）
3、当用数码表示不同的事物时，这些数码已没有数量大小的含义。 （ ）
4、TTL 门电路能带同类门的个数称为噪声容限。 （ ）
5、计数器不仅能对时钟脉冲进行计数，还可以用于定时、分频、产生节拍脉冲等。
（ ） ６、已知二输入端的TTL 与非门，将其中的一端经Ω100电阻接地，则当电源接通时，其输出端的状态为０。 （ ） 三、选择题（每小题３分，共１８分）
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
《数字电子技术》期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
数字电子技术试题库及答案
数字电子技术期末试题库
一、选择题：
A组：
1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的
A、00100
B、10100
C、11011
D、11110
２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和
C、逻辑函数的最简或与式
D、逻辑函数的最大项之和
３、在下列逻辑电路中，不是组合逻辑电路的是（D）
A、译码器
B、编码器
C、全加器
D、寄存器
４、下列触发器中没有约束条件的是（D）
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
５、555定时器不可以组成D。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.J K触发器
６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有
B、无
C、允许
D、不允许
７、（D）触发器可以构成移位寄存器。
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
８、速度最快的A/D转换器是（A）电路
A、并行比较型
B、串行比较型
C、并－串行比较型
D、逐次比较型
9、某触发器的状态转换图如图所示，该触发器应是( C )
A. J-K触发器
B. R-S触发器
C. D触发器
D. T触发器
10.（电子专业作）对于VHDL以下几种说法
错误的是（A ）
A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成
C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚
D 结构体是描述元件内部的结构和逻辑功能
数字电子技术试题库及答案解析
数字电子技术习题库
一、单项选择题（本大题共15小题，每小题2分，共30分）
（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）
1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，
7）
C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，
7）
2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 101
3．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16
4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 00
B. 00
C. 11
D. 00
5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，
地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. B. C. D.
6. 一只四输入端或非门，使其输出为1的输入变量取值组合有
( )种。
A ．15
B ．8
C ．7
D ．1
7. 随机存取存储器具有( )功能。
A.读/写
B.无读/写
C.只读
D.只写
8．N 个触发器可以构成最大计数长度（进制数）为( )的计
数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三
数字电子技术试卷A及答案
1
一、单项选择题（每题2分，共20分）
1．将二进制数（11011101.1）转换为十进制数是（ A ）
A) 221.5 B) 222.5 C) 223.5 D) 257.5
2．按以下方法处理CMOS 或非门多余输入端，正确的是（ C ）
A ）接电源正极
B ）悬空
C ）通过10K Ω电阻接地 D) 以上三种方法都不对
3．电路输入为某种BCD 码，要用七段数码显示器显示，为此需用到（ A ）
A ）4-7线译码器
B ）4-5线译码器
C ）4-2线译码器
D ）4-1线译码器
4．下列各门电路中，输出端可直接直连，实现线与的是（ B ）
A ）一般TTL 与非门
B ）集电极开路TTL 与非门
C ）一般CMOS 与非门
D ）一般TTL 或非门
5．将一个右移4位移位寄存器的末级触发器3Q 端接至前级触发器0D 输
2
入端。设初态为3210Q Q Q Q =1101，以过5个CP 作用后的状态为（ B ）
A ）1101
B ）1110
C ）1011
D ）0111
6．用256×4位的RAM 扩展成2048×12位RAM ，每一条I/O 总线上并联了几条数据线？（ C ）
A ）24
B ）12
C ）8
D ）4
7．如下图中电路的名称是（ D ）
A ）单稳态电路
B ）JK 触发器
C ）施密特电路
D ）多谐振荡器
8．已知函数D C B A Y ++=)(，则其反函数为（ B ）
A ）D C
B D
C A + B ）
D C B A ++ C ）AC D AB + D ）D B C A +
9．可实现逻辑函数A Y =的是（ D ）
数字电子技术考试卷及答案 (5)
七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。
八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。要求当控制信号M=0时
为5进制，M=1时为7进制（要求有设计过程）。
７
《数字电子技术基础》期末考试A卷标准答案及评分标准
８
９
１０
北京航空航天大学2004－2005 学年第二学期期末
《数字数字电子技术基础》
考试A 卷
班级______________学号_________
姓名______________成绩_________
2007年1月18日
班号学号姓名成绩
《数字电路》期末考试A卷
注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；
2、本卷共5页考卷纸，7道大题；
（（a）
74LS85
四、逻辑电路和各输入信号波形如图所示，画出各触发器Q 端的波形。各触发器的初始状态为0。 （本题12分）
五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示，分析该电路。（1）画出74LS194的
状态转换图；（2）说出Z 的输出序列。（本题13分）
CP CP
六、已知某同步时序电路的状态转换图如图所示。（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。（本题15分）
七、电路由74LS161和PROM组成。（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达
式；（3）在CP作用下。分析W、X、Y、Z端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。（本题16分）
数字电子技术基础期末考试试题和答案解析
数字电子技术基础试题（一）
一、填空题 : （每空1分，共10分）
1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 . 。
5 . 四。
6 . 12、 8
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )
1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,
输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门
B、与非门
C、异或门
D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC
4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器
数字电子技术试卷及答案五套
数字电子技术试卷
一、选择题：
A组：
1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的
A、00100
B、10100
C、11011
D、11110
２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和
C、逻辑函数的最简或与式
D、逻辑函数的最大项之和
３、在下列逻辑电路中，不是组合逻辑电路的是（D）
A、译码器
B、编码器
C、全加器
D、寄存器
４、下列触发器中没有约束条件的是（D）
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
５、555定时器不可以组成D。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.J K触发器
６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有
B、无
C、允许
D、不允许
７、（D）触发器可以构成移位寄存器。
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
８、速度最快的A/D转换器是（A）电路
A、并行比较型
B、串行比较型
C、并－串行比较型
D、逐次比较型
9、某触发器的状态转换图如图所示，该触发器应是( C )
A. J-K触发器
B. R-S触发器
C. D触发器
D. T触发器
10.（电子专业作）对于VHDL以下几种说法
错误的是（A ）
A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成
C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚
D 结构体是描述元件内部的结构和逻辑功能
数字电子技术期末考试试题含答案
《数字电子技术》考试试卷（第一套）课程号2904025035 考试时间100 分钟
适用专业年级（方向）：应用物理、电信科技2010级
考试方式及要求：闭卷笔试
题号一二三四五六七总分得分
阅卷人
(注：集成电路CD4532、74HC138、74HC151的功能见附表)
一、填空题（共28分）
1、（2分）（5E.8）H＝（94.5 ）D＝（10010100.0101 ）8421BCD。
2、（2分）逻辑函数L = + A+ B+ C +D = （1 ）。
3、（2分）由传输门构成的电路如下图所示，当A=0时，输出L= B 。
4、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
5、（3分）A/D转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D转换器的转换速度主要取决于转换类型。对双积分型A/D 转换器、并行比较型A/D转换器和逐次比较型A/D转换器的相对速度进行比较，转换速度最快的是_并行比较型A/D转换器__。
6、（2分）集成优先编码器CD4532（功能表见后）正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、（3分）集成数据选择器74HC151构成的电路如下图所示，则其输出 Y= ABC BC A C B A ++⋅⋅ 。（注：不需化简）
01
8、（3分）某PLA 电路如下图所示，其输出逻辑函数表达式X=
C B A C B A ABC +⋅+ 。
9、（2分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为
数字电子技术试题库及答案解析
数字电子技术习题库
一、单项选择题（本大题共15小题，每小题2分，共30分）
（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）
1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，
7）
C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，
7）
2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 101
3．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16
4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接
0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 00
B. 00
C. 11
D. 00
5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，
地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. B. C. D.
6. 一只四输入端或非门，使其输出为1的输入变量取值组合有
( )种。
A ．15
B ．8
C ．7
D ．1
7. 随机存取存储器具有( )功能。
A.读/写
B.无读/写
C.只读
D.只写
8．N 个触发器可以构成最大计数长度（进制数）为( )的计
数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基
础》 课试卷 试卷类型： A 卷
一、 单项选择题（每小题2分，共24分）
1、8421BCD 码01101001.01110001转换为十进制数是：（ ）
A ：78.16
B ：24.25
C ：69.71
D ：54.56
2、最简与或式的标准是：（ ）
A ：表达式中乘积项最多，且每个乘积项的变量个数最多
B ：表达式中乘积项最少，且每个乘积项的变量个数最多
C ：表达式中乘积项最少，且每个乘积项的变量个数最少
D ：表达式中乘积项最多，且每个乘积项的变量个数最多
3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量
C ：消去3个表现形式不同的变量，保留相同变量 表1
D ：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C
B ：AB + BC
C ：AB + BC
D ：ABC （A+B+C ）
5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7）
C ：F(A,B,C)=∑m （0，2，3，4）
D ：F(A,B,C)=∑m （2，4，6，7）
6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。
A ：32
B ： 10
C ：5
武汉大学2014-2015学年度数字电子技术试卷A
武汉大学2014—2015学年度第二学期
《数字电子技术基础》试卷（A）
学号姓名院（系）分数
一、填空题，每空1分(共20分)
1.逻辑函数有多种表达方式，其中的四种为()，()，()和()。
2、(25.7)10=()2=()16。
3、可以实现线与功能的逻辑门电路包括()，()和()。
4、JK触发器若J=K，则可实现()触发器的功能；若J=K，则可实现()触发
器的功能。
5、5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计
数器的并行输出为()，扭环计数器的并行输出为()。
6、128K×16的只读存储器，其寻址地址线数目是()根，字长是()位，字数是
()，总容量是()。
7、可以实现更大规模逻辑电路的可编程器件主要包括()和()。
8、设四位D/A转换器的满刻度输出电压30V，则输入数字量是1011时的输出模拟
电压为()V。
二、单项选择填空，每空2分(共20分)
1、编码(11111100.11010100)2421对应的十进制数为()。
A．97.64B．86.54C．96.74D．85.74
2、逻辑函数F=A B C
⨯+且BC=0的卡诺图中，最小项和无关项个数分别为()个。
A．4,2B．3,2C．3,3D．2,4
3、下列说法正确的共有()个。
(1)按制造门电路晶体管的不同，门电路可分为MOS型和双极型；
(2)TTL电路相对CMOS电路的特点是速度快，但功耗大；
(3)CMOS电路的静态功耗很小，主要是动态功耗；
(4)TTL器件驱动CMOS器件主要需要校验灌电流是否满足要求；
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉大学2014—2015学年度第二学期
《数字电子技术基础》试卷（A）
学号姓名院（系）分数
一、填空题，每空1分(共20分)
1.逻辑函数有多种表达方式，其中的四种为()，()，()和()。
2、(25.7)10=()2=()16。
3、可以实现线与功能的逻辑门电路包括()，()和()。
4、JK触发器若J=K，则可实现()触发器的功能；若J=K，则可实现()触发
器的功能。
5、5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计
数器的并行输出为()，扭环计数器的并行输出为()。
6、128K×16的只读存储器，其寻址地址线数目是()根，字长是()位，字数是
()，总容量是()。
7、可以实现更大规模逻辑电路的可编程器件主要包括()和()。
8、设四位D/A转换器的满刻度输出电压30V，则输入数字量是1011时的输出模拟
电压为()V。
二、单项选择填空，每空2分(共20分)
1、编码(11111100.11010100)2421对应的十进制数为()。
A．97.64B．86.54C．96.74D．85.74
2、逻辑函数F=A B C
⨯+且BC=0的卡诺图中，最小项和无关项个数分别为()个。
A．4,2B．3,2C．3,3D．2,4
3、下列说法正确的共有()个。
(1)按制造门电路晶体管的不同，门电路可分为MOS型和双极型；
(2)TTL电路相对CMOS电路的特点是速度快，但功耗大；
(3)CMOS电路的静态功耗很小，主要是动态功耗；
(4)TTL器件驱动CMOS器件主要需要校验灌电流是否满足要求；
A．1B．2C．3D．4
4、已知题2.4图中的门电路是74系列的TTL门电路，则电路的输出电平是()。
A．高电平B．高阻C．低电平D．无法判断
5、要将方波脉冲的周期扩展10倍，可采用()。
A．10级施密特触发器B．10位二进制计数器
C．十进制计数器D．10位D/A转换器
第1页共4页6、用4片4K×16的RAM构成4K×16的存储器，扩展后地址空间最高的一片4K×16
的RAM的寻址范围是()。
A．1000H-1FFFH B．2000H-2FFFH C．3000H-3FFFH D．4000H-4FFFH 7、VHDL语言中，下列标识符定义正确的个数有()。
(1)my_counter(2)2FFT(3)Sig_N(4)ALL_RST_(5)return
A．2B．3C．4D．5
8、用555定时器组成施密特触发器，当输入控制端引脚5外接8V电压时，回差电
压为()。(555定时器的功能表见附录)
A．2.67V B．4V C．3.33V D．6.67V
9、在ADC工作过程中包括保持a、采样b、编码c和量化d四个过程，它们的先
后次序应该是()。
A．abcd B．bcda C．cbad D．badc
10、通常DAC中输出端运算放大器的作用是()。
A．倒相B．放大C．积分D．求和
题2.4图题4.1图题4.2图
三、函数化简题，每小题5分(共10分)
1、代数法化简F=AB BD+CE+AD
2、卡诺图法化简F=∑m(3,6,8,9,11,12)+∑d(0,1,2,13,14,15)
四、分析简答题，(共20分)
1、分析题4.1图所示电路的逻辑功能，要求写出完整的步骤。(6分)
2、题4.2图中为用TTL电路驱动CMOS电路的实例，试计算上拉电阻的取值范围，
TTL与非门在V OL≤0.2V时最大输出电流为10mA，输出管截止时有100μA电流，CMOS门输入电流可忽略，要求加到CMOS或非门的电压V IH≥4.2V，V IL≤0.2V,电源电压为5V。(6分)
第2页共4页3、电路如题4.3图所示，设初态均为0。试画出对应CP作用下Q0、Q1、φ1、φ2、
φ3、φ4的波形。(不考虑门的延迟，74LS139的功能表见附录)(8分)
题4.3图
五、分析设计题，每小题10分(共30分)
1、试用一片74HC151设计一个8421码的检码电路，要求当输入大于等于3且小于
等于7时输出1，否则电路输出0。(74HC151的引脚图和功能表见附录)
2、试用集成计数器74HC161一块，数据选择器74HC151两块及适当的门电路组合
设计一个序列信号发生器。序列输出信号依次为11001110101，以此循环反复。
(74HC161和74HC151的引脚图和功能表见附录)
3、试用两片中规模通用集成电路555设计带延时的声音报警电路。当出现告警信
号后1秒后才发声告警，要求给出延时环节相关元件的参数。(555的引脚图和功能表见附录)(提示：前一块555构成单稳触发器，后一块555构成多谐振荡器)
附录
1、555定时器的逻辑引脚图和功能表
第3页共4页2、74LS139的功能表
3、74HC151逻辑引脚图和功能表
4、74HC161逻辑引脚图和功能表
第4页共4页所长签字：教学院长签字：