基于FPGA的接口芯片逻辑设计及仿真

基于FPGA的接口芯片逻辑设计及仿真
摘要：FPGA有丰富的I/O资源和触发器，故将其用作接口和总线控制。

我们对8255A芯片的工作时序和功能模块进行分析，进而用Verilog设计各个模块的时序逻辑和功能代码，连接外围电路，进行
仿真和验证，实现芯片功能。

关键词：8255A；现场可编程门阵列；仿真
1 8255A内部结构
8255A具有24个可编程设置的I/O口，即3组8位的I/O为PA、PB和PC。

它们又可分为两组12位的I/O，A组包括A口及C口(高4位，PC4-PC7)，B组包括B口及C口(低4位，PC0-PC3)。

操作模
式由控制寄存器的控制字决定。

如图1，我们将8255A划分成8个模块，分别是数据总线缓冲器、读写控制逻辑、A组控制、B组控制、PA口、PB口、PC高位和PC低位。

2 基于FPGA的模块功能描述和实现
2.1 读写控制逻辑
读写控制逻辑根据输入信号的控制，输出对整个8255A的控制信号。

（1）A1A0的控制信号如表1所示，说明如下：
A1A0=00时选中PA；A1A0=01时选中PB；
A1A0=10时选中PC；A1A0=11时选中CTRL。

（2）WR、RD组成的读写信号
WR=1，RD=0时，表示写数据；
WR=0，RD=1时，表示读数据。

（3）对数据总线缓冲器的控制信号
当{A,CS,D,reset,WR}==6'b110100，表示对读写控制逻辑的寄存器进行操作，即CTRL=D_inbuf；此时根据CTRL[ ]寄存的数据来产
生对其他口的控制逻辑。

（4）对PA的控制
如图2所示是RTL级电路图，PA输入或输出由CTRL[4]控制，
PA的方式由CTRL[6∶5]控制。

（5）对PB的控制
与PA类似，只是CTRL[6∶4]，PA分别换成CTRL[2∶1]，PB；
并且CTRL[4]换成CTRL[1]。

（6）对PC的控制
当RESET=0，CTRL[7]＝1时，CTRL[3]和CTRL[0]分别控制PC[7∶4]和PC[3∶0]的输入或输出，即CTRL[ ]=0表示输出，
CTRL[ ]=1表示输入。

读写操作的部分代码如下：
always @(WR,reset,A,CS,D)
begin
if({A,CS,D[7],reset,WR}==6'b110100)
begin
CTRL<=D;
end
if(reset==1'b1)
begin
CTRL<=8'h00;
end
end
2. 2 A口
A组有3种方式（0方式、1方式、2方式），由CTRL[6∶5]
控制，传输方向由CTRL[4]控制。

关于PA的部分代码如下：
always @(PAtemp1,PA,reset,A,CTRL)
begin:
casex({reset,A,CTRL[7∶4]})
7'b0001000:
begin
PAtemp2<=PAtemp1;
disable block3;
end
7'b0001001:
begin
PAtemp2<=PA;
disable block3;
end
endcase
end
2.3 B口
依2.3所述与A口类似，故不赘述。

2.4 C口
C口的作用与8255A的工作方式有关，部分代码如下：
casex({WR,A,CTRL[7],CTRL[6∶5],reset,CS,PCdir[7],
D[3∶0]})
13'b0111000011111:
begin
PCtemp2[7]<=1'b1;
disable block6;
end
13'b0111000011110:
begin
PCtemp2[7]<=1'b0;
disable block6;
end
13'bxxx100000xxxx:
begin
PCtemp2[7]<=PC[7];
disable block6;
end
13'bxxxxxx1xxxxxx:
begin
PCtemp2[7]<=1'b0;
disable block6;
end
endcase
除了做数据口以外，还有其他用途：①作状态口.8255A在1、2方式下有固定的状态字是从C口读入；②作按位控制用.C口的8个
引脚可以单独从1个引脚输出高/低电平。

3 仿真与分析
设计完成后，应进行各项功能测试，以测试性能是否满足技术要求。

我们采用Xilinx公司的Spartan-3E系列FPGA，完成对8255A 代码的测试。

我们进行的是8255A方式0的仿真。

在0方式下，彼此独立的两个8位和两个4位并行口，共24根I/O全部由用户支配，都能被指定作为输入或者输出用。

首先通过PACE分配引脚，然后通过JTAG方式将8255A的代
码下载到FPGA上，得出仿真结果如图3。

仿真结果如图3，a[1∶0]在180ns-380ns为2'h3，选择din[7∶0]，此时din[7∶0]为8'h80，并将其值送入CTRL。

在380ns-580ns，a[1∶0]为2'h0，此时PA被选中，为输出状态，可以看到din[7∶0]为8'h65，且在400ns-800ns，paout[7∶0]为8'h65，说明此时paout输
出的值为din[7∶0]里的值，由此实现了8255A的0方式。

4 结束语
本文在FPGA上实现了8255A芯片的基本功能，亦可根据需要，修改参数，将PA/PB扩展为16位。

下一步的工作是通过修改、完善和测试将其封装成IP核，并且以此作为范例将其他所需的芯片也封
装成IP核，方便调用。

参考文献：
[1] 刘乐善.微型计算机接口技术及应用[M].武汉:华中科技大学出版,2000.
[2] 吕志鹏.16位微处理器在FPGA上的设计与原理实现[D].北京:
清华大学,2004.
[3] DA VIDE PELLERIN,SCOTT THIBAULT.Pratical FPGA
Programming in C[M].Boston:Prentice Hall PTR,2007.
[4] 刘岚,黄秋元,陈适.FPGA应用技术基础教程[M].北京:电子工
业出版社,2009.
[5] 孙航,胡灵博.Xilinx可编程逻辑器件应用与系统设计[M].北京:
电子工业出版社,2008.。