EDA复习提纲

EDA复习资料要点全

.-主要知识点1、从执行方式看VHDL的描述语句包括那些描述语句？用VHDL语言进行设计时，按描述语句的执行顺序进行分类，可将VHDL语句分为顺序执行语句（Sequential）和并行执行语句（Parallel）。

2、目前流行的硬件描述语言有那些？常用的硬件描述语言有ABEL-HDL AHDL.VHDL和Verilog-HDL.而VHDL和Verilog-HDL是当前最流行的并成为IEEE标准的硬件描述语言。

3、MAX+PLUS2中各种文件的扩展名有哪些？*.vhd *.sym *.gdf *.scf4、基于MAX+PLUS2的设计流程设计输入、编译处理、验证（包括功能仿真、时序仿真、和定时分析）和器件编程5、目前较流行的EDA设计软件有那些？ALTERA公司： MAX+PLUS IIQUARTUS II（全新的EDA软件，正在逐步替代 MAX+PLUS) LATTICE莱迪思公司： isp EXPERT SYSTEMisp DesignExpert SYSTEM XILINX西林公司： FOUNDATIONISE（全新的EDA软件，正在逐步替代FOUNDATION）6、可编程逻辑器件的分类？按照变成工艺分哪些类？SPLD 简单可编程逻辑器件CPLD 复杂可编程逻辑器件FPGA 现场可编程门阵列ISP 在系统（线）可编程逻辑器件按编程工艺分为：熔丝开关（一次可编程，要求大电流）可编程低阻电路元件（多次编程，要求中电压）EPROM型（紫外线擦除电可编程逻辑器件）E PROM型（电可擦写编程器件）基于SRAM的编程元件7、VHDL程序设计中常用的库有那些？哪些库是显式（默认打开的）的，哪些是隐式的？P159VHDL程序设计的常用库：IEEE库、STD库、WORK库、VITAL 库、用户定义库。

显示库：IEEE库用户定义库 VITAL库隐式库：、STD库、WORK库8、程序包由那两部分组成？分别有什么作用？ P161程序包由两部分组成：程序包首和程序包体，程序包首为程序包定义接口，声明包中的类型、元件、函数和子程序。

EDA复习资料

第1章1.EDA技术：2.①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）3.EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件4.FPGA和CPLD开发效率高，成本低，可编程5.EDA是微电子技术和现代电子设计技术的结合6.EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代7.利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现8.掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC9.FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。

10.H DL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）11.综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程12.传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。

13.自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成14.E DA仿真：时序仿真、功能仿真15.E da开发流程；原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试16.标准单元法必须预建完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块“标准单元”17.常用的HDL仿真器有ModelSim、Active HDL，VCS，NC-Sim18.I P(自主知识产权核)分类：①软IP（用硬件描述语言描述的功能块）②固IP（完成了综合的功能块）③硬IP（提供设计的最终阶段产品：掩模）19.I P内涵：①必须是为了易于重用而按嵌入式应用专门设计的②必须实现IP模块的优化设计20.优化的目标：芯片的面积最小，运算速度最快，功率消耗最低，工艺容差最大21.E DA工具：设计输入编辑器、仿真器、HDL综合器、适配器、下载器22.设计输入：①图形输入（原理图输入、状态图、波形图输入）②HDL文本输入ASIC设计流程：系统规格说明→系统划分→逻辑设计与综合→综合后仿真→版图设计→版图验证→参数提取后仿真→制版和流片→芯片测试。

EDA基础知识复习要点

EDA基础知识复习要点EDA（探索性数据分析）是指对数据集进行初步的探索，以了解数据的特征、相互关系和隐藏的模式。

它是数据分析的重要环节，可以帮助我们发现数据中的特殊特征、异常值和缺失值，为后续的建模和决策提供基础。

下面是EDA基础知识的复习要点。

1.数据集的基本情况-数据集的大小和维度：了解数据集包含的样本数量和特征数量。

-数据类型和缺失值：检查每个特征的数据类型并确定是否存在缺失值。

-数据的摘要统计信息：计算每个特征的基本统计指标，如均值、中位数、标准差等。

-数据可视化：使用直方图、箱线图、散点图等可视化工具来展示数据的分布和异常值。

2.数据的清洗和预处理-处理缺失值：根据缺失值的情况选择适当的方法填充或删除缺失值。

-处理重复值：检查是否存在重复的样本或特征，并根据需要删除或合并重复值。

-异常值处理：通过设定阈值或使用统计方法来检测和处理异常值。

-标准化和归一化：对于数据集中的数值型特征，可以进行标准化或归一化处理，使其具有相同的尺度。

3.特征工程-特征选择：根据特征的重要性和相关性选择最相关的特征，减少特征的维度。

-特征构建：使用原始特征衍生出新的特征，例如添加多项式特征、交互特征等。

4.数据探索-变量间的关系：分析变量之间的相关性和因果关系，帮助了解特征之间的影响。

-群组分析：将数据集中的样本划分为不同的组群，发现数据的内在结构和模式。

-关键性因素：识别影响特定结果的重要因素，找到数据集中的关键趋势和影响因素。

5.可视化分析-直方图：显示定量变量的分布情况，帮助了解数据的偏态和尾部情况。

-箱线图：显示定量变量的中位数、上下四分位数和异常值，有助于观察数据的离散情况。

-散点图：显示两个变量之间的关系，帮助检测变量之间的线性关系或异常值。

-折线图：显示变量随时间变化的趋势，用于分析时间序列数据。

6.结果解释和报告-对EDA结果进行总结和解释，包括数据集的特点、重要特征、异常值等。

-以清晰和可视化的方式呈现结果，如使用图表、表格等形式。

EDA技术复习资料(完全版)

EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。

2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。

3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。

4、文本输入是指采用硬件描述语言进行电路设计的方式。

5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。

6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。

7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。

8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。

9、IEEE于1987年将VHDL采纳为IEEE#1076标准。

10、用VHDL语言书写的源文件。

即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。

11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。

12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。

13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。

14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。

15、VHDL的实体由实体声明部分和结构体组成。

16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。

17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。

18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。

19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。

EDA 的复习提纲

实体：
ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END ENTITY e_name; 或： ENTITY e_name IS PORT ( p_name : port_m data_type; ... p_namei : port_mi data_type ); END e_name;
output Q
1010
st0
0101
st1
1001
st20010s源自3101101
00
input DATAIN
《可编程逻辑器件》复习
名词术语解释（约20%）第1章概述第2章 FPGA/CPLD结构与应用 EDA，ASIC，FPGA，IP，SRAM，CPLD HDL，SOPC，PROM，LUT，VHDL……

回答问题（约10%）第5章 VHDL设计进阶 5.1 数据对象（信号与变量的异同点）第7章有限状态机的设计 7.1 一般有限状态机的设计状态机的必要性及组成，各个部分的作用程序改错（约20%）（1）程序简单改错（2）例5-6：四选一多路选择器的实现
本门课程的主要应用方向：（1）芯片设计：利用FPGA/CPLD设计ASIC （2）产生高速控制信号：控制高速A/D，控制高速DSP （3）实现高速数据的传输和缓存：总线和缓冲区未来发展方向：实现所有数字系统的集成
Design a state machine according to the following state diagram
例：
说明部分： SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0) ;

EDA技术复习大纲(1).docx

EDA技术复习大纲1.题型：填空，判断改错，编程题编程题、问答题，共100分。

2.EDA、FPGA及quartus软件基础知识：如quartus相关文件的后缀名；quartus软件使用常用命令，如管脚分配，编译，编程下载等3.复习计数器、分频电路的设计、7段译码器设计、数字时钟、数字秒表的设计。

4.编程题实体部分已经写好。

EDA复习基础知识要点1.EDA的概念EDA （电了设计自动化）是现代电了设计技术的核心。

EDA就是依靠功能强大的电了计算机, 在EDA .T具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，白动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA 或专用集成电路ASIC芯片中，实现既定的电子线路的功能。

2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。

CAE是在CAD的工貝逐步完善的基础上发展起來的，它开始用计算机将许多单点工具集成在一起使用。

20卅纪90年代电了技术的飞速发展促使现在的EDA技术的形成。

出现了EDA设计的概念, 并发展至今天。

3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检杳（信号线有无漏接，信号有无双重来源，关键词有无错课）②优化设计和综合③适配和分割④布局和布线⑤牛成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL 文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。

LDPLD通常是指早期发展起来的、集成密度小于100() I' J//f左右的PLD如ROM、PLA、PAL 和GAL等。

EDA技术与VHDL语言期末复习指导课程要求：本课程是通信类专业的专业技术课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。

能比较熟练地使用Quartus II等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用VHDL语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的进一步学习，通信类ASIC器件设计以及通信类超大规模集成电路设计奠定基础，使学生具备可编程类硬件设计的技术手段。

课程复习提纲：（一）概论（基础知识）现代EDA技术；EDA基本概念P.1 【名词解释】EDA发展趋势（IP核）P.2【简答】EDA技术实现目标：3点P3~P4【简答】VHDL概况；（名词解释）P4【名词解释】自顶向下的系统设计方法；P8~ P10【简答】对现代EDA技术及实现工具的使用方法和发展情况有了解。

P11【简答】（二）EDA设计流程及工具（基础知识）基于EDA软件的FPGA/CPLD开发流程和ASIC设计流程；P12~P16 其中的几个“小标题”并简单扩展；ASIC设计方法；P17~P18；【简答】一般的ASIC设计流程；P19；【简答】与这些设计流程各环节密切相关的EDA工具软件（Quartus II）；综合软件的名称等；P19~P23；【填空】IP、SOC，FPGA,CPLD等术语。

P24等【名词解释】（三）FPGA/CPLD结构与应用（基础知识）FPGA和CPLD的基本技术；可编程器件的分类；P28【简答或填空】几类常用的可编程逻辑器件的结构和工作原理；【简答】PLD，PROM,PLA,PAL,GAL P29~ P31，P36~ P40对CPLD的乘积项原理；P38【简答】FPGA的查找表原理；P40【简答】相关的编程下载和测试技术。

P46~ P50 【了解】（四）VHDL设计初步（重点知识）通过简单、完整而典型的VHDL设计示例，初步了解VHDL表达和设计电路的方法；VHDL语言现象和语句规则；VHDL系统设计技巧；（五）Quartus II应用向导（一般了解，需了解参数配置方法）基于Quartus II的VHDL文本输入设计流程（通过实例），包括设计输入、综合、适配、仿真测试和编程下载等方法；【了解】Quartus II包含的一些有用的测试手段；【了解】原理图输入设计方法。

EDA复习

– 根据封装在库中选择
• PCB设计的一般流程 • PCB设计环境及主要设置 • 建立PCB文件
– 建立方法及主要设置 • 坐标 •层 • 形状
• 边界 •库 • 导入网络 • 设计规则 • 布局 • 布线
• 基本元素（图元）
– 封装 – 焊盘 – 过孔 – 导线（直线，圆弧，覆铜） – 字符
• 项目文件管理– 项目来自件类型 – 项目文件的打开与建立
• 原理图设计
– 原理图设计的主要步骤 – 层次原理图 – 通道设计
– 基本概念，设计步骤
• 原理图编辑器
– 熟悉编辑环境，熟悉主要功能，熟料应用各项主要功能（包括快捷键） – 建立、打开、编辑、保存一个原理图项目 – 设计环境的构建及主要设置 – 项目管理器 – 元件库 – 配线工具， – 面板控制中心
• 布放关键导线
• 自动或手动布线
– 电源，地，对性能及结构有影响的线等 – 考虑美观、加工、生产工艺、性能、可靠性等因素，对低频电路尽量短、粗、远。可能还需调整布局。 – 检查是否100%布通
• 再次自动布线
• 必要时重新编号元件
– 为了便于以后检修等原因，更新原理图
• 编辑、调整丝印层
– 满足美观、便于生产、维修。
• DXP2004的集成开发环境
– 熟悉DXP2004的集成开发环境，了解各部分的功能 – 原理图开发环境 • 主要面板标签的功能，激活与关闭 • 面板调度中心的功能 • 主要工具栏工具的功能，用法。 • 主要菜单的功能、用法
• 印刷线路板开发环境
• 主要面板标签的功能，激活与关闭 • 面板调度中心的功能 • 主要工具栏工具的功能，用法。 • 板层标签及激活、关闭，各主要层的功能。 • 主要菜单的功能、用法

EDA考试复习提纲

1、进程中的信号赋值语句，其信号更新是 C 在进程的最后完成；。

2、子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化___B__②资源共享③逻辑优化④串行化3、综合是EDA设计流程的关键步骤，在下面对综合的描述中，D综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。

是错误的。

4、IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为___ D__都不是。

5、VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____B_器件的内部功能_____。

6、下列标识符中，____B_9moon_____是不合法的标识符。

7、下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的___B_原理图输入设计方法无法对电路进行功能描述__。

8、电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：____B_ 串行化9、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；10、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为____A、软IP______。

11、不完整的IF语句，其综合结果可实现___A_时序逻辑电路____。

12.下列EDA软件中，哪一个不具有逻辑综合功能：___B_ModelSim13、基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。

EDA复习提纲

行为仿真:将VHDL设计源程序直接送到VHDL仿真器中所进行的仿真 P10
3、常用的语句，如wait语句有哪些ቤተ መጻሕፍቲ ባይዱ达方式？
答：有以下三种表达方式WAIT UNTIL 信号=VALUE
WAIT UNTIL 信号’EVENT AND 信号=VALUE
WAIT UNTIL NOT 信号’STABLE AND 信号=VALUE P121
2、逻辑综合:将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件
逻辑适配:将综合器产生的网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件
考试时间：2010年6月14号晚7:00-9:00 考试地点：3501 3502
考试范围：3.1-3.5 3.9 共7节
题型：一、填空题
二、简答题
三、判断题
四、程序填空题
五、编程题
一、1数值的进制转换，比如二进制转换为十进制数
五、1、根据程序画出该程序生成的电路图
2、多路选择器编程 P115（掌握用VHDL设计硬件电路时需要描述三个方面的信息，即库、程序包使用说明，设计实体的说明，设计实体对应的结构体说明P82）
【注：以上内容仅供参考，大部分是老师划得复习重点，但不是很全面】
第二要进行逻辑综合，即将用一定的逻辑表达手段表达出来的设计，经过一系列的操作，分解成一系列的基本逻辑电路及对应关系；
第三要进行目标器件的布线/适配，即在选定的目标器件中建立这些逻辑电路及对应关系；
第四，目标器件的编程/下载，将前面的软件设计经过编程编程具体的设计系统；

eda期末复习提纲.doc

1.EDA（electronic design automation）电子设计自动化2.FPGA 全称field programmable gate array 现场可编程门阵列3.CPLD 全称complex programmable logic device 可编程逻辑器件4.VHDL 全称VHSIC hardware description language 标准硬件描述语言5.综合:将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。

综合过程将把软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤。

综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。

6.基于EDA软件的FPGA/CPLD开发流程图P127.时序仿真：就是接近于真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数。

& 功能仿真：是直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。

9.IP就是知识产权核或知识产权模块的意思。

10.IP 分软IP、硬IP、固IP»11.软IP：不涉及用什么具体电路元件。

12.固IP：完成了综合的功能块。

13.硬IP：提供设计的最终阶段产品：掩模。

14.IP模块的优化设计（四最）：芯片面积最小、运行速度最快、功率消耗最低、工艺容差最大。

15.可编程器件的演变过程（了解）：20世纪70年代，PROM, PL A： 70年代末，PLA改进成PAL;80年代初，发明了GAL;80年代中期，产生FPGA,又推出EPLD比GAL有更高的集成度；80年代末，CPLD； 90年代后，加法器、乘法器、RAM、CPU、DSP 核等。

16.PLD器件从结构上分为两类：一类属乘积项结构器件，如CPLD»另一类是基于查表结构的器件，如FPGA。

EDA技术复习资料(完全版)

EDA技术复习资料一、填空1、EDA设计流程包括设计准备、设计输入、设计处理、和器件编程序四个步骤。

2、EDA的设计验证包括功能仿真、时序仿真和器件测试三个过程。

3、EDA的设计输入主要包括文本输入方式、图形输入方式、和波形输入方式。

4、文本输入是指采用硬件描述语言进行电路设计的方式。

5、功能仿真实在设计输入完成以后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。

6、时序仿真实在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又被称为后仿真或延时仿真。

7、当前最流行的并成为IEEE标准的硬件描述语言包括VHDL、和VERILOG HDL。

8、EDA工具大致分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、以及下载器等五个模块。

9、IEEE于1987年将VHDL采纳为IEEE#1076标准。

10、用VHDL语言书写的源文件。

即是程序又是文档，即是工程技术人员之间交换信息的文件，又可作为合同签约者之间的文件。

11、用VHDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能快独立存在和独立运行。

12、VDHL设计实体的基本结构由库、程序包、实体、结构体和配臵等部分构成。

13、实体和结构体是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。

14、根据VHDL语法规则，在程序中使用的文字、数据对象、数据类型都需要预先定义。

15、VHDL的实体由实体声明部分和结构体组成。

16、VHDL的实体声明部分制订了设计单元的输入输出端口或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分。

17、VDHL的结构体用来描述设计实体的逻辑结构和逻辑功能，它由VHDL语句构成，是外界看不到的部分。

18、在VHDL的端口声明语句中，端口方向包括IN、OUT、INOUT和BUFFER。

19、VHDL的数据型文字包括整数文字、实数文字、以数制基数表示的文字和物理量文字。

EDA技术复习大纲

EDA技术复习大纲1.题型：填空，判断改错，编程题编程题、问答题，共100分。

EDA、FPGA及quartus软件基础知识：如quartus相关文件的后缀名；quartus软件使用常用命令，如管脚分配，编译，编程下载等3.复习计数器、分频电路的设计、7段译码器设计、数字时钟、数字秒表的设计。

4.编程题实体部分已经写好。

EDA复习基础知识要点1.EDA的概念EDA<电子设计自动化）是现代电子设计技术的核心。

EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。

2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。

CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。

20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。

出现了EDA设计的概念，并发展至今天。

3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查<信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件 .bdf②VHDL语言文件 .vhd③Verilog HDL文件 .v④仿真波形文件 .vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。

LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。

EDA复习提纲(有答案)安徽农业大学(12电气龙凤兰)

第1章1.什么是EDA技术？什么是狭义EDA？什么是广义EDA？P1EDA 技术是一门迅速发展起来的新技术。

EDA 设计就是设计人员在计算机上通过特定功能的软件开发工具，以全自动或半自动化方式按要求完成电子系统的设计。

狭义EDA 技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

简单的说狭义EDA 技术也就是使用EDA 软件进行数字系统的设计。

广义EDA 技术就是通过计算机及其电子系统的辅助分析和设计软件，完成电子系统某一部分的设计过程。

2.利用EDA技术进行电子系统设计的最终目标是什么？P23.IEEE标准化的HDL语言有哪两种？P3VHDL和Verilog4.EDA开发设计流程的步骤？其中设计输入有哪些方法？什么是综合？什么是适配？什么是功能仿真？什么是时序仿真？P5~8步骤：设计目标、设计输入、功能仿真、综合优化、综合后仿真、实现或适配、时序仿真、设计下载、系统调试以及验证等。

设计输入方法：图形输入、硬件描述语言代码文本输入。

综合：表面含义：把抽象的实体结合成单个或统一的实体。

电子设计领域：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。

适配：指将综合生成的逻辑网表描述为具体CPLD芯片的实现过程。

功能仿真：是对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程。

时序仿真：接近真实器件时序性能运行特性的仿真。

5.可编程逻辑器件有哪些分类方法？各可分为哪几类？P10●集成度分：低集成度芯片、高集成度芯片；●结构：乘机项结构器件、查找表结构器件；●编程工艺：熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、Flash型。

EDA技术与应用_期末复习提纲_2015解读

《EDA技术与应用》期末考试复习提纲一、概念：1.FPGA：FPGA即Field Programmable Gate Array，现场可编程门阵列2.FPGA的基本结构：FPGA由可配置逻辑模块CLB(Configutable Logic Block)、输入输出模块IOB(Input/Output Blocks)和互连资源ICR(Interconnect Capital Resource)以及一个用于存放编程数据的静态存储器SRAM组成，其中CLB的基本组成单元为Slice(由查找表和触发器构成的单元)。

3.FPGA的片内资源包括数字锁相环（PLL）、随机存储器（RAM）、先进先出（FIFO）。

4.CLB：CLB即Configutable Logic Block，可配置逻辑模块5.查找表：查找表即Look-up Table，简称LUT，其本质上就是一个可通过寻址输出其中存储逻辑运算结果的RAM6.逻辑综合：逻辑综合是指将HDL语言翻译成最基本的标准门电路、RAM和触发器等基本逻辑单元的连接关系，并根据约束条件优化所生成的门级逻辑连接，输出网表文件的过程。

7.PLD：Programmable Logic Array，可编程逻辑整列8.SPLD：Small/Simple Programmable Logic Array9.CPLD：Complex Programmable Logic Array10.ASIC：专用集成电路，它是根据某一用户的特定要求，能以低制作成本、短交货周期供货的半定制、定制电路以及PLD和FPGA电路。

11.IOB：Input/Output Block，输入输出模块12.ICR：Interconnect Capital Resource，互联资源13.CLB的两种基本结构：基于MUX、基于LUT14.Altera称之为“逻辑阵列块” LAB，Xilinx称之谓“可配置逻辑块” CLB。

EDA_VerilogHDL_复习提纲

1.EDA技术是20世纪后期，伴随着微电子技术、大规模集成电路制造技术、计算机辅助工程、可编程逻辑器件以及电子设计技术和工艺的发展而同步发展形成的一门综合性的技术与学科。

2在EDA工具软件平台上，自动完成从软件方式描述的数字系统到硬件系统的逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线）、逻辑优化和仿真测试等功能，随之完成对于特定目标芯片的适配、逻辑映射、编程下载等工作，直至硬件实现整个数字系统3.综合是将高层次上描述的电子系统转换为低层次上描述的电子系统，以便于系统的具体硬件实现综合器是能自动将高层次的表述（系统级、行为级）转化为低层次的表述（门级、结构级）的计算机程序4.设计输入的方式有原理图、硬件描述语言、状态图以及波形图5.按照仿真的电路描述级别的不同，HDL仿真器可以完成：系统级仿真，行为级仿真，RTL级仿真，门级（时序）仿真。

按照仿真是否考虑硬件延时分类，可以分为：功能仿真和时序仿真。

仿真器可分为基于元件（逻辑门）仿真器和基于HDL语言的仿真器6.IP核是知识产权核或知识产权模块，在EDA技术中具有十分重要的地位。

半导体产业的IP定义为用于ASIC或FPGA中的预先设计好的电路功能模块。

IP分为软IP、固IP和硬IP。

7.可编程逻辑器件PLD是一种通过用户编程或配置实现所需逻辑功能的逻辑器件，也就是说用户可以根据自己的需求，通过EDA开发技术对其硬件结构和工作方式进行重构，重新设计其逻辑功能8.两种可编程逻辑结构是基于与-或阵列可编程结构（乘积项逻辑可编程结构）、基于SRAM查找表的可编程逻辑结构9.PLD按集成度分类：简单PLD、复杂PLD；按结构分类：基于“与-或”阵列结构的器件、基于查找表结构的器件；从编程工艺上分类：熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、Flash型10.四种简单逻辑器件：PROM中固定的与阵列，可编程或阵列；PLA是与阵列、或阵列都可编程；PAL中或阵列固定，与阵列可编程；GAL 是或阵列、与阵列都可编程，输入部分增加了输出逻辑同单元（OLMC）11.CPLD的组成结构：逻辑阵列块（由逻辑宏单元构成）、扩展乘积项（共享和并联）、可编程连线阵列、I/O控制块12.FPGA的组成结构：逻辑阵列块LAB（由多个逻辑宏单元构成）、嵌入式存储器块、嵌入式硬件乘法器、I/O单元和PLL等模块13.Verilog的端口模式有三种：输入端口、输出端口、双向端口，对应的端口定义关键词分别是：input、output、inout14.Verilog中常用有两种变量：寄存器型变量（用reg定义）、网线型变量（用wire定义）15.Verilog有两种赋值方式：阻塞式赋值（=）、非阻塞式赋值（<=）16.Verilog有四种循环语句：for语句、repeat语句、while语句、forever语句17.Verilog的描述风格：RTL描述、数据流描述、行为描述、结构描述18.从状态机的信号输出方式上分，有Mealy型和Moore型两种状态机；从状态机的描述结构上分，有单过程状态机和多过程状态机；从状态机表达方式上分，有符号化状态机和确定状态编码的状态机；从状态机编码方式上分，有顺序编码状态机、一位热码编码状态机或其他编码方式状态机。

EDA复习提纲(安农大)

第1章1.什么是EDA技术？什么是狭义EDA？什么是广义EDA？P1基于计算机的电子设计自动化技术；侠义：用编程的方式在一块芯片内设计数字电路广义；用软件自动合计电子产品2.利用EDA技术进行电子系统设计的最终目标是什么？P2完成专用集成电路或印刷电路板的设计和实现3.IEEE标准化的HDL语言有哪两种？P4VHDL和Verilog4. EDA开发设计流程包含哪些步骤？各步骤的作用是什么？P7~10设计输入（将电子系统以一定的表达方式输入计算机），综合（将用行为和功能层次表达的电子系统转换为低层次的、便于具体实现的模块组合装配的过程），适配（将综合器产生的网表文件配置于指定的目标其中，是指产生最终的下载文件），仿真（根据一定的算法和仿真库对设计模拟，验证设计正确性，一边排除错误），编程下载5.可编程逻辑器件有哪些分类方法？各可分为哪几类？P11集成度（高低集成度）结构（查中表，乘积项）、编程工艺（熔丝，反熔丝，EPROM\EEPROM\SRAM\Flash）6.简单PLD中的PROM、PLA、查中表，乘积项PAL和GAL在结构上有何异同？与阵列只有PROM固定，或阵列只有GAL固定（其他都是可编程的）7.CPLD器件的最基本可编程单元是什么？由哪几部分组成？P16LC1、逻辑阵列2、乘积项选择矩阵3、可编程寄存器8.FPGA器件的最基本可编程单元是什么？由哪几部分组成？P19LE1、一个四输入的查找表LUT2、进位逻辑链3、寄存器逻辑链4、一个可编程的寄存器9.CPLD的内部结构组成？P15-171、逻辑阵列块2、逻辑宏单元3、扩展乘积项4、可编程连线阵列5、I/O控制块10.FPGA的内部结构组成？P18-202、1、逻辑阵列块2、嵌入式存储器3、嵌入式硬件乘法器、4、I/O单元5、嵌入式PLL11.查找表原理？P18查找表(Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。

《PLD原理与EDA技术》复习(期末)提纲

《PLD原理与EDA技术》复习提纲一、基本概念1-1 EDA技术与ASIC设计和FPGA开发有什么关系?答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现；FPGA和CPLD是实现这一途径的主流器件。

FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。

FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。

1-2与软件描述语言相比，VHDL有什么特点?答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。

综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。

综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。

l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。

有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。

(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。

(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。

(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。

综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。