计算机组成原理常考计算题

1.机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的二进制表示，

(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？

二进制表示为 -01111111

[X]原 = 11111111 [X]反 = 10000000 [X]补 = 10000001 [X]移 = 00000001 2.已知x=0.1011,y=-0.0101,求x+y=?,x-y=?

[x]补=00.1011 [x]补=00.1011

+[y]补=11.1011 +[-y]补=00.0101

00.0110 01.0000

x+y=+0.0110 x-y产生溢出

3.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框

图。

存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。

4.提高存储器速度可采用哪些措施，请说出至少五种措施。

措施有：①采用高速器件，②采用cache （高速缓冲存储器），③采用多体交叉存储器，

④采用双端口存储器，⑤加长存储器的字长。

5.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址

范围内寻找，画出该机器的指令格式。

操作码需用6位，操作数地址码需用10位。格式如下

6 10 10 10

OP:操作码6位

D1：第一操作数地址，10位

D2：第二操作数地址，10位

D3：第三操作数地址，10位

6.举例说明存储器堆栈的原理及入栈、出栈的过程。

所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，M SP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。

入栈操作可描述为（A）→M SP,(SP-1)→SP

出栈操作可描述为（SP+1）→SP,(M SP)→A

7.试画出三总线系统的结构图。

8.若显示工作方式采用分辨率为1024×768，颜色深度为3B,桢频为72Hz,计算刷新存储

器带宽应是多少？

解：刷存所需带宽=分辨率×每个像素点颜色深度×刷新速率，故刷存带宽为：

1024×768×3B×72/s=165888KB/s=162MB/s.

1.求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表

示，并设最高位为符号位，真值为7位）。

原码 11110001

反码 10001110

补码 10001111

移码 00001111

2.

15 10 9 8 7 0

图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）

=0037H,

(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制）

(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H

（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H 3.将十进制数354５

转换成二进制数、八进制数、十六进制数和BCD数。

８

）10=（162.A）16

（1）（354 ５

８

（2）（354 ５

）10=（101100010.1010）2

８

）10=（542.5）8

（3）（354 ５

８

）10=（001101010100.011000100101）BCD

（4）（354 ５

８

4.浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能

表示的范围（只考虑正数值）。

最小值2-111111×0.00000001

最大值2111111×0.11111111

5.现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排

地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。

设地址线x根，数据线y根，则

2x·y=64K×2

若 y=1 x=17

y=2 x=16

y=4 x=15

y=8 x=14

因此，当数据线为1或2时，引脚之和为18

共有2种解答

6.异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波

特率为4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

每个字符格式包含十个位，因此字符传送速率

4800波特/10=480字符/秒

每个数据位时间长度T=1/4800=0.208ms

数据位传送速率8×480=3840位/秒

7.已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM

芯片组成该机所允许的最大主存空间，并选用模块条形式，问：

（1）若每个模块条为32K×8位，共需几个模块条？

（2）每个模块条内有多少片RAM芯片?

（3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？

(218×8）/（32k×8）=8，故需8个模块

(32k×8）/（4k×4）=16，故需16片芯片

共需8×16=128片芯片

为了选择各模块，需使用3:8译码器

即3根地址线选择模条。

8.画出中断处理过程流程图。

中断处理过程流程图如图C2.1所示。