数电第四章 组合逻辑电路的设计

与编码器相反，译码器将输入代码转换成特 定的输出信号 两种常用的译码器：
二进制译码器 数字显示译码器
30
§4.2.2 译码器
二进制译码器
译码器有n个输入信号和m个输出信号 m=2n 二进制全译码器 • 2线-4线译码器 • 3线-8线译码器 m＜2n 部分译码器 • 4线-10线译码器
31
§4.2.2 译码器
输入输出关系表
1 1
1
1
F0 = I 0
F1 = I 0 I 1
F2 = I 0 I 1 I 2
14
§4.1.2 组合逻辑电路设计
设计步骤（门电路）
归纳逻辑问题
真值 表
邻接真值表
实际 问题 逻辑 归纳逻辑问题 函数
卡诺 图
选定逻辑门 类型
最简 表达式
逻辑 电路图
15
§4.2 组合逻辑电路模块及其应用
Y0 = (I1 I 2 I 4 I 6 + I3 I 4 I 6 + I5 I 6 + I7 ) ⋅ S
实用中：输入信号以低电平 低电平表示 低电平 信号输入； 但注意：输入端、输出端的记法， 使逻辑变量与信号对应关系仍为正 正 逻辑。 逻辑 23
附加输出端 使能输出端 Y S
YS = I 0 ⋅ I 1 ⋯ I 7 ⋅ S
Y2 = I 4 + I 5 + I 6 + I 7
无 关 项
x x x x x x x
x x x x x x
x x x x x
同
同
x x x x
x x x
x x
x
22
使能输入端 S 虚框内为编码器主电路
Y2 = ( I 4 + I 5 + I 6 + I 7 ) ⋅ S
Y1 = ( I 2 I 4 I 5 + I 3 I 4 I 5 + I 6 + I 7 ) ⋅ S
无 关 项
x x x x x x x
x x x x x x
x x x x x
x x x x
x x x
x x
x
21
优先编码器（续）
Y2 = I 4 ⋅ I 5 ⋅ I 6 ⋅ I 7 + I 5 ⋅ I 6 ⋅ I 7 + I 6 ⋅ I 7 + I 7
常用公式（消因子法）： A + A ⋅ B = A + B
A
1 0 0
1 1 0
1 1 1 1
1 0 0 1
F = AB + A B + AB1 + B A1
= A B ⋅ A B ⋅ AB1 ⋅ B A1
反复利用合并项法则,保留相同变量,消掉相反变量 反复利用合并项法则,保留相同变量,
13
§4.1.2 设计
练习：设计一个电话信号控制电路：电路有I0（火警）、I1（盗警）和I2 （日常业务）三种输入信号，按优先次序分别从F0、F1、F2输出，在同一 时间只能有一个信号通过。要求用与非门实现。
可选 7
§4.1.1 分析
写逻辑表达式
& A B C & P & & ≥1
F
P = ABC F = AP + BP + CP = A ABC + B ABC + C ABC
化简与变换
F = ABC ( A + B + C ) = ABC + A + B + C = ABC + A B C
A B C
3线-8线译码器
Y0 = A2 A1 A0
Y1 = A2 A1 A0 Y2 = A2 A1 A0
Y3 = A2 A1 A0
Y4 = A2 A1 A0
Y5 = A2 A1 A0
Y6 = A2 A1 A0
Y7 = A2 A1 A0
32
§4.2.2 译码器
用二极管与门阵列组成 3线－8线译码器
33
§4.2.2 译码器
F 0 1 1 1 1 1 1 0
列出真值表 分析逻辑功能：“不一致电路”
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
8
§4.1.1 分析
自然二进制码至格雷码的转换电路
G3 G2 G1 G0
B3 B2 B1 B0
G3 G2 G1 G0
=1
=1
=1
B3
B2
集成译码器74138 • 常用的3线-8线译码器 S1、S2和S3 为使能端，又叫作“片选”
S = S1 S 2 S 3 = S 1 S 2 + S 3
作用： 消除干扰 功能扩展
34
§4.2.2 译码器
74138功能表
0 X
35
§4.2.2 译码器
8421 BCD码 译码器 • 7442是常用的8421BCD码译码器 4线—10线译码器
P & Q R S F AB A1 B1 11 0 0 0 0 1 10 0 0 &1 1 0 B 0 &0 0 0 1 0 1 0 0 1 &1 1 0 0 &0 F A1 0 1 1 1 0 1 0 &1 1 1 0 0 B1 0 1 0 1 1 1 1 &0 1 0 0 0 1 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 卡诺图中两个相邻（包括闭合、轴对称）“1格”的最小项可 1 1 0 0 0 以合并成一个与项，消去一个原变量和反变量 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
9
§4.1.2 组合逻辑电路设计
组合逻辑电路的设计方法
编码器 译码器 数据选择器 数值比较器 加法器
16
§4.2.1 组合逻辑电路模块 之 编码器
编码器
编码是将字母、数字、符号等信息编成一组二进制代码； 编码器对每一个有效的输入信号，都产生唯一的一组二进 制代码与之对应； 编码器是一个多输入多输出电路； 通常m个输入信号，需要n位二进制编码，m应不大于2n 。 常用的编码器有二进制编码器和二—十进制编码器两种。
7442功能表
36
§4.2.2 译码器
译码器的扩展
例题：将两片74138扩展为4线—16线译码器
37
§4.2.2 译码器
二进制权译码器的应用——实现组合逻辑函数 实现组合逻辑函数
译码器的每个输出端分别与一个最小项相对应
F = AB + BC + AC
= ABC + A BC + ABC + ABC
B1
B0
G3 = B3 G2 = B3 ⊕ B2 G1 = B2 ⊕ B1 G0 = B1 ⊕ B0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
低电平表示无信号输入 扩展输出端 Y EX
Y EX = Y S ⋅ S = ( I 0 + I1 + ⋅ ⋅ ⋅ I 7 ) ⋅ S
低电平表示有信号输入
24Βιβλιοθήκη 优先编码器（续）功能表
可以俗称为： “有信号输入”和“无信号输入” 指示
25
§4.2.1 编码器
优先编码器（续）
编码器的扩展 → • 16线-4线优先编码器
39
§4.2.2 译码器
数字显示译码器
能够显示数字、字母或符号的器件称为数字显示器 能把数字量翻译成数字显示器所能识别的信号的译码器称 为数字显示译码器——严格地说，应叫作“代码代换器”。 七段数字显示器（半导体数码管BS201A，含小数点八段）
数字电路与系统
2008
第四章、组合逻辑电路
1
第四章@第五版 习题
第五版 4.1；4.4；4.5 4.8；4.9；4.10；4.12 4.15；4.17；4.19； 4.23 4.25；4.27；4.28； 4.32 第四版 3.1；3.2；3.3 3.6；3.7；3.8；3.10 3.13；3.15；3.17； 3.21 3.23；3.25；3.26； 3.29
I4 I3 I2
Y2 Y1
1 1 &
Y2 Y1 Y0
I0
I1 I 0 YS Y0
27
§4.2.1 编码器
二—十进制编码器
常用8421BCD编码器 74147 优先权型
28
§4.2.1 编码器
二—十进制编码器74147功能表
输入低电平有效，输出是反码形式BCD码
29
§4.2.2 组合逻辑电路模块 之 译码器
17
§4.2.1 编码器
二进制编码器
用n位二进制代码对2n个信号进行编码 三位二进制编码器 8线—3线编码器
18
§4.2.1 编码器
电路图
表达式 输入变量仅限表中取值，其 限 约束项，化简： 它为约束项 约束项 Y2 = I 4 + I 5 + I 6 + I 7
Y1 = I 2 + I 3 + I 6 + I 7 Y0 = I1 + I 3 + I 5 + I 7