第2章 集成逻辑门_3课时版
合集下载
《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门
Ｙ＝Ａ+ Ｙ＝Ａ+Ｂ
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
逻辑符号
Y 0 1 1 1
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算） 2.1.3、非逻辑（非运算） 非逻辑指的是逻辑的否定。当决定事件（Y） 发生的条件（A）满足时，事件不发生；条件不 满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
A E B Y
A断开、B接通，灯不亮。 断开、 接通 灯不亮。 接通， 断开
A E B Y
A接通、B断开，灯不亮。 接通、 断开，灯不亮。 接通 断开
A、B都接通，灯亮。 、 都接通，灯亮。 都接通
两个开关必须同时接通， 两个开关必须同时接通， 灯才亮。逻辑表达式为： 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
2.4 集成逻辑门
2.4.1 TTL与非门 TTL与非门 2.4.2 OC门和三态门 OC门和三态门 2.4.3 MOS集成逻辑门 MOS集成逻辑门 2.4.4 集成逻辑门的使用问题 退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端 输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经 历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON> POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直 接接地（其它输入端悬空）时，由该输入端流向参考地的电流。 约为1.5mA。
基本逻辑运算及集成逻辑门(PPT)
非逻辑的真值表
表 2 – 3 非逻辑的真值表
(a)功能表 A 假 真 F 真 假 A 0 1
(b)真值表 F 1 0
逻辑表达式(也叫逻辑函数式) 上述两个语句之间的因果关系属于非逻辑，也叫 非运算或者叫逻辑反。其逻辑表达式为：
FA
读作“F等于A非”。 通常称A为原变量， A 量， 二者共同称为互补变量。
2.3.2
逻辑运算的优先级别
逻辑运算的优先级别决定了逻辑运算的先后顺序。
在求解逻辑函数时，应首先进行级别高的逻辑运算。
各种逻辑运算的优先级别，优先顺序为：
长非号 异或 [乘] [加] 括号 同或
圆括号 非运算 与运算 或运算。
2.3.3 逻辑运算的完备性
表 2 – 1 与逻辑的真值表 (a)功能表 A 假 假 真 真 B 假 真 假 真 F 假 假 假 真 A 0 0 1 1 (b)真值表 B 0 1 0 1 F 0 2 – 1 与门逻辑电路实例图
F
2.1.1
与逻辑(与运算、 逻辑乘)
与逻辑关系只有当决定一件事情的所有条件 全部具备时，这件事情才会发生。 例如：
逻辑运算的完备性
利用“与”和“非”可以得出“或”；利用“或”
和“非”可以得出“与”。因此，“与非”、“或
非”、 “与或非”这三种复合运算中的任何一种都能
实现“与”、 “或”、“非”的功能，即这三种复合
运算各自都是完备集。因此，利用“与非门”、“或 非门”、“与或非门”中的任何一种， 都可以实现任 何逻辑函数，这给数字系统的制造、维修带来了极大 的方便。
E A B
F
与逻辑电路
逻辑的真值表
表 2 – 1 与逻辑的真值表
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
数字电子技术 第2章 逻辑门
（2）理解基本逻辑运算及复合逻辑运算 （3）掌握基本逻辑门及复合逻辑门的逻辑符号、逻辑表达 式、真值表。 二、教学重点、难点 重点：（1）真值表的含义及写法； （2）各种逻辑门的功能。 难点：逻辑运算的理解。
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
2
2.1
主要内容：
基本逻辑门
与、或、非三种基本逻辑运算
与、或、非三种基本逻辑门的逻辑功能
41
标准TTL门的输入 / 输出逻辑电平 :
42
CMOS门的输入 / 输出逻辑电平(＋5V电源时) :
4.4V
0.33V
43
传输延迟时间tpd
t pd 1 (tPHL tPLH ) 2
tPHL和tPLH的定义（下图为非门的输入和输出波形） :
44
输入/输出电流 （1）“拉电流”工作状态 （2）“灌电流”工作状态
9
2.1.2 或门
实现“或”运算的电路称为或逻辑门，简称或门 。 逻辑或运算可用开关电路中两个开关相并联的例 子来说明
真 值 表
A 0 0 1 1
B 0 1 0 1
F A B
0 1 1 1
10
“或”运算的逻辑表达式为： F = A+B “或”逻辑的运算规律为：
一般形式
000 0 1 1 0 1 11 1
A
一般形式
A A A A 1 A A 0
14
非门的逻辑符号:
74LS04（六非门）
例2-5 : 向非门输入图示的波形，求其输出波形F。 解：
15
2.2 复合逻辑门
主要内容：
与非、或非、异或、同或的复合逻辑运算 与非门、或非门的逻辑功能 异或门、同或门的逻辑功能 各种复合逻辑门的真值表及输出波形
第2章-逻辑门电路
类似74HC,可直接与TTL接口
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
高速，可代替74HC
高速，可代替74HCT
2.4.1．MOS反相器
2. MOS反相器
(1)电阻负载MOS电路：
如图2－37（a）所示，在这种反相器 中，输入器件是增强型MOS管，负载是线性 电阻。这种反相器在集成电路中很少采用。
(2)E/E MOS(Enhancement/Enhancement MOS) 反相器：
2.三态输出门电路(TSL门) 图227 三态门
三态输出门电路简称三态门,用 TSL(Three Sate Logic)表示，TSL电路的 主要特点是输出共有3种状态，即逻辑高电 平、逻辑低电平和高阻态。
图2-27所示为三态门电路及逻辑符号。 图中EN为三态使能端，A、B为输入逻辑变 量，Y为电路输出。
74F
速度比标准系列快近5倍, 功耗低于标准系列
2.2.1．TTL与非门的典型电路 及工作原理
1. 电路结构
电路由输入级、中间级和输出级三部 分组成。
2. 基本工作原理
（1）TTL工作在关态（截止态）
当输入信号A、B、C中少一个为低电 位（0.3V）时:
VO = VOH = VCC – VR2 – VBE3 – VD4 =5V－0.7V－0.7V =3.6V
实现了输出高电平，此时TTL工作在关 态，也称截止态。
（2）TTL工作在开态（饱和态）
输出电压Vo为
VO = VOL = VCES4 = 0.3V 实现了输出低电平，此时TTL工作在开 态，也称饱和态。
通过以上分析可知，当输入信号中至 少一个为低电位，即VI=ABC= VIL时，输出 高电平，即VO = VOH ；当输入信号全部为 高电位时，即VI=ABC= VIH时，输出低电平， 即VO = VOL。说明电路实现了与非门的逻辑 关系，即
基本逻辑运算
1. 电路基本结构 电路基本结构
+V （+5V） CC Rc2 R b1 4kΩ
1
R c4 130Ω
3 1
1.6kΩ Vc2
T4 2
D
3 3 1
A B C
T 22 Ve2 R e2 1kΩ
3 1
T1
Vo T 2 3
输入级
中间级
输出级
2．功能分析
（1）输入全为高电平3.6V时。 输入全为高电平3 时 由于T 饱和导通，输出电压为： 由于 3饱和导通，输出电压为： T2、T3饱和导通， 饱和导通，
V (V) i
V OFF VON
几个重要参数
在正逻辑体制中代表逻辑“ 的输 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输 在正逻辑体制中代表逻辑 出电压。 的理论值为3 出电压。VOH的理论值为3.6V，产品规定输出高电压的最小 ， 的标准值是3V。 值VOH（min）=2.4V。 VOH 的标准值是 。 。 （ ） 在正逻辑体制中代表逻辑“ 的输 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输 在正逻辑体制中代表逻辑 出电压。 的理论值为0 出电压。VOL的理论值为0.3V，产品规定输出低电压的最大 ， 的标准值是0.3V。 值VOL（max）=0.4V。 VOL 的标准值是 。 。 （ ） 是指输出电压下降到V （ ） （ 3）关门电平电压 VOFF——是指输出电压下降到 OH（min）时对 是指输出电压下降到 应的输入电压。 输入低电压的最大值。 应的输入电压 。 即 输入低电压的最大值 。 在产品手册中常 称为输入低电平电压， 称为输入低电平电压，用VIL（max）表示。产品规定 IL（max） 输入低电平电压 （ ）表示。产品规定V （ ） =0.8V。(0.8-1V) 。
数字逻辑电路教程PPT第2章逻辑门电路
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）：
1始也、.3导都TV5管＜通处有v， 于I＜一T导21、 小通.4V段T状3，、时态TT间，54管管同T开4 时导通，故有很大电流
流TT，电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下， 截基饱降止极T2和管到，电导提低输流通供电出，
TTL与非门的电压传输特性及 抗干扰能力
AB段（截止区）： vI＜0.6V，输出电压vO不
随输入电压vI变化，保持 在高电平VH。 VC1＜0.7V，T2和T5管截 止，T3、T4管导通，输出 为高电平，VOH=3.6V。 由于这段T2和T5管截止， 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时，相应的发射结 导通，T1工作在深度负饱和 状态，使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V， 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止，IC2=0， VE2=VB5=0V，故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）： 由于vI的微小变化而
引起输出电压vO的急 剧下降，故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ，既是T5管截止和导通的分 界线，又是输出高、低电平 的分界线，故此电压称阈值 电压VT（门槛电压）， VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路，是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
基本逻辑运算及集成逻辑门-课件
或非运算（NOR）
先对输入进行或运算，再对结果进行 非运算。在数字电路中，或非门实现 或非运算。
异或运算（XOR）
当输入中有且仅有一个为真时，输出 为真。在数字电路中，异或门实现异 或运算。
同或运算（XNOR）
当输入中两个值相同时，输出为真； 否则输出为假。在数字电路中，同或 门实现同或运算。
02 集成逻辑门电路
工作原理
寄存器和移位寄存器的工作原理都是基于双稳态触发器的状态保持和转换功能。通过控制 输入信号和时钟脉冲，可以实现数据的存储、传输和处理。
计数器与分频器
计数器
计数器是一种用于对输入脉冲进行计数的时序逻辑电路。它可以根据需要设置计数范围，实现加法计数、减法计数或 可逆计数等功能。
分频器
分频器是一种用于将输入频率降低的时序逻辑电路。它可以将输入信号分频为较低的频率输出，实现频率的变换和控 制。
基本结构、工作原理、电压传输特性、输 入特性与输出特性、主要参数及应用。
CMOS集成逻辑门电路
CMOS反相器
基本结构、工作原理、电压传输特性、输入特性与输出 特性、主要参数。
CMOS漏极开路门（OD门）
基本结构、工作原理、电压传输特性、输入特性与输出 特性、主要参数及应用。
ABCD
CMOS传输门
基本结构、工作原理、电压传输特性、输入特性与输出 特性、主要参数及应用。
组合逻辑电路的设计
设计步骤
分析设计要求，确定输入、输出变量，列真值表，写逻辑表 达式，化简逻辑表达式，画逻辑图。
常见组合逻辑电路的设计
编码器、译码器、数据选择器、数据分配器、加法器、比较 器等。
组合逻辑电路中的竞争与冒险
1 2
竞争现象
门电路两个输入信号同时向相反方向变化的现象。
集成逻辑门专题知识讲座
(2)当输入端全部接高电平(3.6V)时， 输出为低电 平(0.3 V)。
可见,该电路旳输出和输入之间满足“与非”逻辑关
系:
___________
F ABC
第二章 基本逻辑运算及集成逻辑门
3、输入端全部悬空
V1管旳发射结全部截止（电位同2），V4处于截 止状态。工作状态和输入端全部接高电平时完全相
其值为：UNL=UOFF（关门电平）- UIL=0.80.3=0.5V
高电平和低电平为某要求范围旳电位值，而非一固定值。
TMTOL S 电电路路
由门电路 种类等决定
33~~52V0V
1 高电平
0 高电平
高电平信号是多大旳信号？低
电平信号又是多大旳信号？
00.V5V下列 低电平 0
正逻辑体制
低电平 1 负逻辑体制
第二章 基本逻辑运算及集成逻辑门
正与非逻辑与负或非逻辑相等。 正与等于负或， 正异或等于负同或。
时，结输论出：高输电图入平3端-3（至输U少入O有H有=一低3种.6电为V平）低时。电旳平工(U作IL状=态0.3V)
第二章 基本逻辑运算及集成逻辑门
非2、门输、入或端非全门部输接出高端电旳平电(路U构IH=造3.与6V此) 类似
＋ 3.6 V ＋ 3.6 V ＋ 3.6 V
R1
R2
3 k
750
＋ 2.1 V
饱和区旳特点：
Y=A
uce =0.1~0.3V很小，Y为低电平，
ic较大，c、e间低阻通路。
截止区旳特点：
uce =5V值大，Y为高电平， ic很小，c、e间高阻---断开。
第二章 基本逻辑运算及集成逻辑门
2.3.1 TTL与非门
R1 3k b1
第二章集成逻辑门
三、BJT的开关特性
1. BJT的开关作用
IBS=VCC/Rc ICS= VCC/Rc CE＝VCES≈0.2V
+-VVBB11 RRbb
++ v–v–11
iibb
VVCCCC
RRCC iiCC
TT
iC
VCC/Rc
C
ICS
O VCES
IB5
IBS=IB4 IB3
IB2
IB1
iB=0
A
vCE
VCC
当脉冲信号的频率很高时，开关状态的变化速 度很快，每秒可达百万次，这就要求器件的开关 转换速度要在微秒甚至纳秒内完成。
二、二极管的动态特性
1.二极管从正向导通到反向截止的过程
D
vi
＋i
VF
vi －
RL
-Vi R
•在0～t1期间，vi ＝ VF时，D
IF
导通，电路中有电流流过：
-IR
t1
t
0.1IR
RcR2 c2 1.61k.6WkW
VCVCC(C5(V5)V) RcR4 c4 13103W0W
T4T4
• 输出为高电平时，T3截止，T4 组成的电压跟随器的输出电阻 很小，所以输出高电平稳定， 带负载能力也较强。
• 输输出出端由接低有到负高载跳电变容的瞬CL间时，，C在L 充电，其时间常数很小，使输
v1 +VB2
O –VB2
iC ICS 0.9ICS
0.1ICS O
tr td
ts
tf
开通时间 ton= td+tr td –延迟时间 tr –上升时间
关闭时间 toFF= ts+ tf ts–存储时间 tf-下降时间
第二章逻辑运算与集成逻辑门
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许直接“线与”48
二、OC门结构
A B C
R1 3k
b1 c1
T1
+5V UCC
R2
RL
T2
&
符号 F F = ABC
T5
R3
集电极悬空
应用时输出端要接一上拉负载电阻 RL 。
特点：RL 和UCC 可以外接。
49
OC门的应用
1. OC门可以实现“线与”功能。 UCC
TTL与非门的内部结构
25
R1 R2
A B
T1
T2
C
T1 —多发射极晶 体管：实现“与” R3 运算。
R4
T3 T4
R5 T5
+5V F
输入级 中间级 输出级 26
R1 R2
+5V
R4
复合管形式
A B
T3
T1
T2
T4
C
R5
F
T5 R3
“与” “非” 输出级
与非门
27
二、工作原理 1. 任一输入为低电平（0.3V）时
TTL与非门在使用时多余输入端处理：
1. 接+5V。 2. 若悬空，UI=“1”。 3. 输入端并联使用。
44
4. 平均传输时间 ui
t pd
1 2 (t pd1
t pd 2 )
典型值：3 10 ns
50%
0
t
uo
50%
0
t
tpd1
tpd2
45
TTL门电路芯片简介 如：TTL门电路芯片（四2输入与非门，型号74LS00 )
3 集成逻辑门电路 (2) 共151页PPT资料
a. 当u1<UT，T截止
uO=VDD(为高电平)
+
uI
－
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
－
上页 下页 返回
数字电子技术基础
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1T2DFra bibliotekBT3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
为使T1的集电结及T2和 T3的发射结同时导通， UB1至少应当等于
UB1=UBC1+UBE2+UBE3 =2.1V
－
k
上页 下页 返回
数字电子技术基础
iD u
u UF
R
O
t1
t
UR
i
ts—存储时间
IF
tt—渡越时间，反向恢复时间。 O
IR
tre=ts+tt — 反向恢复时间
0.1I R
集成门电路教学资料(ppt 29页)
CD段：转折区
VI>1.3v以后，T5开始导通，V0加速下降。 DE段：饱和区
VI增大，T5饱和，T4截止，输出低电平。
上页
下页
退出
2 . 主要参数
(1) 输出逻辑高电平VOH： 截止区对应的输出电平。 输出逻辑低电平VOL： 饱和区对应的输出电平。
(2) 额定逻辑高电平VSH=3v 额定逻辑低电平VSL=0.35V
VCC - VC1
IRC
=
—————— RC
即：
VCC - VC1
IOPM
————— RC
上页
下页
退出
2.2 分立元器件门电路 2 .2 .1 二极管与门和或门 一、二极管与门电路
二、二极管或门电路
二极管可实现“与门”、“或门” ，但不利于 串联使用。与门串联使用高低电平升高，或门 串联使用高低电平降低。
当输入电压VI为低电平VL时，输出VO应为高电 平VH；此时三极管应可靠截止。 当输入电压为高电 平时，输出应为低电平，此时三极管应可靠饱和。
上页
下页
退出
2 反相器的带负载能力 负载能力是指当负载发生变化时，输出电路能
够保证其输出指标不变的能力。
灌电流：流入反相器的负载电流，叫灌电流 Ioi。 产生灌电流的负载叫灌流负载。
理想稳态开关特性：
关态：输入低电平，三极管截止，C、E极间无电流。 IC等于0，输出为VCC。
开态：输入高电平，三极管导通，C、E极电压为零。 IC等于 VCC / RC，输出为0V。
实际稳态开关特性：
关态：基极接负电压，集电结、发射结均反偏，IC=ICBO 输出约等于 VCC。C、E之间无导通电流。
2.1 半导体二极管、三极管和MOS管的开关特性（第1、2学时）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
二 TTL与非门的主要外部特性
１．电压传输特性
R2 R1 A B C
R4 T3 D4
VCC
截止区
a
3 2 1
b
线性区
T1
T2 R3
T4
Y
c
转折区
饱和区
ab：vI<0.6V bc：vI≈0.6～1.3V
VNL
VNH
d
0 VIL Voff 1 Vth Von 2 3
e vI/V
cd：vI>1.3V de：vI增加到>1.4
ui
UIH
tUILiCFra bibliotekIC(sat)
0.1IC(sat) o td tr ts tf 0.9IC(sat)
t
uo
VCC
UCE(sat) o t
ton
toff
2.3 分立元件门电路
2.3.1 二极管门电路
+Ucc 12V R
DA DB DC
• 二极管“与” 门电路
1. 电路
3V 0V A
3V 0V B
vO VCC iB3 R2 vBE3 vD4 3.6
即输出为高电平，有时称电路处于关态。
VB1=2.1V VCES2=0.3V VC2=(0.3+0.7)V
R1 4k
1.6k
R2
130
R4
VCC
T1倒置
A B C
T3
T2 D4
T1
Y
T4
1k
R3
•当输入信号A、B、C全部为高电平VIH(3.6V)时
Y
c
饱和区
VNL
VNH
d
0 VIL Voff 1 Vth Von 2 3
e vI/V
随着vI增加，T1进入 倒置工作状态，T3、 D4进入截止， T4进 入饱和，输出低电平 近似为0.3V，电路进 入稳定的开态。
a
3 2 1 0 VIL
b c
VNL Voff 1
从电压传输特性曲线可以反映出 TTL与非门的几个主要特性参数。
转为正方向。之后，随着vI继续上升，iI还会有微小增加。
3.输入端负载特性：
R1
4k
T1
（c）输入低电平等效电路
•动态特性
ui UIH UIL iVD IH o o t
trr
t
IL
反向恢复时间：当输入电压ui由正值UIH跃变为负值UIL的瞬间，VD并不能立 即截止，而是在反向电压UIL的作用下，产生了很大的反向电流IL ，经过一段 时间后二极管才进入截止状态trr称作反向恢复时间（又称关断时间）。 正向导通时间：二极管VD由截止转为导通所需的时间称为正向导通时间（又
目前国产的TTL集成电路有： CT54/74系列（标准通用系列）；
CT54H/74H系列（高速系列）；
CT54S/74S系列（肖特基系列）； CT54LS/74LS系列（低功耗肖特基系列）；
VCC 3A 14 13
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y 14 13 12 11 10 9 8
VCC
T1
T2 R3
T4
Y
iI/mA
0.5 1.0
1.5
2.0
vI/V 输入端接地(vI=0 时)时流 经输入端的电流IIS称为输
-0.5 -1.0 -1.5
<40µ A
入短路电流。
0.6<vI<1.3 R2 R1 T2导通,T4仍截止 A B C R4 T3 D4
VCC
T1
T2 R3
T4
Y
iI/mA
b
A B C
T1
T2 R3
T4
Y
c
转折区
VNL
VNH
d
0 VIL Voff 1 Vth Von 2 3
e vI/V
T4开始导通。当vI 增加时，输出电压 急剧下降，T3和D4 趋向截止，T4趋向 饱和
de：vI增加到>1.4
R2 R1 R4 T3 D4
VCC
a
3 2 1
b
A B C
T1
T2 R3
T4
第2章
集成逻辑门
2.1
概述
2.2
2.3
晶体管开关特性
分立元件门电路
2.4
2.5
TTL门电路
CMOS门电路
2.1
概述
1 0
+3V
正逻辑
0v 0v +3V
负逻辑
2.2
1 2
晶体管开关特性
晶体二极管开关特性 晶体三极管开关特性
＋
S
E
－
理想开关
R
理想开关的特性： (1) 开关S断开时，通过开关的电流i=0，开关两端点间呈现的电阻为无穷大。 (2) 开关S闭合时，开关两端的电压 v=0，开关两端点间呈现的电阻为零。 (3) (4) 开关S的接通或断开动作瞬间完成。 上述开关特性不受其他因素（如温度等）的影响。
VCC
a
3 2 1
b
线性区
A B C
T1
T2 R3
T4
Y
c
VNL VNH
T1正向饱和导通， T2导通，但T4处于 截止状态。随着输 入电压的上升，输 出电压将近似线性 下降。
d
0 VIL Voff 1 Vth Von 2 3
e vI/V
cd：vI>1.3V R1
R2
R4 T3 D4
VCC
a
3 2 1
在保证输出为额定高电平(3V)的90%(2.7V)的条件下，允许的输入低电 平的最大值，称为关门电平Voff；在保证输出为额定低电平(0.35V)的条件下， 允许的输入高电平的最小值，称为开门电平Von。一般Voff≥0.8V，Von≤1.8V。 转折区的中点对应的输入电压称为TTL门的阈值电压Vth。一般Vth≈1.4V。
R1 R2 -UBB
T
Y
C
•“或非” 门电路
+UCC A B C
DA
DB
DC
RC R1 R R2 T
Y
-UBB
2.4 TTL门电路
(三极管—三极管逻辑门电路)
TTL门电路是双极型集成电路，与分立元件相比，具有 速度快、可靠性高和微型化等优点，目前分立元件电路已 被集成电路替代。下面介绍集成 “与非”门电路的工作 原理、特性和参数。
1 1 1 1 1 1 1 0
“与非”逻 辑关系
全“1”出“0”
1.6k
R2
130
R4
VCC
4k
R1
T3 T1 T2 D4
A B C
Y
T4
1k
R3
TTL门电路各晶体管工作状态
T1 输出高电平（关态） 输出低电平（开态） 饱和 倒置工作
T2 截止 饱和
T3 导通 截止
D4 导通 截止
T4 截止 饱和
vO VOL VCE(sat)4 0.3V
即输出为低电平，称电路处于开态。
由此可见，电路具有与非门的逻辑功能。
逻辑表达式：
Y=A B C
A B C & Y “与非”门 有“0”出“1”
“与非” 门逻辑状态表 A B C Y
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
12
11 10
9
8
74LS00 1 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
74LS00 的引脚排列图
2.4.1 TTL“与非”门电路
VCC
1.6k
R2
130
R4
R1 4k
+UCC RC
+UCC
3V 0V RB RC
3V
uO
T 截止 饱和 0V
C E
uO uO 0
相当于 开关闭合
ui
+UCC RC
C E
uO
相当于 开关断开
uO UCC
•静态特性
+UCC RC ui
RB
T
uO
UIL
UIH UOH
UOL
饱 和
UCES=0.2-0.3V IBS
•动态特性
• 开通时间(ton)： 三极管由截止到饱和导 通所需要的时间，称为 开通时间. • 关断时间(toff)： 三极管由饱和导通到截 止所需要的时间，称为 关断时间.
vD
(b) 二极管伏安特性
Vth称为正向开启电压或门限电压，也称为阈值电压。
S 导通 截止 3V 0V
R
相当于 开关闭合
3V
R
D 相当于 开关断开 R
S 0V
•静态特性
iVD + ui －
VD
+
R
+ ui=UIH －
－ uVD=0.7V R
+ VD ui=UIL －
R
（a）电路图
（b）输入高电平等效电路
d
Vth Von 2
VNH
3
e vI/V
(1)
输出逻辑高电平和输出逻辑低电平
在电压传输特性曲线截止区的输出电压为输出逻辑高电平
VOH，饱和区的输出电压为输出逻辑低电平VOL。
a
3 2 1 0 VIL
(2)
b c
VNL Voff 1
d