电子系统设计考试

第一章电子系统设计概论1、数字系统与数字器件；数字器件：即数字IC芯片。

是构成数字系统的基本部件。

数字电子系统：是可以完成某种（或多种）特定的、功能不单一的一种电子系统。

一般应包含某种控制器及受控单元。

2、SOC 和 SOPC近来人们已经能够在单一半导体芯片上设计、制造百万个以上的晶体管，这种高集成度的IC芯片已经开始具备以往一个数字系统的全部特性与功能，这就产生了现代所谓的“单片系统”（SOC，即System On a Chip）和SOPC。

3、构建数字系统的方法以及他们的特点；[1]标准化的中、小规模数字集成电路特点：简单易用、价格低廉，应用广泛，集成度较低，功能受限。

致使系统构成复杂、功耗高、可靠性偏低。

[2].基于LSI（大规模集成电路）或VLSI的微处理器特点：CPU、MCU、DSP依靠执行指令（软件）可以方便的实现几乎任意的数字逻辑功能，其应用灵活性极强。

一般需要一定的数字接口器件相配合；依靠执行软件来完成数字逻辑功能的工作方法导致其工作速度相对较慢，应用范围受到一定的限制。

[3].基于LSI或VLSI的专用集成电路ASIC (Application Specific Integrated Circuits ) 特点：需要专门设计、定制、大规模集成、性能强、功耗低、工作可靠性高、保密性高、大批量应用时成本也较低；功能专一且不能改变，不适宜在电子产品的研发阶段予以使用。

较高的开发费用、设计与制造周期也较长。

只适合在大批量工业应用的场合中使用。

[4].基于LSI/VLSI的可编程逻辑器件PLD具有设计周期短、风险低、应用灵活系统功能强大、即改即用。

4、PLD数字系统的特点；由用户自定义器件的功能、大规模集成。

设计周期短、设计风险低、应用灵活、系统功能强大、功耗低。

用PLD来进行数字系统的开发与设计已成为现代电子设计的一种方向与潮流。

5、可编程逻辑器件PLD（什么是PLD、为什么会发展PLD、PLD器件的优点、PLD的发展趋势）；[1].可编程器件(PLD)[2]. 现有方法背景：理论和器件的局限性；生产技术背景：VLSI 开发技术背景：EDA，自上而下；市场需求背景：客户需求[3].1)PLD集成度高 2)降低功耗,提高可靠性 3)完善先进的EDA开发工具 4)提供语言、图形、波形等设计方法，灵活、方便 5)通过仿真工具来验证设计的正确性，提高设计的成功率6)可以反复地擦除、编程配置，方便进行设计修改和升级7)灵活地定义管脚功能，简化应用8)减轻设计工作量，缩短系统开发时间9)保密性好。

[4].向高集成度、高速度方向进一步发展; 向SOPC方向发展; 向低电压和低功耗方向发展;内嵌多种功能模块;向数、模混合可编程方向发展; IP内核得到不断发展6、PLD与MCU的区别；MCU是通过软件（指令）来实现预期的功能；PLD是通过内部硬件布线、以硬件来实现预期的功能。

所以PLD完成逻辑功能的工作速度比MCU 要快得多。

7、EDA的含义、EDA设计方法、EDA应用[1].电子设计自动化EDA（Electronic Design Automation）是以电子计算机为设计工具和设计平台、以电子线路硬件描述语言HDL为主要系统描述手段，综合现代CAD（计算机辅助设计）、CAT （计算机辅助测试）、CAE（计算机辅助工程）技术，自动、高速的完成系统电路逻辑编译、逻辑化简、逻辑综合、逻辑仿真、逻辑优化直至逻辑芯片版图实现，是一种自动化电子系统与IC 设计的技术和设计工具。

[2] 以电子线路硬件设计软件化的方法[3] 1)电子线路设计 2)PCB设计 3)IC设计8、用EDA开发PLD时的设计输入、设计处理、设计验证包含哪些内容。

原理图输入:HDL语言输入；波形输入；状态图输入设计处理:优化和综合；映射；布局与布线；生成编程文件设计验证:功能仿真；时序仿真；在线验证9、什么是基于乘机项的可编程逻辑结构这类CPLD结构如下：1）LAB，一般八个逻辑宏单元构成一个逻辑阵列块LAB，逻辑宏单元是FLD 的基本结构，由它来实现基本逻辑功能；2）可编程的I/O控制块；3）可编程连线阵列。

第二章可编程逻辑器件基础1、阵列型简单PLD器件的种类及结构组成；按集成度分：低密度（SPLD）高密度（CPLD）按结构特点分：阵列型；单元型按编程次数分：多次可编程；一次可编程按编程和配置特性分：非易失性器件；易失性器件2、现代PLD使用的内部编程元件种类；(1)一次性编程的熔丝(Fuse)或反熔丝(Antifuse)开关；(2)基于浮栅技术的存储器。

包括紫外线电擦除和电擦除的EPROM、E2PROM与Flash Memory(闪速存储器，简称为闪存)；(3)允许无限次编程使用的静态存储器SRAM。

3、PAL器件的结构和输出类型；[1].是一种与阵列可编程、或阵列固定的器件。

[2].1)专用输出基本门阵列结构 2)可控极性输出结构3)可编程输入/输出结构4)寄存器输出结构4、简述GAL器件的基本结构、特点和工作原理。

GAL16V8的组成，GAL的输出逻辑宏单元OLMC的几种组态和特点。

[1]结构：一个可编程与阵列和一个固定的或门阵列[2]特点：有一个输出逻辑宏单元[3]原理：通过编程写入用户可将逻辑宏单元设置为不同的工作状态，从而具备了PAL的四种输出模式及输出类型。

[4] GAL16V8的组成:1个可编程的与阵列；8个输入缓冲器；8个输出/反馈缓冲器；8个三态输出缓冲器；8个输出逻辑宏单元OLMC；1个时钟输入CLK 缓冲器；1个输出使能缓冲器 [5].a)专用输入模式在专用输入模式下，引脚I/O只能作为输入使用，连接到I/O上的输入信号作用于相邻的OLMC，来自邻级输出的信号接到与逻辑阵列的输入上。

b)专用组合输出模式这时输出三态缓冲器处于连通(工作)状态，异或门的输出经过OMUX 送到输出三态缓冲器。

c)反馈组合输入／输出模式在反馈组合输出模式下，三态缓冲器由第1乘积项选通的，且输出信号经过FMUX又反送到与逻辑阵列的输入线上。

d)时序电路中的组合输出模式TSMUX 选择第一与项；三态缓冲器受第一与项控制；OMUX选择异或门输出；FMUX选择本级输出信号反馈或本端口输入信号。

d)时序电路中的组合输出模式这时GALl6V8构成一个时序逻辑电路，这个OLMC是该时序逻辑电路中的组合逻辑部分的输出。

相邻的OLMC中至少会有一个是寄存器输出模式。

在这种工作模式下，异或门的输出不经过触发器而直接送到输出端。

e)寄存器输出模式这时异或门的输出连接到触发器的D输入端，触发器的Q端经三态缓冲器送到输出端，同时/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。

输出三态缓冲器由外加的OE信号控制。

时钟信号由引脚1输入，11号引脚接三态控制信号。

时钟信号CLK和控制信号是给工作在寄存器输出模式下的那些OLMC共同使用。

第三章CPLD/FPGA基础1、CPLD/FPGA的中英文全称、CPLD/FPGA 的主要特点、SPLD和CPLD/FPGA的划分、如何使用CPLD/FPGA 。

[1].CPLD（Complex Programable Logic Device）复杂可编程逻辑器件；FPGA（Field ProgramableGate Array)现场可编程门阵列[2]. 1)芯片规模不断增大，能实现的功能不断增强，2)利用CPLD\FPGA试制样片，能够以最短的时间占有市场，3)资金投入少，节省了许多潜在的花费。

[3].单片集成度的高低来划分它们，一般集成度在1000逻辑门以下为SPLD否则为CPLD\FPGA，[4]. 开发、使用CPLD需要掌握三部分的知识：1)熟悉、了解CPLD/FPGA芯片（硬件）； 2)掌握CPLD/FPGA开发系统（软件）；3)能对CPLD/FPGA芯片进行编程配置（加载设计代码）2、CPLD的组成及各部分的作用、CPLD的性能特点。

Altera公司CPLD器件可编程内连线PI的特点。

[1] CPLD结构：（1）逻辑宏单元：这种结构可提高内部资源利用率。

（2）可编程内连线：PI负责信号传递，连接所有的逻辑宏单元，或I/O与宏单元的连接。

（3）可编程的I/O控制块：I/O单元分布于器件的四周，提供器件外部引脚与内部逻辑之间的连接。

[2]. CPLD的性能特点可多次编程、改写和擦除；具有高密度、高速度、高可靠性和低功耗；集成度远远高于 PAL和GAL；有灵活多样的逻辑结构，可满足各种数字电路系统设计的需要；内部时间延迟与器件结构及逻辑连接等无关，可预测，易消除竞争冒险；有多位加密位，因此可杜绝编程数据的非法抄袭。

[3]. 1)在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供可编程的信号连接网络；2)分为基于阵列的内连线和基于多路选择器内连线；3)CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得信号传输时间延时能够预测。

3、FPGA的组成及各部分作用、FPGA的性能特点。

Xilinx 公司的FPGA器件可编程互连线的种类与作用。

[1].<1>.可编程逻辑块CLB组成了 FPGA的核心门阵列，能完成用户指定的逻辑功能<2>.可编程输入输出块（IOB）位于芯片内部四周，在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口。

<3>.可编程连线资源PIR位于芯片内部的逻辑块之间，经编程后形成连线网络，用于芯片内部逻辑间的相互连接，并在它们之间传递逻辑信息。

[2].特点：1）采用SRAM编程技术，具有高密度、高速度、高可靠性和低功耗；集成度远远高于PAL和GAL；结构灵活，内部的CLB、IOB和PI均可编程；强有力的组合逻辑函数发生器，可实现多个变量的任意逻辑。

可满足各种数字电路系统设计的需要。

2）某些FPGA还提供片内高速RAM，可用于FIFO等的设计。

3）每次上电时需进行数据配置；断电后，配置数据自动丢失。

4）内部时间延迟与器件结构及逻辑连接等有关，故信号传输时延不可预测。

——缺点。

[3]. <1>.单长线：可控制开关矩阵将CLB与CLB，或者CLB 与I/OB连在一起。

<2>.双长线：利用双长线可以使两个相隔（非相邻）的CLB连接。

<3>.长线：主要用于长距离或多分支信号（如控制、时钟信号）的传送。

4、什么是查找表（Look-up-table，LUT）技术，查找表LUT作用和工作原理、[1]LUT是一个有N根（一般4根）地址线的16乘1的RAM储存器。

[2].作用：<1>.实现组合逻辑函数<2>.查找表级联可以实现复杂的逻辑。

[3].工作原理：当用户通过原理图或HDL 语言描述了一个4输入的逻辑电路后，EDA软件就会按设计要求自动计算逻辑电路的所有可能的结果，并把该结果事先写入这个RAM存储器。