组合逻辑电路的设计_题目(不含答案)
组合逻辑课程设计4位二进制全加器全减器原创
1 1
逻辑表达式：
实现全加器的电路图如下：
图1.2.1全加器等式电路图
图1.2.2全加器简化模型图
1
1
四位二进制加法器为4个全加器的级联，每个处理一位。最低有效位的进位输入通常置为0，每个全加器的进位输出连到高一位全加器的进位输入。
图1.1.2.1.1四位二进制加法器实现流程图
输入Input
A3A2A1A0
1.2.1
=AB+
令 产生进位 产生传输信号，
四位全加器的进位链逻辑可以表示为如下：
+
1.3
全减器有两种构造方法：
1.全减器处理二进制算法的一位，其输入位为X（被减数），Y（减数）和Bin（借位输入），其输入位为D(差)和Bout（借位输入），根据二进制减法表，可以写出如下等式：
这些等式非常类似于全加器中的等式，但不足为奇。所以我们可以按照全加器的构造思路来构造全加器。
...
...
...
...
...
...
...
4
下面是74LS283四位二进制全加器的逻辑电路图：
图4.174LS283四位二进制全加器的逻辑电路图
图4.1
图4.2
图4.3
图4.4
5
采用VerilogHDL语言对设计的4位二进制全加器进行仿真，下面是具体VerilogHDL程序：
第一步：建立一个半加器的VHD程序。Hadd_v.vhd
2.1
由上面对加法器的具体分析，我们分别假定两个4位二进制数分别为A3A2A1A0、B3B2B1B0,利用Verilog HDL软件进行仿真，每个数位上的数值1、0用开关的高低电平表示，当开关打到红色点上时表示该位数值为1，反之如果打到蓝色点上时为0，输出的四位二进制用S3S2S1S0表示，当输出的各位上亮红灯了该位输出为1，如果为蓝色则表示为0，Cout进位输入端，C4为进位输出端，以此进行仿真。
实验三 组合逻辑电路的设计(一)
实验三组合逻辑电路的设计（一）一、实验目的1．掌握用SSI器件设计组合逻辑电路的方法；2．熟悉各种常用MSI组合逻辑电路的功能与使用方法；3．掌握多片MSI组合逻辑电路的级联、功能扩展；4．学会使用MSI逻辑器件设计组合电路；5．培养查找和排除数字电路常见故障的初步能力。
二、实验器件1．74LS00 四二输入与非门74LS20 双四输入与非门2．74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。
最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。
在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。
用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。
因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。
在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。
下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。
四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图；对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析
数字电路与逻辑设计习题_4第四章组合逻辑电路剖析第四章组合逻辑电路一、选择题1．下列表达式中不存在竞争冒险的有。
A.Y=B +A BB.Y=A B+B CC.Y =A B C +ABD.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。
A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。
A.B=C=1B.B =C=0C.A =1，C=0D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有个。
A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器 D.寄存器9．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。
A.2B.6C.7D.812．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应。
A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =013．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
数据选择器设计组合逻辑电路例题
用数据选择器设计组合逻辑电路一、用一片四选一数据选择器实现逻辑函数：BC C A C AB Y ++=////要求写出分析与计算过程并画出连线图。
四选一数据选择器的功能表及逻辑图如下图所示。
解一：（1）选A 、B 作为数据选择器的地址码A 1、A 0，将逻辑函数变形为：)()()1()(//////////////////C AB C AB B A C B A ABC BC A BC A C B A C AB BC C A C AB Y +++=++++=++=（2）将变形后的逻辑函数与四选一数据选择器的输出逻辑式进行比较得：013/0120/11/0/10A A D A A D A A D A A D Y +++=C D C D D C D ====3/21/0;;1;（3）连接电路：解二：（1）、写出四选一数据选择器的逻辑表达式：S A A D A A D A A D A A D Y ⋅+++=)(013/0120/11/0/10（2）、把所求逻辑函数的表达式变形：C AB C AB B A C B A ABC BC A BC A C B A C AB BC C A C AB Y )()(1)()(//////////////////++⋅+=++++=++=（3）、确定电路连接：将上述两个表达式进行比较，可知应令：，即1=S 0/=S 01;A B A A ==C D C D D C D ====3/21/0;;1;（4）、画出连接图：二、试用一片四选一数据选择器实现逻辑函数：C B A AC BC A Y ''++''=要求写出详细的设计过程并画出连线图。
四选一数据选择器的功能表及逻辑图如图（a ）、(b)所示。
解：（1）、把所求逻辑函数的表达式变形：C AB C AB C B A C B A C B A ABC C AB BC A C B A AC BC A Y )()'(')'()''('''''''''+++=+++=++=（2）、确定电路连接：四选一数据选择器的逻辑表达式为：S A A D A A D A A D A A D Y ⋅+++=)(013/0120/11/0/10两个表达式进行比较，可知应令：；； 0'=S 01;A B A A ==CD C D C D C D ====3210;;';（3）、画出连接图：三、用一片四选一数据选择器设计一个3变量的多数表决电路。
电子技术实验报告4—组合逻辑电路的设计与测试 (1)
电子技术实验报告4—组合逻辑电路的设计与测试系别课程名称电子技术实验班级实验名称实验四组合逻辑电路的设计与测试姓名实验时间学号指导教师报告内容一、实验目的和任务1.掌握组合逻辑电路的分析与设计方法。
2.加深对基本门电路使用的理解。
二、实验原理介绍1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。
例如，根据与门的得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。
逻辑表达式Z= AB =A B2、分析组合逻辑电路的一般步骤是：(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
3、设计组合逻辑电路的一般步骤与上面相反，是：(1)根据任务的要求，列出真值表；(2)用卡诺图或代数化简法求出最简的逻辑表达式；(3)根据表达式，画出逻辑电路图，用标准器件构成电路；(4)最后，用实验来验证设计的正确性。
4、组合逻辑电路的设计举例(1) 用“与非门”设计一个表决电路。
当四个输入端中有三个或四个“1”时，输出端才为“1”。
设计步骤：根据题意，列出真值表如表13-1所示，再填入卡诺图表13-2中。
表13-1 表决电路的真值表表13-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z +++=最后，画出用“与非门”构成的逻辑电路如图13-1所示：图13-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。
三、实验内容和数据记录1、设计一个四人无弃权表决电路(多数赞成则提议通过，即三人以上包括三人)，要求用2四输入与非门来实现。
用74LS20实现逻辑函数的接线图实验测得真值表如下：D C B A Z0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1四、实验结论与心得1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。
实验4 组合逻辑电路设计
实验四组合逻辑电路研究（设计性实验）一、实验目的1．掌握用SSI器件实现组合逻辑电路的方法。
2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。
3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。
4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。
二、实验所用仪器设备1．Multisim10中的虚拟仪器2．Quartus II中的功能仿真工具3．GW48-EDA实验开发系统三、实验说明1. 组合逻辑电路的设计一般可按以下步骤进行（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。
（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。
（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。
2. 常见的SSI和MSI的型号（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。
（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。
四、实验内容（一）基本命题1．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）F1：检测到输入数字能被3整除。
（2）F2：检测到输入数字大于或等于4。
（3）F3：检测到输入数字小于7。
组合逻辑电路的设计.
实验4.9 组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法与测试方法2.了解组合逻辑电路的竞争冒险现象二、实验仪器与器材1.集成与非门若干块2.数字实验箱一台三、实验原理组合逻辑电路的设计是给定一定的逻辑功能，要求用门电路实现这一逻辑功能。
用小规模集成电路(SSI)进行组合逻辑电路设计的一般步骤是：（1）根据实际问题对逻辑功能的要求，定义输入输出逻辑变量，列出真值表。
（2）通过化简和变换得到符合要求（一般为与非关系）的最简逻辑表达式。
（3）根据最简的逻辑表达式画出逻辑图，实现逻辑功能。
组合逻辑电路设计的关键之一，是对输入逻辑变量和输出逻辑变量作出合理的定义，在定义时，应注意以下几点：（1）有具有二值性的命题才能定义成输入或输出逻辑变量。
（2）把逻辑变量取1值的定义表达清楚。
组合逻辑电路的设计都是在理想的情况下进行的，即假定一切逻辑器件都没有延迟效应。
但事实并非如此，信号通过任何导线和器件都存在一个响应时间。
由于工艺上的原因，各器件的延迟时间离散型非常大，往往按照理想情况下设计的逻辑电路，在实际工作中有可能会产生错误输出。
一个组合逻辑电路，在它的输入信号变化时，输出出现瞬时错误的现象称为组合逻辑电路的冒险现象。
冒险现象直接影响数字设备的可靠性和稳定性，故要设法消除。
四、实验内容1.设计一个交通灯报警电路。
在三个输入变量中，当两个或两个以上输入端为“1”时，属不正常状态，应该发出报警。
（1）逻辑抽象输入变量为A、B、C三个交通灯，灯亮时认为是“1”，灯灭时为“0”。
输出变量为Y，正常时，输出为“0”，灯不亮铃不响；出现故障时，输出为“1”，灯亮铃响。
1 1 1 1得到逻辑表达式F=AB+ BC+ AC（3）逻辑电路图开关闭合为信号1,断开为信号0。
经检验，电路完全和逻辑状态表值完全吻合。
股可以证明电路是正确的。
2.设计一个一位8421BCD码的检码电路，当输入数码等于或大于1010时，电路应输出“1”，否则输出为“0”。
7组合逻辑电路的设计
周测7组合逻辑电路的设计一、综合分析题(每题10分,共100分)1.有A、B、C三台电动机，其工作要求如下:A开机时B必须开机；B开机时C必须开机。
如不满足要光，应发出报警信号，用与非门完成上述报警电路。
2.对五个信号进行编码，试用与非门设计该电路。
3.用与非门设计一个举重裁判表决电路。
设举重比赛有3个裁判，一个主裁判和两个副裁判.杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。
只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时,表明成功的灯才亮。
(要求用最少的与非门实现此电路)4.设计一个三变量多数表决电路：当三个变量中有两个或两个以上为1时输出为1;否则输出为0。
设计此电路并用与非门来实现此电路。
5.有A、B、C三个输入信号,当输人信号均为0或其中一个为0时，输出Y＝1，其余情况Y=0。
请完成下列问题:(1)根据题意列写真值表。
(2)写出逻辑表达式并化成最简与或表达式。
(3)画出对应的逻辑电路图。
6.实验室有D 1、D2,两个故障指示灯，用来表三台设备的工作情况，当只有一台设备有故障时D1灯亮；若有两台设备发生故障时，D2灯亮；若三台设备都有故障时则D1、D2灯都亮，设计故障显示逻辑电路。
(提示：先完成D1,后接D2)7.有A、B、C、D四台电机，要求A动B必动，C、D不能同时动，否则报警，试设计I一个满足上述要求的逻辑电路。
8.某学期开设4门课程，各科合格成绩分别为1分、2分3分、4分，不含格成绩为0分，要求4门总成绩要达到7分方可结业，设计其判别电路。
9.已知由三个地方控制一个电灯(如下图所示),A、C是单刀双投开关，B是双刀(联动)双投开关，设灯亮为1，开关上投为1。
设计该控制电路。
10.有A、B、C三条皮带传动机，送货方向为A→B→C，为防止物品在传动带上堆积，造成落地损坏。
要求：C停B 必停，B停A必停，否则就发出警报信号，设计该逻辑电路。
组合逻辑电路的设计
实验一组合逻辑电路的设计班级：11电信1班姓名：张斌学号：3111003113一、实验目的：1.熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
2．加深FPGA\CPLD设计的过程，并比较原理图输入和文本输入的优劣。
二、实验的硬件要求：1．GW48EDA/SOPC+PK2实验系统。
三、实验内容及预习要求：1．首先利用QuartusⅡ完成2选1多路选择器（如图S1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤。
最后在实验系统上进行硬件测试，验证本项设计的功能。
图S1-12．将此多路选择器看成是一个元件mux21a，利用原理图输出法完成图s1-2，并将此文件放在同一目录中。
图s1-2编译、综合、仿真本例程，并对其仿真波形作出分析说明。
最后在实验系统上进行硬件测试，验证本项设计的功能。
3．以1位二进制全加器为基本元件，用例化语句写出8位并行二进制全加器的顶层文件，编译、综合、仿真本例程，并对其仿真波形作出分析说明。
最后在实验系统上进行硬件测试，验证本项设计的功能。
4．七段数码管译码器（Decoder）七段数码管译码器（Decoder）的输入为4位二进制代码，输出为7个表征七段数码管代码的状态信号。
下面为一个七段数码管译码器的VHDL源代码模型：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY display ISPORT(A：IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE ONE OF display ISBEGINPROCESS(A)BEGINCASE A ISWHEN "0000"=>LED7S<="0111111";--X"3F"->0WHEN "0001"=>LED7S<="0000110";--X"06"->1WHEN "0010"=>LED7S<="1011011";--X"5B"->2WHEN "0011"=>LED7S<="1001111";--X"4F"->3WHEN "0100"=>LED7S<="1100110";--X"66"->4WHEN "0101"=>LED7S<="1101101";--X"6D"->5WHEN "0110"=>LED7S<="1111101";--X"7D"->6WHEN "0111"=>LED7S<="0000111";--X"07"->7WHEN "1000"=>LED7S<="1111111";--X"7F"->8WHEN "1001"=>LED7S<="1101111";--X"6F"->9WHEN "1010"=>LED7S<="1110111";--X"77"->10WHEN "1011"=>LED7S<="1111100";--X"7C"->11WHEN "1100"=>LED7S<="0111001";--X"39"->12WHEN "1101"=>LED7S<="1011110";--X"5E"->13WHEN "1110"=>LED7S<="1111001";--X"79"->14WHEN "1111"=>LED7S<="1110001";--X"71"->15WHEN OTHERS=>NULL;END CASE;END PROCESS;END;编译、综合、仿真本例程，并对其仿真波形作出分析说明。
实验一组合逻辑电路的设计
实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。
2、 掌握组合逻辑电路的静态测试方法。
3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。
4、 理解“毛刺”产生的原因及如何消除其影响。
5、 理解组合逻辑电路的特点。
二、实验的硬件要求：1、 EDA/SOPC 实验箱。
2、 计算机。
三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。
组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。
时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。
通常组合逻辑电路可以用图1.1所示结构来描述。
其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。
输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。
理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。
在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。
设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。
组合电路的基本设计步骤可用图1.2来表示。
3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。
（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。
组合逻辑电路题库(61道)
组合逻辑电路1、74LS147有9个输入端，引脚排列图如下图所示，其中优先级别最高的是——[单选题]ABCD正确答案：B2、下图示逻辑电路的逻辑式为——[单选题]ABCD正确答案：C3、下图示逻辑电路的逻辑式为——[单选题]A F=BC F=D F=正确答案：B4、能表示少数服从多数的逻辑关系的表达式为——[单选题]ABCD正确答案：D5、译码器74HC138的使能端取值为( )时，处于允许译码状态。
——[单选题]A 011B 100C 101D 010正确答案：B6、逻辑电路如下图所示，其功能相当于——[单选题]A 门B 与非门C 异或门D 或门正确答案：C7、在下图中，能实现函数的电路为——[单选题]A 电路B 电路C 电路D 都不是正确答案：C8、某同学参加三类课程考试，规定如下：文化课程( )及格得2分，不及格得0分；专业理论课程( )及格得3分，不及格得0分；专业技能课程( )及格得5分，不及格得0分。
若总分大于6分则可顺利过关( )。
则根据功能正确的真值表是——[单选题]ABCD正确答案：B9、下图示逻辑电路的逻辑式为——[单选题]ABCD正确答案：C10、为了使74LS138 3-8译码器 6端输出为低电平，输入端A2A1A0应置——[单选题]A 011B 110C 111D 000正确答案：B11、在登录你的电子信箱的过程中，要有两个条件，一个是用户名，一个是与用户名对应的密码，要完成这个事件( )，它们体现的逻辑关系为——[单选题]A 与”关系B “或”关系C “非”关系D 不存在逻辑关系正确答案：A12、电路中不包含记忆单元也不含有反馈支路是( )的特点。
——[单选题]A 组合逻辑电路B 时序逻辑电路C 触发器D 施密特触发器正确答案：A13、在三个输入量只有1个为1或3个全为1时，输出为1，实现这一功能的组合逻辑电路是——[单选题]A 加法器B 数据比较器C 奇校验器D 编码器正确答案：C14、逻辑表达式 Y=AB+BC+AC，可以实现的功能是——[单选题]A 三人表决器B 二人表决器C 抢答器D 抢答器E 奇偶数校验正确答案：A15、以下有关组合逻辑电路的特点，错误的是——[单选题]A 电路中没有记忆单元B 结构上只能由门电路组成C 即存在输入到输出的通路又有从输出到输入的反馈回路D 在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关正确答案：C16、将十进制数的十个数字编成二进制代码的过程叫——[单选题]A 二进制编码B 奇偶校验编码C 莫尔斯编码D 二—十进制编码(或BCD编码)正确答案：D17、电话室有三种电话，按照由高到低优先级排序依次是火警急救和工作电话，能够实现该控制功能的电路是——[单选题]A 普通编码器B 优先编码器C 译码器D 寄存器正确答案：B18、将4位BCD码的十组代码翻译成0~9十个对应的输出信号的电路,称为( )译码器。
组合逻辑电路仿真设计
组合逻辑电路仿真一、组合逻辑电路的分析本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。
并要求采用与非门实现。
2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。
下面先对两个问题进行逻辑化分析。
1、四人表决电路在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。
所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。
以A 、B 、C 、D 分别表示四个人的意见为“同意”，以它们的非表示“不同意”。
而以F 来表示灯处于“亮”的状态。
则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：F =FFFF ̅̅̅+FFF ̅̅̅F +FF ̅̅̅FF +F ̅̅̅FFF +FFFF 为了将其简化，可以画出它的卡诺图如下：可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F 的最简与或式为:F =FFF +FFF +FFF +FFF再对其去两次非并利用摩根定律就可以得到与非式如下：F =FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅这就是第一个问题的逻辑转化。
2、4位二进制码数据范围指示器四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。
同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。
则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：化简即得：F1=F̅̅̅F̅̅̅+F̅̅̅F̅̅̅F̅̅̅同理，也有5个数包含在第二组中，卡诺图如下：化简即得：F2=F̅̅̅FF+F̅̅̅FF+FF̅̅̅F̅̅̅第三组包含了6个数，卡诺图如下：化简即得：F 3=FF +FF对以上三个式子都去两次非并利用摩根定律可得：F 1=F ̅̅F ̅̅̅̅̅̅̅̅̅∙F ̅̅̅F ̅̅̅F ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 2=F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙FF ̅̅̅F̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 3=FF ̅̅̅̅̅̅∙FF̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 这样就完成了第二个问题的逻辑转化。
实验二--组合逻辑电路的设计与测试
`实验二 组合逻辑电路的设计与测试一、实验目的1、 掌握组合逻辑电路的分析与设计方法。
2、 加深对基本门电路使用的理解。
二、实验原理1、 组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。
例如，根据与门的逻辑表达式Z= AB = 得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。
2、 分析组合逻辑电路的一般步骤是：1) 由逻辑图写出各输出端的逻辑表达式； 2) ） 3) 化简和变换各逻辑表达式； 4) 列出真值表；4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
3、 设计组合逻辑电路的一般步骤与上面相反，是：1) 根据任务的要求，列出真值表；2) 用卡诺图或代数化简法求出最简的逻辑表达式；3) 根据表达式，画出逻辑电路图，用标准器件构成电路； 4) 最后，用实验来验证设计的正确性。
4、—5、组合逻辑电路的设计举例1) 用“与非门”设计一个表决电路。
当四个输入端中有三个或四个“1”时，输出端才为“1”。
设计步骤：表2-1 表决电路的真值表B A表2-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式：Z++=+ABCCDAABDBCD⋅=⋅ACDABCBCDABC⋅最后，画出用“与非门”构成的逻辑电路如图2-1所示：：图2-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。
三、实验设备与器材1.数字逻辑电路实验箱。
2.数字逻辑电路实验箱扩展板。
3.数字万用表。
4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。
四、实验内容实验步骤1、完成组合逻辑电路的设计中的两个例子。
2、，3、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门来实现。
4、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（✓）2. 编码器在任何时刻只能对一个输入信号进行编码。
（✓）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（✗）4. 编码和译码是互逆的过程。
（✓）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（✓）6. 3位二进制编码器是3位输入、8位输出。
（✗）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（✓）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（✗）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
组合逻辑电路设计
L 1 1 1 1 1 1 1 1 1 0
EF 00 CD 00 1 01 11 10 0
01 1 1
11 1 1
10 1 0
0
0
0
0
1
1
0
1
L C D EF C F DE
第二步：将最简与－或表达式变换为与非－与非式。
L C D EF C F DE
Y Di m i，其中m i 为数据选择端逻辑变量的最小项。
i 0 2 1
n
例如8选1数据选择器可以用卡
诺图的形式来表示，如图4-2-13所 示。 以上说明：
A2 A1 00 A0 0 D0
01 D2
11 D6
10 D4
1 D1
D3
D7
D5
图4-2-13 8选1数据选择器卡诺图
只要将作出逻辑函数的卡诺图，将输入变量加到8选1数据 选择器地址端，在数据输入端按卡诺图中最小项方格中的值相 连，就可以实现任意３输入变量的组合逻辑函数。
(1) 若采用与非器件，则变换 成与非-与非表达式。
F AB AC BC AB AC BC
A B C
&
&
&
F
&
图4-2-3 例4-1与非结构逻辑图
(2) 若采用或非器件，则变换
A
≥1 ≥1 ≥1 ≥1
成或非-或非表达式。
F ( A B )( A C )( B C ) B A C B C A
A A
B AB
为了使电路最简，考虑用两个变量 的四种组合表示４种血型，共需４个输 入变量。
组合逻辑电路的设计题目
1.在一旅游胜地, 有两辆缆车可供游客上下山, 请设计一个控制缆车正常运行的逻辑电路。
要求: 缆车A 和B 在同一时刻只能允许一上一下的行驶, 并且必须同时把缆车的门关好后才能行使。
设输入为A.B.C, 输出为Y 。
（设缆车上行为“1”, 门关上为“1”, 允许行驶为“1”） (1) 列真值表；（4分） （2）写出逻辑函数式；（3分）（3（5分）（22.某同学参加三类课程考试, 规定如下: 文化课程（A ）及格得2分, 不及格得0分；专业理论课程（B ）及格得3分, 不及格得0分；专业技能课程（C ）及格得5分, 不及格得0分。
若总分大于6分则可顺利过关（Y ）, 试根据上述内容完成: （1）列出真值表；（2）写出逻辑函数表达式, 并化简成最简式； （3(2)逻辑函数表达式3.中等职业学校规定机电专业的学生, 至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种, 才允许毕业（Y ）。
试根据上述要求: （1）列出真值表；（2）写出逻辑表达式, 并（2）逻辑表达式:最简的与非—与非形式:4、人的血型有A 、B 、AB 和O 型四种, 假定输血规则是：相同血型者之间可输出, AB血型者可接受其他任意血型, 任意血型者可接受O型血。
图1是一个输血判断电路框图, 其中A1A0表示供血者血型, B1B0表示受血者型, 现分别用00、01.10和11表示A、B、AB和O四种血型。
Y为判断结果, Y=1表示可以输血, Y=0表示不允许输血。
请写出该判断电路的真值表、最简与—或表达式, 并画出用与非门组成的逻辑图。
输血判断电路框图:解: （1）真值表:（3）逻辑图:输入输出A1A0B1B0Y0000000100100011010001010110011110001001101010111100110111101111（2）最简与—或表达式:5.某超市举行一次促销活动, 只要顾客拿着购物发票, 就可以参加这项活动。
组合逻辑电路的设计_题目(不含答案)
题目5： 设计一个血型配对指示器。输血时供血者和
受血者的血型配对情况如图所示，即（1）同一血 型之间可以相互输血；（2）AB型受血者可以接受 任何血型的输出；（3）O型输血者可以给任何血型 的受血者输血。要求当受血者血型与供血者血型符
合要求时绿指示灯亮，否则红指示灯亮。
JHR
题目6：某超市举行一次促销活动，只要顾客拿着
但仍要求下一段空出路轨。试用与非门设计一个
指示电气列车开动的逻辑电路。（设输入信号： A为门开关信号，A=1门关；B为路轨控制信号， B=1路轨空出；C为手动操作信号，C=1手动操作）
岗位职责三工作总结项目运维项目实施银青高速视频监控东毛隧道停车场项目全面实施ip设置贵州独平高速项目全面实施监控室机柜布线四心得体会在这段时间的学习过程中我对部门很多产品从零学起刚到公司的时候感觉压力很大经过这些时间的认真学习和实际操作调整心态现已完全能融入公司的各项岗位职责和管理制度中
组合逻辑电路的分析与设计 题 目
可顺利过关（Y），试根据上述内容设计逻辑电路。
题目3：某汽车驾驶员培训班进行结业考试。有三名
评判员，其中A为主评判员，B、C为副评判员。
评判时按少数服从多数原则，但若主评判认为合
格，也可通过。试用与非门构成逻辑电路实现评
判的规定。
题目4：有一火灾报警系统，设有烟感、温感、紫外
光感三种不同类型的火灾探测器。为了防止误报 警，只有当其中有两种或两种以上类型的探测器 发出火灾探测信号时，报警系统才产生报警控制 信号，试设计产生报警控制信号的电路。
题目1： 设计一个监视交通信号灯工作状态的逻辑电
路，每一组信号灯由红黄绿三盏灯组成。正常情况
下，任何时刻总有一盏灯亮，且仅有一盏灯点亮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
但仍要求下一段空出路轨。试用与非门设计一个
指示电气列车开动的逻辑电路。（设输入信号： A为门开关信号，A=1门关；B为路轨控制信号， B=1路轨空出；试根据上述内容设计逻辑电路。
题目3：某汽车驾驶员培训班进行结业考试。有三名
评判员，其中A为主评判员，B、C为副评判员。
评判时按少数服从多数原则，但若主评判认为合
格，也可通过。试用与非门构成逻辑电路实现评
判的规定。
题目4：有一火灾报警系统，设有烟感、温感、紫外
光感三种不同类型的火灾探测器。为了防止误报 警，只有当其中有两种或两种以上类型的探测器 发出火灾探测信号时，报警系统才产生报警控制 信号，试设计产生报警控制信号的电路。
题目5： 设计一个血型配对指示器。输血时供血者和
受血者的血型配对情况如图所示，即（1）同一血 型之间可以相互输血；（2）AB型受血者可以接受 任何血型的输出；（3）O型输血者可以给任何血型 的受血者输血。要求当受血者血型与供血者血型符
合要求时绿指示灯亮，否则红指示灯亮。
JHR
题目6：某超市举行一次促销活动，只要顾客拿着
购物发票，就可以参加这项活动。顾客只要向
自动售货机投入2元5角的硬币，自动售货机就
会自动送出价值20元的赠品，但售货机只能识
别1元和5角的两种硬币，并且每次最多只能投 放三枚硬币，但不找零。如投放的硬币不足2元 5角，则不送出赠品，也不退回硬币。试根据上 述要求设计自动售货机的控制电路。
题目7：有一列自动控制的地铁电气列车，在所有 的门都已关上和下一段路轨已空出的条件下才 能离开站台。但是，如果发生关门故障，则在 开着门的情况下，车子可以通过手动操作开动，
组合逻辑电路的分析与设计 题 目
题目1： 设计一个监视交通信号灯工作状态的逻辑电
路，每一组信号灯由红黄绿三盏灯组成。正常情况
下，任何时刻总有一盏灯亮，且仅有一盏灯点亮。
而出现其他五种点亮状态时，电路发生故障，这时 要求发出故障信号，以提醒工程师维护。 题目2：某同学参加三类课程考试，规定如下：文化 课程（A）及格得2分，不及格得0分；专业理论课 程（B）及格得3分，不及格得0分；专业技能课程 （C）及格得5分，不及格得0分。若总分大于6分则