清华大学数字电子技术基础教程4-组合逻辑电路12
合集下载
数字电子技术基础(第四版)-第4章-组合逻辑电路解析
1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式
数字电子技术基础组合逻辑电路
设 A、B、C 同意提案时取值 为 1，不同意时取值为 0；Y 表达 表决成果，提案经过则取值为 1， 不然取值为 0。可得真值表如右。
ABC Y 000 0 001 0 010 0
(2)化简输出函数，并求最简与非式 0 1 1 0
BC
100 0
A 00 01 11 10 Y=AC+AB
0 0 00 0
4.3 若干常用组合逻辑电路
4.3.1 编码器 • 编码：将输入旳每个高/低电平信号变成一
种相应旳二进制代码
《数字电子技术基础》第五版
编码
将具有特定含义旳信息编 成相应二进制代码旳过程。
编码器(即Encoder)
实现编码功能旳电路
被编 信号
编 码 器
二进制 代码
编码器
二进制编码器 二-十进制编码器 优先编码器
1 0 0 1
0 1 1 1
由式卡可 诺C位进i(画图-13位体)出为C入分。将现i其：-当S直1析这两i =相输接A逻种个1i加由入推B，01辑功一i有，出C不S功能位ii0奇-S整体然1能0旳二i 数个为现S电进0个i1电式本1=路制路可0位1称1数。11时1旳知和为，A输，，1全1i0出C、加i逻B器为可i辑。向与列式高低出。位真位值产来表生旳为进旳
• 例：8线-3线优先 1 0 0 0 0 0 0 0 0 0 0
编码器 • （设I7优先权最
Y2
I7
I
' 7
I
6
I
' 7
I
' 6
I
5
I
' 7
I
' 6
I
' 5
I
4
高…I0优先权最低）
清华大学数电4组合课件
10
G1门是 非门, 强调低 电平有 效
YS ' ( I 0 ' I1 ' I 2 ' I 3 ' I 4 ' I 5 ' I 6 ' I 7 ' S )'
YEX ' (YS ' S )'
S’是“使能”信号 低电平有效 代表无输入信号 11
代表“有输入信号”
Y2' [( I 7 I 6 I 5 I 4 ) S ]'
一、编码器(Encodor)
编码： 用二值代码表示具体事物(变量）。 如：用0101表示十进制数5。 编码器分为普通编码器和 优先编码器。 （一）普通编码器 普通编码器任何时刻只允许 一个输入有效。 以3位二进制编码器的设计 为例:
注意这个名称
8
1.真 值表
2.函数式
' ' ' ' ' ' ' ' ' ' ' ' Y2 I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0 I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0
Z 3 m ( 2,3,5) ( m m m )
' 0 ' 2
' ' 5 ' 4 ' ' 7
Z 4 m (0,2,4,7 ) ( m m m m )
由于译码器输出 低电平有效，故 选用与非门
25
（四）显示译码器 1.七段字符显示器 这种显示器可用多种发光器件构 成。例如半导体发光二极管、液晶等。 这里以发光二极管为例进行说明。 半导体数码管BS201A的外形图、 等效电路： 驱动电路 共阴极接法 VCC T R 共阳极接法 VCC D
G1门是 非门, 强调低 电平有 效
YS ' ( I 0 ' I1 ' I 2 ' I 3 ' I 4 ' I 5 ' I 6 ' I 7 ' S )'
YEX ' (YS ' S )'
S’是“使能”信号 低电平有效 代表无输入信号 11
代表“有输入信号”
Y2' [( I 7 I 6 I 5 I 4 ) S ]'
一、编码器(Encodor)
编码： 用二值代码表示具体事物(变量）。 如：用0101表示十进制数5。 编码器分为普通编码器和 优先编码器。 （一）普通编码器 普通编码器任何时刻只允许 一个输入有效。 以3位二进制编码器的设计 为例:
注意这个名称
8
1.真 值表
2.函数式
' ' ' ' ' ' ' ' ' ' ' ' Y2 I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0 I 7 I 6 I 5 I 4 I 3 I 2 I1' I 0
Z 3 m ( 2,3,5) ( m m m )
' 0 ' 2
' ' 5 ' 4 ' ' 7
Z 4 m (0,2,4,7 ) ( m m m m )
由于译码器输出 低电平有效，故 选用与非门
25
（四）显示译码器 1.七段字符显示器 这种显示器可用多种发光器件构 成。例如半导体发光二极管、液晶等。 这里以发光二极管为例进行说明。 半导体数码管BS201A的外形图、 等效电路： 驱动电路 共阴极接法 VCC T R 共阳极接法 VCC D
数字电子技术基础 第4章
Thanks!
4.4.1 竞争-冒险现象 及其成因
将门电路的两个输入 信号同时向相反的逻 辑电平跳变的现象称 为竞争。 由于竞争而在电路输 出端可能产生尖峰脉 冲的现象称为竞争-冒 险。 图4.4.1 由于竞争而产生的尖峰脉冲
图4.4.2
2线－4线译码器中的竞争－冒险现象 （a）电路图 （b）电压波形图
4.4.2 检查竞争-冒险现象的方法
液晶优点：功耗极小。 缺点：亮度差，响应速度低。
A=0, 不工作 A=1，工作
图4.3.14 用异或门驱动液晶显示器 （a）电路 （b）电压波形
2. BCD –七段显示译码器
图4.3.15
BCD－七段显示译码器的卡诺图
LT’：灯测试输入 RBI’：灭零输入 BI’/RBO’灭灯输入/灭零输出
图4.3.16
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
复习思考题
R4.3.3 用4线-16线译码器（输入为A3、A2、A1、 A0，输出为Y’0~Y’15）能否取代图4.3.20中的3 线-8线译码器？如果可以取代，那么电路应如何 连接？ R4.3.4 数据选择器输入数据的位数和输入地址 的位数之间应满足怎样的定量关系？ R4.3.5 如果用同样的一个4选1数据选择器产生 同样的一个三变量逻辑函数，电路接法是否是唯 一的？
数字电子技术基础(数字电路)第四章组合逻辑电路
（7-14/29）
【例2】 用与非门设计一个码制变换电路。要求将8421码 转换为余3码。 ① 逻辑抽象 B8 B4 B2 B1
8421码 输入
8421码 转换为 余3码
E3 E2 E1
E0 余3码 输出
（7-15/29）
② 真值表 B8B4B2B1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 E3E2E1E0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0
信号经不同路径传输 后到达电路中某一会 合点的时间有差异的 现象，称为竞争。
由于竞争原因而使电
路输出发生瞬时错误 的现象，称为冒险。
A
A
L
A L
（7-23/29）
2. 如何判别电路中有无冒险？
代数法判别与电路对应的表达式
判竞争： 同一变量以原变量、反变量的形式同时出 现在表达式中，则变量具有竞争能力。
电路设计
波形图 文字描述 逻辑图
【例1】 用与非门设计一个监视交通信号灯状态的逻辑电路。 每一组信号灯均由红、黄、绿灯组成。正常工作时 有且仅有一盏灯亮；出现其他状态时，发出故障信号。
① 逻辑抽象
R A G
正常工作状态 R A G
R A G
R A 红(R)、黄(A)、绿 G (G)为信号灯的状 态输入。 灯亮为1。
L2 = BC + AB × C
数字电子技术基础第四版组合逻辑电路解析
74HC148 内部结构
低电平
34
? 例：用两片74HC148 优先编码器组成一个 16线-4线 优先编码器，将 A0' ~ A1'5 16个低电平输入信号编为 0000~1111共16个4位二进制代码。其中 A1'5 的优先
权最高， A0' 的优先权最低。
35
36
4.3.2 译码器
译码：把二进制数码“翻译”成十进制数码或“翻 译”成其他形式的代码或控制电平。 对于译码器输入端的某一种组合，只有一个输出端为有 效电平，其余输出端均为相反电平。
4）画逻辑图
27
画逻辑图：
28
二、8421BCD码编码器（二—十进制编码器）
输出：四位二进制代码 输入：0~9共十种状态
解：1）确定二进制代码的位数。 ∵M=10 由M≤2N 得N=4
2）列编码表
29
30
3）写出逻辑表达式：
Y3 ? I8 '? I9 ' ? (I8I9 )' Y2 ? I4 '? I5 '? I6 '? I7 ' ? (I4I5I6 I7 )' Y1 ? I2 '? I3 '? I6 '? I7 ' ? (I2 I3I6I7 )' Y0 ? I1 '? I3 '? I5 '? I7 ' ? (I1I3I5I7 )'
37
一、二进制译码器
Z1 ? ( A'? B)' ? AB' Z2 ? (Z1 ? Z3)' ? ( A? B)' Z3 ? ( A? B')' ? A' B
《数字电子技术基础》第五版课件第四章_组合逻辑电路
《数字电子技术基础》第五版
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
数字电子技术基础第四版
各数位的权是16的幂
二. 数制与转换
数制 我们最熟悉十进制：十个码元0~9，逢十进一。任意 地，R进制有R个码元，逢R进一． 任意数制之间都可以进行转换，我们常用的是十进制与其 他进制之间的转换。 R进制转换为十进制：将R进制加权求和即可。
例1.1 （11001）2＝( ? )10
解：（11001）2＝1×24＋1×23＋0×22＋0×21＋1 ×20
1.1.2
一.数制
数制和码制
进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组 成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数 制，简称进位制。 基 数：进位制的基数，就是在该进位制中可能用到的数码个数。 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上 的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。
3、十进制数转换为二进制数
采用的方法 — 基数连除、连乘法
原理：将整数部分和小数部分分别进行转换。 整数部分采用基数连除法，小数部分 采用基数连乘法。转换后再合并。
整数部分采用基数连除法， 先得到的余数为低位，后 得到的余数为高位。
2 2 2 2 2 2 44 余数 低位
小数部分采用基数连乘法， 先得到的整数为高位，后 得到的整数为低位。
表1.1 常用的二——十进制编码
十进制数
8421码
0000 0001 0010 0011 0100 0101
余3码 0011
2421码 0000 0001 0010 0011 0100 0101 0110 0111 1110 1111 2421
右移码 00000 10000 11000 11100 11110 11111
数字电子技术第4章组合逻辑电路习题解答
00 0
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
清华大学数字电子技术基础教程4-组合逻辑电路12
返回
图2.4.19
电源尖峰电流的近似波 形
返回
图2.4.20
TTL与非门电路
返回
图2.4.21
多发射极三极管
（a）结构示意图 （b）符号及等效电路
返回
图2.4.22
TTL或非门电路
返回
图2.4.23
TTL与或非门
返回
图2.4.24
TTL异或门
返回
图2.4.25
推拉式输出级并联的情 况
返回
图2.4.17 TTL反相器的电源动态尖峰电流 图2.4.18 TTL反相器的电源尖峰电流的计算 图2.4.19 电源尖峰电流的近似波形 图2.4.20 TTL与非门电路 图2.4.21 多发射极三极管（a）结构示意图 （b）符号及等效电路 图2.4.22 TTL或非门电路 图2.4.23 TTL与或非门 图2.4.24 TTL异或门 图2.4.25 推拉式输出级并联的情况 图2.4.26 集电极开路与非门的电路和图形符号
图2.4.26
集电极开路与非门的电路和图形 符号
返回
图2.4.27
OC门输出并联的接法及 逻辑图
返回
图2.4.28
计算OC门负载电阻最大值的工作 状态
返回
图2.4.29
计算OC门负载电阻最小值的工作 状态
返回
图2.4.30
例 2.4.4 的电路
返回
图2.4.31
三态输出门的电路图和图形符号
• （a）控制端高电平有效 （b）控制端低电平有效
图2.4.32 用三态输出门接成总线结构 图2.4.33 用三态输出门实现数据的双向传输 图2.4.34 74H系列与非门（ 74H 00）的电路结构 图2.4.35 抗饱和三极管 图2.4.36 肖特基势垒二极管的结构 图2.4.37 74S系列与非门 (74S 00)的电路结构 图2.4.38 74S系列反相器的电压传输特性 图2.4.39 74LS系列与非门 (74LS 00)的电路结构 上页 返回
数字电子技术 第4章 组合逻辑电路
图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
数字电子技术第四章 组合逻辑电路
10
& & &
F
F AB AC AB AC
____
___
0 1
C
第三步：逻辑电路
(a)
(b)
例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。
解 这是一个码制变换问题，由于均是BCD码，故输入输出均为四个端点。
A B C D 码制 变换 电路 W X Y Z
第一步：列出真值表。
A B
& &
P
N
&
C
F
&
Q
000 001 010 011 100 101 110 111
解
第一步：写出逻辑表达式。 前级→后级 (或后级→前级 )
P AB N BC Q AC F PNQ AB BC AC AB BC AC
第二步： 列出真值表。
第三步： 逻辑功能描述——三输入变量多数表决器。
F C4 S3 S2 S3S1 C 4 S9 S1 S9 S1
S3S1
__
二进制数与8421码对应表
1 C4
A3 A 2 A1 A 0
B3 B 2 B1 B 0
四位全加器 S3 S2 S1 S0
C0
&
& &
A3 A 2 A1 A 0 B2 B1 四位全加器 F S 3′ S 2′ S 1′ S 0′
__
__
__
C i 1 Ai B i B i C i 1 Ai C i 1Ci＋1 NhomakorabeaSi
≥1
&
Ai Bi
1
1
数字电子技术组合逻辑电路
图4-1 输入、输出组合逻辑电路的框图
第4章 组合逻辑电路
图4-1中输出变量与输入变量之间可表示为：
y 1 y2 y n
f f
1 2
x , x , x x , x , x
1 2 m 1 2 m
f x , x , x
n 1 2 m
组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式； 2.对函数式进行化简； 3.根据化简后的函数式列真值表，找出其逻辑功能。
转换成与非-与非式得：
Z m m m m m m m m 1 2 5 6 1 2 5 6 1 Z 2 m1 m3 m4 m1 m3 m4 m0 m5 m6 m7 m0 m5 m6 m7 Z 3
第4章 组合逻辑电路
表4-6 七段显示译码器的真值表
第4章 组合逻辑电路
写函数式：
Y a A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 Y b A3 A2 A1 A0 A3 A2 A1 A0 Y c A A A1 A 3 2 0 Y d A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 Y e A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 Y f A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 Y g A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0
2）二进制优先编码器
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 门电路 • • • • • • • • 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 概述 半导体二极管和三极管的开关特性 最简单的与、或、非门电路 TTL门电路 其它类型的双极型数字集成电路 CMOS门电路 其它类型的MOS集成电路 TTL电路与CMOS电路的接口
返回
2.1
• （a）控制端高电平有效 （b）控制端低电平有效
图2.4.32 用三态输出门接成总线结构 图2.4.33 用三态输出门实现数据的双向传输 图2.4.34 74H系列与非门（ 74H 00）的电路结构 图2.4.35 抗饱和三极管 图2.4.36 肖特基势垒二极管的结构 图2.4.37 74S系列与非门 (74S 00)的电路结构 图2.4.38 74S系列反相器的电压传输特性 图2.4.39 74LS系列与非门 (74LS 00)的电路结构 上页 返回
下页
返回
2.2 半导体二极管和三极管的开关特性（二）
• • • • • • • • • • • 图2.2.11 MOS管的结构和符号 图2.2.12 MOS管共源接法及其输出特性曲线 (a)共源接法 (b)输出特性曲线 图2.2.13 MOS管的转移特性 图2.2.14 MOS管的基本开关电路 图2.2.15 MOS管的开关等效电路 (a)截止状态 (b)导通状 态 图2.2.16 P沟道增强型MOS管 图2.2.17 P沟道增强型MOS管的漏极特性 图2.2.18 用P沟道增强型MOS管接成的开关电路 图2.2.19 N沟道耗尽型MOS管的符号 图2.2.20 P沟道耗尽型MOS管的符号
返回
图2.2.7
双极型三极管的基本开关电路
返回
图2.2.8
用图解法分析图2.2.7电路
(a)电路图 (b)作图方法
返回
图2.2.9
双极型三极管的开关等效电路
(a)截止状态 (b)饱和导通状态
返回
图2.2.10
双极型三极管的动态开关特 性
返回
图2.2.11
MOS管的结构和符号
返回
图2.2.12
上页 返回
图2.2.1
二极管开关电路
返回
图2.2.2
二极管的伏安特性
返回
图2.2.3
二极管伏安特性的几种近 似方法
返回
图2.2.4
二极管的动态电流波形
返回
图2.2.5
双极型三极管的两种类型
(a)NPN型 (b)PNP型
返回
图2.2.6
双极型三极管的特性曲线
(a)输入特性曲线 (b)输出特性曲线
上页
下页
返回
2.4 TTL门电路（三）
• • • • • • • • • • • • • 图2.4.27 OC门输出并联的接法及逻辑图 图2.4.28 计算OC门负载电阻最大值的工作状态 图2.4.29 计算OC门负载电阻最小值的工作状态 图2.4.30 例 2.4.4 的电路 图2.4.31 三态输出门的电路图和图形符号
74S系列与非门 (74S 00)的电路结 构
返回
图2.4.38
74S系列反相器的电压 传输特性
返回
图2.4.39
74LS系列与非门 (74LS 00) 的电路结构
返回
2.5 其它类型的双极型数字集成电路
• 图2.5.1 ECL或 / 或非门的电路及逻辑符号 • 图2.5.2 ECL或 / 或非门的电压传输特性 • 图2.5.3 I2L电路的基本逻辑单元（a）结构和电路图 （b）简化的电路图 • 图2.5.4 I2L或 / 或非门电路
图2.4.17 TTL反相器的电源动态尖峰电流 图2.4.18 TTL反相器的电源尖峰电流的计算 图2.4.19 电源尖峰电流的近似波形 图2.4.20 TTL与非门电路 图2.4.21 多发射极三极管（a）结构示意图 （b）符号及等效电路 图2.4.22 TTL或非门电路 图2.4.23 TTL与或非门 图2.4.24 TTL异或门 图2.4.25 推拉式输出级并联的情况 图2.4.26 集电极开路与非门的电路和图形符号
返回
图2.5.1 ECL或 / 或非门的电路及逻辑 符号
பைடு நூலகம்返回
图2.5.2
ECL或 / 或非门的电压传 输特性
返回
图2.5.3
I2L电路的基本逻辑单元
（b）简化的电路图
（a）结构和电路图
返回
图2.5.4
I2L或 / 或非门电路
返回
下页 返回
2.4
• • • • • • • • • • • • •
TTL门电路（二）
图2.4.14 TTL反相器的动态电压波形 图2.4.15 TTL反相器的交流噪声容限
• （a）正脉冲噪声容限（b）负脉冲噪声容限
图2.4.16 TTL反相器电源电流的计算
• （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图2.4.26
集电极开路与非门的电路和图形 符号
返回
图2.4.27
OC门输出并联的接法及 逻辑图
返回
图2.4.28
计算OC门负载电阻最大值的工作 状态
返回
图2.4.29
计算OC门负载电阻最小值的工作 状态
返回
图2.4.30
例 2.4.4 的电路
返回
图2.4.31
三态输出门的电路图和图形符号
图2.4.1
TTL反相器的典型电路
返回
图2.4.2
TTL反相器的电压传输特 性
返回
图2.4.3
输入端噪声容限示意图
返回
图2.4.4
TTL反相器的输入端等效电路
返回
图2.4.5
TTL反相器的输入特性
返回
图2.4.6
TTL反相器高电平输出等 效电路
返回
图2.4.7
TTL反相器高电平输出特 性
（a）控制端高电平有效 （b）控制端低电平有效
返回
图2.4.32
用三态输出门接成总线 结构
返回
图2.4.33
用三态输出门实现数据的双向传 输
返回
图2.4.34
74H系列与非门(74H 00)的电路结 构
返回
图2.4.35
抗饱和三极管
返回
图2.4.36
肖特基势垒二极管的结 构
返回
图2.4.37
返回
图2.4.8
TTL反相器低电平输出等 效电路
返回
图2.4.9
TTL反相器低电平输出特 性
返回
图2.4.10
例 2.4.1的电路
返回
图2.4.11
TTL反相器输入端经电阻接地 时的等效电路
返回
图2.4.12
TTL反相器输入端负载特 性
返回
图2.4.13
例2.4.2的电路
返回
图2.4.14
返回
图2.2.18
用P沟道增强型MOS管接成的开 关电路
返回
图2.2.19
N沟道耗尽型MOS管的符号
返回
图2.2.20
P沟道耗尽型MOS管的符号
返回
2.3 最简单的与、或、非门电路
• • • • 图2.3.1 图2.3.2 图2.3.3 图2.3.4 二极管与门 二极管或门 三极管非门（反相器） 图2.3.3电路的化简
• 图2.1.1 • 图2.1.2
概述
获得高、低电平的基本原理 正逻辑与负逻辑
返回
图2.1.1
获得高、低电平的基本原 理
返回
图2.1.2
正逻辑与负逻辑
返回
2.2 半导体二极管和三极管的开关特性 （一）
• • • • • • • • • • 图2.2.1 二极管开关电路 图2.2.2 二极管的伏安特性 图2.2.3 二极管伏安特性的几种近似方法 图2.2.4 二极管的动态电流波形 图2.2.5 双极型三极管的两种类型 (a)NPN型 (b)PNP型 图2.2.6 双极型三极管的特性曲线 (a)输入特性曲线 (b)输出特性曲线 图2.2.7 双极型三极管的基本开关电路 图2.2.8 用图解法分析图2.2.7电路 (a)电路图 (b)作图方法 图2.2.9 双极型三极管的开关等效电路 (a)截止状态 (b)饱和导通状态 图2.2.10 双极型三极管的动态开关特性
返回
图2.4.19
电源尖峰电流的近似波 形
返回
图2.4.20
TTL与非门电路
返回
图2.4.21
多发射极三极管
（a）结构示意图 （b）符号及等效电路
返回
图2.4.22
TTL或非门电路
返回
图2.4.23
TTL与或非门
返回
图2.4.24
TTL异或门
返回
图2.4.25
推拉式输出级并联的情 况
返回
TTL反相器的动态电压波 形
返回
图2.4.15
TTL反相器的交流噪声容限
（a）正脉冲噪声容限
（b）负脉冲噪声容限
返回
图2.4.16
TTL反相器电源电流的计算
（a）vO＝VOL 的情况 的情况 （b） vO＝VOH
返回
图2.4.17
TTL反相器的电源动态尖 峰电流
返回
图2.4.18
TTL反相器电源尖峰电流的 计算
返回
图2.3.1 二极管与门
返回
图2.3.2
二极管或门
返回
图2.3.3
三极管非门（反相器）
返回
图2.3.4
图2.3.3电路的化简
返回
2.4 TTL门电路（一）
• • • • • • • • • • • • • 图2.4.1 TTL反相器的典型电路 图2.4.2 TTL反相器的电压传输特性 图2.4.3 输入端噪声容限示意图 图2.4.4 TTL反相器的输入端等效电路 图2.4.5 TTL反相器的输入特性 图2.4.6 TTL反相器高电平输出等效电路 图2.4.7 TTL反相器高电平输出特性 图2.4.8 TTL反相器低电平输出等效电路 图2.4.9 TTL反相器低电平输出特性 图2.4.10 例 2.4.1的电路 图2.4.11 TTL反相器输入端经电阻接地时的等效电路 图2.4.12 TTL反相器输入端负载特性 图2.4.13 例2.4.2的电路
返回
2.1
• （a）控制端高电平有效 （b）控制端低电平有效
图2.4.32 用三态输出门接成总线结构 图2.4.33 用三态输出门实现数据的双向传输 图2.4.34 74H系列与非门（ 74H 00）的电路结构 图2.4.35 抗饱和三极管 图2.4.36 肖特基势垒二极管的结构 图2.4.37 74S系列与非门 (74S 00)的电路结构 图2.4.38 74S系列反相器的电压传输特性 图2.4.39 74LS系列与非门 (74LS 00)的电路结构 上页 返回
下页
返回
2.2 半导体二极管和三极管的开关特性（二）
• • • • • • • • • • • 图2.2.11 MOS管的结构和符号 图2.2.12 MOS管共源接法及其输出特性曲线 (a)共源接法 (b)输出特性曲线 图2.2.13 MOS管的转移特性 图2.2.14 MOS管的基本开关电路 图2.2.15 MOS管的开关等效电路 (a)截止状态 (b)导通状 态 图2.2.16 P沟道增强型MOS管 图2.2.17 P沟道增强型MOS管的漏极特性 图2.2.18 用P沟道增强型MOS管接成的开关电路 图2.2.19 N沟道耗尽型MOS管的符号 图2.2.20 P沟道耗尽型MOS管的符号
返回
图2.2.7
双极型三极管的基本开关电路
返回
图2.2.8
用图解法分析图2.2.7电路
(a)电路图 (b)作图方法
返回
图2.2.9
双极型三极管的开关等效电路
(a)截止状态 (b)饱和导通状态
返回
图2.2.10
双极型三极管的动态开关特 性
返回
图2.2.11
MOS管的结构和符号
返回
图2.2.12
上页 返回
图2.2.1
二极管开关电路
返回
图2.2.2
二极管的伏安特性
返回
图2.2.3
二极管伏安特性的几种近 似方法
返回
图2.2.4
二极管的动态电流波形
返回
图2.2.5
双极型三极管的两种类型
(a)NPN型 (b)PNP型
返回
图2.2.6
双极型三极管的特性曲线
(a)输入特性曲线 (b)输出特性曲线
上页
下页
返回
2.4 TTL门电路（三）
• • • • • • • • • • • • • 图2.4.27 OC门输出并联的接法及逻辑图 图2.4.28 计算OC门负载电阻最大值的工作状态 图2.4.29 计算OC门负载电阻最小值的工作状态 图2.4.30 例 2.4.4 的电路 图2.4.31 三态输出门的电路图和图形符号
74S系列与非门 (74S 00)的电路结 构
返回
图2.4.38
74S系列反相器的电压 传输特性
返回
图2.4.39
74LS系列与非门 (74LS 00) 的电路结构
返回
2.5 其它类型的双极型数字集成电路
• 图2.5.1 ECL或 / 或非门的电路及逻辑符号 • 图2.5.2 ECL或 / 或非门的电压传输特性 • 图2.5.3 I2L电路的基本逻辑单元（a）结构和电路图 （b）简化的电路图 • 图2.5.4 I2L或 / 或非门电路
图2.4.17 TTL反相器的电源动态尖峰电流 图2.4.18 TTL反相器的电源尖峰电流的计算 图2.4.19 电源尖峰电流的近似波形 图2.4.20 TTL与非门电路 图2.4.21 多发射极三极管（a）结构示意图 （b）符号及等效电路 图2.4.22 TTL或非门电路 图2.4.23 TTL与或非门 图2.4.24 TTL异或门 图2.4.25 推拉式输出级并联的情况 图2.4.26 集电极开路与非门的电路和图形符号
返回
图2.5.1 ECL或 / 或非门的电路及逻辑 符号
பைடு நூலகம்返回
图2.5.2
ECL或 / 或非门的电压传 输特性
返回
图2.5.3
I2L电路的基本逻辑单元
（b）简化的电路图
（a）结构和电路图
返回
图2.5.4
I2L或 / 或非门电路
返回
下页 返回
2.4
• • • • • • • • • • • • •
TTL门电路（二）
图2.4.14 TTL反相器的动态电压波形 图2.4.15 TTL反相器的交流噪声容限
• （a）正脉冲噪声容限（b）负脉冲噪声容限
图2.4.16 TTL反相器电源电流的计算
• （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图2.4.26
集电极开路与非门的电路和图形 符号
返回
图2.4.27
OC门输出并联的接法及 逻辑图
返回
图2.4.28
计算OC门负载电阻最大值的工作 状态
返回
图2.4.29
计算OC门负载电阻最小值的工作 状态
返回
图2.4.30
例 2.4.4 的电路
返回
图2.4.31
三态输出门的电路图和图形符号
图2.4.1
TTL反相器的典型电路
返回
图2.4.2
TTL反相器的电压传输特 性
返回
图2.4.3
输入端噪声容限示意图
返回
图2.4.4
TTL反相器的输入端等效电路
返回
图2.4.5
TTL反相器的输入特性
返回
图2.4.6
TTL反相器高电平输出等 效电路
返回
图2.4.7
TTL反相器高电平输出特 性
（a）控制端高电平有效 （b）控制端低电平有效
返回
图2.4.32
用三态输出门接成总线 结构
返回
图2.4.33
用三态输出门实现数据的双向传 输
返回
图2.4.34
74H系列与非门(74H 00)的电路结 构
返回
图2.4.35
抗饱和三极管
返回
图2.4.36
肖特基势垒二极管的结 构
返回
图2.4.37
返回
图2.4.8
TTL反相器低电平输出等 效电路
返回
图2.4.9
TTL反相器低电平输出特 性
返回
图2.4.10
例 2.4.1的电路
返回
图2.4.11
TTL反相器输入端经电阻接地 时的等效电路
返回
图2.4.12
TTL反相器输入端负载特 性
返回
图2.4.13
例2.4.2的电路
返回
图2.4.14
返回
图2.2.18
用P沟道增强型MOS管接成的开 关电路
返回
图2.2.19
N沟道耗尽型MOS管的符号
返回
图2.2.20
P沟道耗尽型MOS管的符号
返回
2.3 最简单的与、或、非门电路
• • • • 图2.3.1 图2.3.2 图2.3.3 图2.3.4 二极管与门 二极管或门 三极管非门（反相器） 图2.3.3电路的化简
• 图2.1.1 • 图2.1.2
概述
获得高、低电平的基本原理 正逻辑与负逻辑
返回
图2.1.1
获得高、低电平的基本原 理
返回
图2.1.2
正逻辑与负逻辑
返回
2.2 半导体二极管和三极管的开关特性 （一）
• • • • • • • • • • 图2.2.1 二极管开关电路 图2.2.2 二极管的伏安特性 图2.2.3 二极管伏安特性的几种近似方法 图2.2.4 二极管的动态电流波形 图2.2.5 双极型三极管的两种类型 (a)NPN型 (b)PNP型 图2.2.6 双极型三极管的特性曲线 (a)输入特性曲线 (b)输出特性曲线 图2.2.7 双极型三极管的基本开关电路 图2.2.8 用图解法分析图2.2.7电路 (a)电路图 (b)作图方法 图2.2.9 双极型三极管的开关等效电路 (a)截止状态 (b)饱和导通状态 图2.2.10 双极型三极管的动态开关特性
返回
图2.4.19
电源尖峰电流的近似波 形
返回
图2.4.20
TTL与非门电路
返回
图2.4.21
多发射极三极管
（a）结构示意图 （b）符号及等效电路
返回
图2.4.22
TTL或非门电路
返回
图2.4.23
TTL与或非门
返回
图2.4.24
TTL异或门
返回
图2.4.25
推拉式输出级并联的情 况
返回
TTL反相器的动态电压波 形
返回
图2.4.15
TTL反相器的交流噪声容限
（a）正脉冲噪声容限
（b）负脉冲噪声容限
返回
图2.4.16
TTL反相器电源电流的计算
（a）vO＝VOL 的情况 的情况 （b） vO＝VOH
返回
图2.4.17
TTL反相器的电源动态尖 峰电流
返回
图2.4.18
TTL反相器电源尖峰电流的 计算
返回
图2.3.1 二极管与门
返回
图2.3.2
二极管或门
返回
图2.3.3
三极管非门（反相器）
返回
图2.3.4
图2.3.3电路的化简
返回
2.4 TTL门电路（一）
• • • • • • • • • • • • • 图2.4.1 TTL反相器的典型电路 图2.4.2 TTL反相器的电压传输特性 图2.4.3 输入端噪声容限示意图 图2.4.4 TTL反相器的输入端等效电路 图2.4.5 TTL反相器的输入特性 图2.4.6 TTL反相器高电平输出等效电路 图2.4.7 TTL反相器高电平输出特性 图2.4.8 TTL反相器低电平输出等效电路 图2.4.9 TTL反相器低电平输出特性 图2.4.10 例 2.4.1的电路 图2.4.11 TTL反相器输入端经电阻接地时的等效电路 图2.4.12 TTL反相器输入端负载特性 图2.4.13 例2.4.2的电路