第10章组合逻辑电路

合集下载

数字电子技术基础(侯建军)

§1-2 逻辑代数基础
逻辑变量及基本逻辑运算逻辑函数及其表示方法
逻辑代数的运算公式和规则
逻辑变量及基本逻辑运算
一、逻辑变量
取值：逻辑 0 、逻辑 1 。逻辑 0 和逻辑 1 不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑状态
二、基本逻辑运算与运算或运算非运算
返回
与逻辑
只有决定某一事件的所有条件全部具备，这一事件才能发生
乘基取整法：小数乘以目标数制的基数（ R=2 ），第 1一次相乘结果的整数部分为目的数的最高位 0 1 K0 0 -1，将其小数部分再乘基数依次记下整数部分，反复进行下去，直 K-1 K-2 K-3 K-4 K-5
由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
逻辑表达式
―-‖非逻辑运算符
F= A
逻辑符号 1 A
F
三、复合逻辑运算与非逻辑运算或非逻辑运算与或非逻辑运算
或逻辑真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 逻辑符号 A 1 B
F
或逻辑运算符，也有 N个输入：用“∨”、“∪”表逻辑表达式示 F= A + B+ ...+
F= A + B
N
返回
非逻辑
当决定某一事件的条件满足时，事件不发返回生；反之事件发生，
非逻辑真值表 A F 0 1 1 0
§1-1 数制与编码
进位计数制数制转换
数值数据的表示
常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算逻辑函数及其表示方法
逻辑代数的运算公式和规则

电子技术基础马磊主编课后练习填空题整理

示为(��)��，用余 3 码可表示为(��)余��码。
��
反向电压 �� =50 �� V ，若采用桥式整流电路，二极管承受的最大反向电压 �� =50 ��V，若采用半波整流电容滤波电路，二极管承受的最大反向电压�� =100V，若采用桥式整流电容滤波电路，二极管承受的最大反向电压�� =50 ��V。（4）已知负载上的直流电流 �� =100mA ，若采用半波整流电路，通过二极管的电流（5）（6）（7）（8）（9）（10）第六章（1）（2） �� =100mA，若采用桥式整流电路，通过二极管的电流�� =50mA。电容滤波电路中的电容与负载相并联，适用于负载电阻比较大的场合，交电时间常数越大，输出波形脉动越小。电感滤波电路中的电感与负载相串联，适用于负载电阻较小的场合。对二极管产生较大冲击电流的是电容滤波电路，对二极管产生较小冲击电流的是电感滤波电路。如果通过稳压管的反射电流小于��min ，则稳压管工作在截止状态，这时稳压管不起稳压作用。串联型稳压电路由采样环节、基准环节、放大环节、调整环节四个环节构成。三端集成稳压器 W7809 输出正电压 9V，W7909 输出负电压-9V。数字电路基础输入有 0 得 1，全 1 为 0 是与非门；输入相同为 0，相异为 1 是异或门。三极管具有放大、饱和、截止三种状态，在模拟电路中，三极管工作在放大状态，在数字电路中，三极管工作在截止和饱和状态。

第章组合逻辑电路习题解答

第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。

任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。

3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。

两个同位的加数和来自低位的进位三者相加，称为全加。

半加是两个1位二进制数相加，全加是三个1位二进制数相加。

3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。

译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。

3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。

3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。

门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。

消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。

习题3-1试分析图所示各组合逻辑电路的逻辑功能。

解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。

输入中间变量中间变量输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。

组合逻辑电路课后答案

第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。

图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。

[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。

，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。

、COMP=1、Z=0时的真值表、Z=0的真值表从略。

[题] 用与非门设计四变量的多数表决电路。

当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题的真值表如表所示，逻辑图如图(b)所示。

数字电路与逻辑设计复习

(4)给定F的或与表达式求F的标准与非-与非表达式: 由F的或与表达式→卡诺图→得到F的与或表达式→两次求反→ F的标准或非-或非表达式
第二章逻辑函数及其简化公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。

组合逻辑电路

⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式二值代码的过程，称为译码。能实现译码功能的电路称为译码器（Decoder）。译码是编码的逆过程。 ⒈ 工作原理为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例【例7-6】试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲）的现象称为竞争-冒险。对大多数组合逻辑电路来说，竞争现象是不可避免的。但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成时，会产生竞争现象；与（与非）门，在某种条件下形成时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用【例7-10】试利用74LS151实现例7-3中要求的3人多数表决逻辑电路。解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。

数字电路组合逻辑电路

分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析组合逻辑电路设计电路竞争与冒险常用组合逻辑电路
3）组合电路分析步骤要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照前面所述去分析其功能。（1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进行化简,得到最简化地表达式。（2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能（3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定应用性功能。该电路实现了或非门地功能。（4）观察图形,分析电路可能存在地问题实例1分析如图所示电路,要求: （1）列出逻辑表达式（2）列真值表（3）分析逻辑功能（4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析组合逻辑电路设计电路竞争与冒险常用组合逻辑电路
言宜慢,心宜善
阅解
推
逻辑设计
2
组合逻辑电路分析组合逻辑电路设计电路竞争与冒险常用组合逻辑电路

组合逻辑电路设计例题

9.4、组合逻辑电路的分析与设计习题1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。

要求：缆车A 和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。

设输入为A、B、C，输出为Y。

（设缆车上行为“1”，门关上为“1”，允许行驶为“1”）(1) 列真值表；（2）写出逻辑函数式；（3）用基本门画出实现上述逻辑功能的逻辑电路图。

解：（1）列真值表：（3）逻辑电路图：)()(____________BACBABACCBABCAF⊕=+=+=2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。

若总分大于6分则可顺利过关（Y），试根据上述内容完成：（1）列出真值表；（2）写出逻辑函数表达式，并化简成最简式；（3）用与非门画出实现上述功能的逻辑电路。

（3）逻辑电路图(2)逻辑函数表达式BCACABCBABCCBABCCBAABCBCAABCCBABCAF+=+=+=+=++=++=)()(__________________ABFAFBCAFBC3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y ）。

试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。

（3）逻辑电路：（2）逻辑表达式：最简的与非—与非形式：ABC C AB C B A BC A F +++=_____________________________________________________________________________________________________________AB BC AC AB BC AC AB BC AC AB BC AC F ••=•+=++=++=4、用基本逻辑门电路设计一个一位二进制全加器，输入变量有：A 为被加数，B 为加数，C 为较低位的进位，输出函数为本位和S 及向较高位的进位H 。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Z 0 Z1
...
Z 31
…
01111 10000
用真值表表示即：
…
10111 11000
…
11111
Z23=0 Z24=0 Z31=0
D4 D3 D2 D1 D0
Y3 2 A1 Y Y A0 1 Y0
A0 A1 A2 S1 S2 S3 74HC138(1) Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Z0 ... Z7
I2 1 1 0 1 1 1 1 1
I3 1 1 1 0 1 1 1 1
I4 1 1 1 1 0 1 1 1
I5 1 1 1 1 1 0 1 1
I6 1 1 1 1 1 1 0 1
I7 1 1 1 1 1 1 1 0
Y2 0 0 0 0 1 1 1 1
Y1 0 0 1 1 0 0 1 1
Y0 0 1 0 1 0 1 0 1
把特定的信息转换成二进制代码的器件称为编码器。
设二进制编码器的输入端为m个，输出端为n个
x0 x1 编码器 Z0 Z1 Zn-1
Xm-1
则起输入输出必须满足以下关系： m<=2n

使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。
1.普通编码器(二进制编码器) 用n位二进制代码可对2n个输入信号进行编码，输出相应的n位二进制代码。三位二进制普通编码器
例：用4片74LS138组成一个5-32线译码器，将输入的5位二进制代
码D4D3D2D1D0的32种状态译成32个独立的低电平信号Z0 ~ Z31。解：分析题意即要求实现图示功能：
D4D3 D2 D1 D0 5-32线译码
D4D3D2D1D0 输出
00000
…
00111 01000
Z0=0 Z7=0 Z8=0 Z15=0 Z16=0
I0 I1 I2 I3 I4 I5 I6 I7
输入：I0～I7 8个电平信号，
输出：3位二进制代码Y2Y1Y0。故也称为8线－3线编码器。
８线－３线编码器
Y0 Y1 Y2
特点：输入I0～I7当中只允许一个输入变量有效，（高电平或低电平有效）。
3位二进制编码器的真值表
I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 输入 I3 I4 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 输出 Y1 Y0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
②化为与非－与非式
Z1 = m0 + m6 + m7 = m0 m6 m7
Z 2 = m1 + m 3 + m 4 = m1 m 3 m 4
Z 3 = m2 + m3 + m4 + m5 = m2 m3 m4 m5
③画逻辑电路
Z2 &
Z3 &
Z1 &
Y0 Y 1 Y2 Y3 Y 4 Y5 Y 6 Y7 74LS138 A2 A A1 B A0 C S1 S2 S3 1
10.2.2 译码器（Decoder）
译码是编码的逆过程，即将二进制代码“翻译”成编码时赋予的原意，即电路输出的高、低电平信号的过程叫译码。实现译码功能的逻辑电路称为译码器。
设二进制译码器的输入端为n个，输出端为m个
A0 A1 An-1
译码器
m<=2n
Z0 Z1 Zm-1
译码器输入：一组二进制代码译码器输出：一组高低电平信号
数据选择器示意图
A1 A2
功能表
4选1数据选择器 S 0 A1 A0 0 0 Y D0S Nhomakorabea0 0 0
1
0
1 1 ×
1
0 1 ×
D1
D2 D3 0
S：选通控制端。 S=0时，数据选择器工作；S=1时，Y=0输出无效。
Y = D0 ( A1 A0 ) + D1 ( A1 A0 ) + D2 ( A1 A0 ) + D3 ( A1 A0 ) Y = D0m0 + D1m1 + D2m2 + D3m3 = Di mi
4选1数据选择器电路图
例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。
解： A2 0
A0 A1 A2 D0 D1 D2 D3 G1
A1
A0
Y D0～D3 D4～D7
A0 Y1 ≥1 Y Y2 G2
00 ～ 11 00 ～ 11
逻辑表达式：
I 1 I 2I 3 I 4 I 5 I 6 I 7 ≥1 Y2
Y2 = I 4 + I 5 + I 6 + I 7
Y1 = I 2 + I 3 + I 6 + I 7 Y0 = I1 + I 3 + I 5 + I 7
≥1
Y1
≥1
Y0
I0 0 1 1 1 1 1 1 1
I1 1 0 1 1 1 1 1 1
灯亮为1，不亮为0；发生故障为1，无故障为0
输入二、写出逻辑式 RAG 000 Z = R AG + RAG + R AG + RAG + RAG 0 0 1 010 011 三、化简 100 101 用卡诺图化简 110 111
真值表
AG R 00 01 11 10 0 1 0 1 0 1 0 1 1 1
输入 I4 I5 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0
I6 0 0 0 0 0 0 1 0 0 0
I7 0 0 0 0 0 0 0 1 0 0
I8 0 0 0 0 0 0 0 0 1 0
I9 0 0 0 0 0 0 0 0 0 1
输出 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

组合逻辑电路的设计一般可按以下步骤进行： ① 逻辑抽象。分析事件的因果关系，确定输入变量和输出变量。定义逻辑状态的含义。将文字描述的逻辑命题转换成真值表。 ② 根据真值表，写出相应的逻辑函数表达式。 ③ 将逻辑函数表达式化简,并变换为与门电路相对应的最简式。
④ 根据化简的逻辑函数表达式画出逻辑电路图。
10.1 组合逻辑电路的分析与设计
一、组合逻辑电路的分析
所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。

分析过程一般按下列步骤进行：
① 根据给定的逻辑电路，推导出输出端的逻辑函数表达式 ②化简逻辑函数表达式。 ③根据输出函数表达式列出真值表。 ④用文字概括出电路的逻辑功能。
Y4 = A2 A1 A0 S 1 S 2 S 3 = m 4
Y5 = A2 A1 A0 S 1 S 2 S 3 = m 5 Y6 = A2 A1 A0 S 1 S 2 S 3 = m6
每个输出对应一个最小项
Y7 = A2 A1 A0 S1 S2 S3 = m7
Y i = mi
例：试利用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：
Z15 Z16
...
Z23 Z24
...
Z31
※四片共32个输出作输出Z0 ~ Z31
高位输入的设计 ※四片的A0、A1、A2分别相连作低位输入D0、D1、D2
从真值表看出：D4D3与各片S1的关系如表，此为译码关系。
※故可将D4D3接2—4线译码器，译码器输
出接各片S1
D4D3 00 01 10 11
例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。解：一、逻辑抽象确定输入输出变量输入变量：三盏灯的状态，用R、A、G表示输出变量：故障信号，用Z表示定义逻辑状态的含义
输出 Z 1 0 0 1 0 1 1 1
＆＆
R A G
Z = R AG + RA + RG + AG
四、画逻辑图
≥1
＆＆
Z
10.2
10.2.1 10.2.2 10.2.3 10.2.4 10.2.5 10.2.6
常用的逻辑电路
编码器译码器数据选择器数据分配器数值比较器加法器
10.2.1 编码器
片选选通，输入某种状态，则对应的最小项输出项为0。
输出逻辑表达式：
Y0 = A2 A1 A0 S 1 S 2 S 3 = m0
Y1 = A2 A1 A0 S 1 S 2 S 3 = m1
Y2 = A2 A1 A0 S 1 S 2 S 3 = m 2
Y3 = A2 A1 A0 S 1 S 2 S 3 = m 3
①七段字符显示器
组成：由七个发光二极管（a、b、c、d、e、 f、g）组成优点：亮度高，响应时间短等接法：
②七段显示译码器的设计
10.2.3 数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。
每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。