第10章组合逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10.1 组合逻辑电路的分析与设计
一、组合逻辑电路的分析
所谓逻辑电路的分析，就是找出给定逻辑电 路输出和输入之间的逻辑关系，并确定电路的逻 辑功能。
分析过程一般按下列步骤进行：
① 根据给定的逻辑电路，推导出输出端的逻辑函 数表达式 ②化简逻辑函数表达式。 ③根据输出函数表达式列出真值表。 ④用文字概括出电路的逻辑功能。
逻辑表达式：
I 1 I 2I 3 I 4 I 5 I 6 I 7 ≥1 Y2
Y2 = I 4 + I 5 + I 6 + I 7
Y1 = I 2 + I 3 + I 6 + I 7 Y0 = I1 + I 3 + I 5 + I 7
≥1
Y1
≥1
Y0
I0 0 1 1 1 1 1 1 1
I1 1 0 1 1 1 1 1 1
组合逻辑电路的设计一般可按以下步骤进行： ① 逻辑抽象。 分析事件的因果关系，确定输入变 量和输出变量。定义逻辑状态的含义。将文字描述 的逻辑命题转换成真值表。 ② 根据真值表，写出相应的逻辑函数表达式。 ③ 将逻辑函数表达式化简,并变换为与门电路相对应 的最简式。
④ 根据化简的逻辑函数表达式画出逻辑电路图。
10.2.2 译码器（Decoder）
译码是编码的逆过程，即将二进制代码“翻译”成编 码时赋予的原意，即电路输出的高、低电平信号的过程叫 译码。实现译码功能的逻辑电路称为译码器。
设二进制译码器的输入端为n个，输出端为m个
A0 A1 An-1
译 码 器
m<=2n
Z0 Z1 Zm-1
译码器输入：一组二进制代码 译码器输出：一组高低电平信 号
例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、 黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮， 而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路 发生故障，这时要求发出故障信号，以提醒维护人员前去修理。 解： 一、逻辑抽象 确定输入输出变量 输入变量：三盏灯的状态，用R、A、G表示 输出变量：故障信号，用Z表示 定义逻辑状态的含义
n
将n位二进制输入的组合译成电路的2 个状态。 这种译码器也叫做n线－2n线译码器
1、译码器74LS138 （输出低电平有效）
3线－8线译码器74LS138的功能表
S1
0 x 1 1 1 1 1 1 1 1
输入 输出 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x x x x 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0
输入 I4 I5 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0
I6 0 0 0 0 0 0 1 0 0 0
I7 0 0 0 0 0 0 0 1 0 0
I8 0 0 0 0 0 0 0 0 1 0
I9 0 0 0 0 0 0 0 0 0 1
输出 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
片选选通，输入某种状态，则对应的最小项输出项为0。
输出逻辑表达式：
Y0 = A2 A1 A0 S 1 S 2 S 3 = m0
Y1 = A2 A1 A0 S 1 S 2 S 3 = m1
Y2 = A2 A1 A0 S 1 S 2 S 3 = m 2
Y3 = A2 A1 A0 S 1 S 2 S 3 = m 3
例：用4片74LS138组成一个5-32线译码器，将输入的5位二进制代
码D4D3D2D1D0的32种状态译成32个独立的低电平信号Z0 ~ Z31。 解：分析题意即要求实现图示功能：
D4D3 D2 D1 D0 5-32线译码
D4D3D2D1D0 输出
00000
…
00111 01000
Z0=0 Z7=0 Z8=0 Z15=0 Z16=0
Y4 = A2 A1 A0 S 1 S 2 S 3 = m 4
Y5 = A2 A1 A0 S 1 S 2 S 3 = m 5 Y6 = A2 A1 A0 S 1 S 2 S 3 = m6
每 个 输 出 对 应 一 个 最 小 项
Y7 = A2 A1 A0 S1 S2 S3 = m7
Y i = mi
例：试利用3线－8线译码器74LS138设计一个多输出的组 合逻辑电路。输出的逻辑函数式为：
I0 I1 I2 I3 I4 I5 I6 I7
输入：I0～I7 8个电平信号，
输出：3位二进制代码Y2Y1Y0。 故也称为8线－3线编码器。
８ 线 － ３ 线 编 码 器
Y0 Y1 Y2
特点：输入I0～I7当中只允许一个输入变量有效，（高电 平或低电平有效）。
3位二进制编码器的真值表
I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 输入 I3 I4 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 输出 Y1 Y0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
②化为与非－与非式
Z1 = m0 + m6 + m7 = m0 m6 m7
Z 2 = m1 + m 3 + m 4 = m1 m 3 m 4
Z 3 = m2 + m3 + m4 + m5 = m2 m3 m4 m5
③画逻辑电路
Z2 &
Z3 &
Z1 &
Y0 Y 1 Y2 Y3 Y 4 Y5 Y 6 Y7 74LS138 A2 A A1 B A0 C S1 S2 S3 1
S11 1 0 0 0
S21 0 1 0 0
S31 0 0 1 0
S41 0 0 0 1
2、显示译码器
在数字系统中，驱动各种显示器件，从而 将用二进制代码表示的数字、文字、符号等翻 译成人们习惯的形式，并用人们习惯的十进制 数字直观地显示出来的电路，称为显示译码器。
显示器件有多种：液晶显示、荧光显示、半导体显示
A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 74HC138(2) 74HC138(3) 74HC138(4) Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Z8 ...
I2 1 1 0 1 1 1 1 1
I3 1 1 1 0 1 1 1 1
I4 1 1 1 1 0 1 1 1
I5 1 1 1 1 1 0 1 1
I6 1 1 1 1 1 1 0 1
I7 1 1 1 1 1 1 1 0
Y2 0 0 0 0 1 1 1 1
Y1 0 0 1 1 0 0 1 1
Y0 0 1 0 1 0 1 0 1
Z 0 Z1
...
Z 31
…
01111 10000
用真值表表示即：
…
10111 11000
…
11111
Z23=0 Z24=0 Z31=0
D4 D3 D2 D1 D0
Y3 2 A1 Y Y A0 1 Y0
A0 A1 A2 S1 S2 S3 74HC138(1) Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Z0 ... Z7
①七段字符显示器
组成：由七个发光二极管（a、b、c、d、e、 f、g）组成 优点：亮度高，响应时间短等 接法：
②七段显示译码器的设计
10.2.3 数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。
每次在地址输入的控制下，从多路输入数据中选择一路输出， 其功能类似于一个单刀多掷开关。
例：分析下图电路的逻辑功能，
解：①逻辑表达式： F = ABC A× +B ABC + C ABC
= ABC ( A + B + C ) = ABC + A BC
②真值表：
③结论：
例：试分析如下电路图的逻辑功能。
F=A⊙B⊙C
二、组合逻辑电路的设计 所谓组合逻辑电路设计，就是根据给出的实际 逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。 工程上的最佳设计，通常需要用多个指标去衡 量，主要考虑的问题有以下几个方面： ① 所用的逻辑器件数目最少，器件的种类最少， 且器件之间的连线最少。这样的电路称“最小化” 电路。 ② 满足速度要求，应使级数最少，以减少门电路 的延迟。 ③ 功耗小，工作稳定可靠。
数 据 选 择 器 示 意 图
A1 A2
功能表
4选1数据选择器 S 0 A1 A0 0 0 Y D0
S
0 0 0
1
0
1 1 ×
1
0 1 ×
D1
D2 D3 0
S：选通控制端。 S=0时，数据选择器工作；S=1时，Y=0输出无效。
Y = D0 ( A1 A0 ) + D1 ( A1 A0 ) + D2 ( A1 A0 ) + D3 ( A1 A0 ) Y = D0m0 + D1m1 + D2m2 + D3m3 = Di mi
Z15Hale Waihona Puke BaiduZ16
...
Z23 Z24
...
Z31
※四片共32个输出作输出Z0 ~ Z31
高位输入的设计 ※四片的A0、A1、A2分别相连作低位输入D0、D1、D2
从真值表看出：D4D3与各片S1的关系如表， 此为译码关系。
※故可将D4D3接2—4线译码器，译码器输
出接各片S1
D4D3 00 01 10 11
输出 Z 1 0 0 1 0 1 1 1
＆ ＆
R A G
Z = R AG + RA + RG + AG
四、画逻辑图
≥1
＆ ＆
Z
10.2
10.2.1 10.2.2 10.2.3 10.2.4 10.2.5 10.2.6
常用的逻辑电路
编码器 译码器 数据选择器 数据分配器 数值比较器 加法器
10.2.1 编码器
灯亮为1，不亮为0；发生故障为1，无故障为0
输入 二、写出逻辑式 RAG 000 Z = R AG + RAG + R AG + RAG + RAG 0 0 1 010 011 三、化简 100 101 用卡诺图化简 110 111
真值表
AG R 00 01 11 10 0 1 0 1 0 1 0 1 1 1
4选1数据选择器电路图
例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。
解： A2 0
A0 A1 A2 D0 D1 D2 D3 G1
A1
A0
Y D0～D3 D4～D7
A0 Y1 ≥1 Y Y2 G2
00 ～ 11 00 ～ 11
2.二—十进制编码器(8421BCD编码器)
用4位二进制代码可对10个输入信号进行编码，输 出相应的4位二进制代码。
8421BC D
编
码 器
真
值 表
I0 1 0 0 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0 0 0
I2 0 0 1 0 0 0 0 0 0 0
I3 0 0 0 1 0 0 0 0 0 0
把特定的信息转换成二进制代码的器件称为编码器。
设二进制编码器的输入端为m个，输出端为n个
x0 x1 编码器 Z0 Z1 Zn-1
Xm-1
则起输入输出必须满足以下关系： m<=2n
使用编码技术可以大大减少数字电路系统中信号 传输线的条数，同时便于信号的接收和处理。
1.普通编码器(二进制编码器) 用n位二进制代码可对2n个输入信号进行编码，输 出相应的n位二进制代码。 三位二进制普通编码器
Z1 = ABC + AB
Z 2 = AC + ABC
Z3 = A B
解：①最小项之和形式
Z1 = ABC + ABC + ABC = m0 + m6 + m7
Z 2 = ABC + ABC + ABC = m1 + m3 + m4
Z 3 = AB + AB = ABC + ABC + ABC + ABC = m2 + m3 + m4 + m5
一、组合逻辑电路的分析
所谓逻辑电路的分析，就是找出给定逻辑电 路输出和输入之间的逻辑关系，并确定电路的逻 辑功能。
分析过程一般按下列步骤进行：
① 根据给定的逻辑电路，推导出输出端的逻辑函 数表达式 ②化简逻辑函数表达式。 ③根据输出函数表达式列出真值表。 ④用文字概括出电路的逻辑功能。
逻辑表达式：
I 1 I 2I 3 I 4 I 5 I 6 I 7 ≥1 Y2
Y2 = I 4 + I 5 + I 6 + I 7
Y1 = I 2 + I 3 + I 6 + I 7 Y0 = I1 + I 3 + I 5 + I 7
≥1
Y1
≥1
Y0
I0 0 1 1 1 1 1 1 1
I1 1 0 1 1 1 1 1 1
组合逻辑电路的设计一般可按以下步骤进行： ① 逻辑抽象。 分析事件的因果关系，确定输入变 量和输出变量。定义逻辑状态的含义。将文字描述 的逻辑命题转换成真值表。 ② 根据真值表，写出相应的逻辑函数表达式。 ③ 将逻辑函数表达式化简,并变换为与门电路相对应 的最简式。
④ 根据化简的逻辑函数表达式画出逻辑电路图。
10.2.2 译码器（Decoder）
译码是编码的逆过程，即将二进制代码“翻译”成编 码时赋予的原意，即电路输出的高、低电平信号的过程叫 译码。实现译码功能的逻辑电路称为译码器。
设二进制译码器的输入端为n个，输出端为m个
A0 A1 An-1
译 码 器
m<=2n
Z0 Z1 Zm-1
译码器输入：一组二进制代码 译码器输出：一组高低电平信 号
例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、 黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮， 而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路 发生故障，这时要求发出故障信号，以提醒维护人员前去修理。 解： 一、逻辑抽象 确定输入输出变量 输入变量：三盏灯的状态，用R、A、G表示 输出变量：故障信号，用Z表示 定义逻辑状态的含义
n
将n位二进制输入的组合译成电路的2 个状态。 这种译码器也叫做n线－2n线译码器
1、译码器74LS138 （输出低电平有效）
3线－8线译码器74LS138的功能表
S1
0 x 1 1 1 1 1 1 1 1
输入 输出 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x x x x 1 1 1 1 1 1 1 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0
输入 I4 I5 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0
I6 0 0 0 0 0 0 1 0 0 0
I7 0 0 0 0 0 0 0 1 0 0
I8 0 0 0 0 0 0 0 0 1 0
I9 0 0 0 0 0 0 0 0 0 1
输出 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
片选选通，输入某种状态，则对应的最小项输出项为0。
输出逻辑表达式：
Y0 = A2 A1 A0 S 1 S 2 S 3 = m0
Y1 = A2 A1 A0 S 1 S 2 S 3 = m1
Y2 = A2 A1 A0 S 1 S 2 S 3 = m 2
Y3 = A2 A1 A0 S 1 S 2 S 3 = m 3
例：用4片74LS138组成一个5-32线译码器，将输入的5位二进制代
码D4D3D2D1D0的32种状态译成32个独立的低电平信号Z0 ~ Z31。 解：分析题意即要求实现图示功能：
D4D3 D2 D1 D0 5-32线译码
D4D3D2D1D0 输出
00000
…
00111 01000
Z0=0 Z7=0 Z8=0 Z15=0 Z16=0
Y4 = A2 A1 A0 S 1 S 2 S 3 = m 4
Y5 = A2 A1 A0 S 1 S 2 S 3 = m 5 Y6 = A2 A1 A0 S 1 S 2 S 3 = m6
每 个 输 出 对 应 一 个 最 小 项
Y7 = A2 A1 A0 S1 S2 S3 = m7
Y i = mi
例：试利用3线－8线译码器74LS138设计一个多输出的组 合逻辑电路。输出的逻辑函数式为：
I0 I1 I2 I3 I4 I5 I6 I7
输入：I0～I7 8个电平信号，
输出：3位二进制代码Y2Y1Y0。 故也称为8线－3线编码器。
８ 线 － ３ 线 编 码 器
Y0 Y1 Y2
特点：输入I0～I7当中只允许一个输入变量有效，（高电 平或低电平有效）。
3位二进制编码器的真值表
I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 输入 I3 I4 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 I5 0 0 0 0 0 1 0 0 I6 0 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 0 1 Y2 0 0 0 0 1 1 1 1 输出 Y1 Y0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
②化为与非－与非式
Z1 = m0 + m6 + m7 = m0 m6 m7
Z 2 = m1 + m 3 + m 4 = m1 m 3 m 4
Z 3 = m2 + m3 + m4 + m5 = m2 m3 m4 m5
③画逻辑电路
Z2 &
Z3 &
Z1 &
Y0 Y 1 Y2 Y3 Y 4 Y5 Y 6 Y7 74LS138 A2 A A1 B A0 C S1 S2 S3 1
S11 1 0 0 0
S21 0 1 0 0
S31 0 0 1 0
S41 0 0 0 1
2、显示译码器
在数字系统中，驱动各种显示器件，从而 将用二进制代码表示的数字、文字、符号等翻 译成人们习惯的形式，并用人们习惯的十进制 数字直观地显示出来的电路，称为显示译码器。
显示器件有多种：液晶显示、荧光显示、半导体显示
A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 74HC138(2) 74HC138(3) 74HC138(4) Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Z8 ...
I2 1 1 0 1 1 1 1 1
I3 1 1 1 0 1 1 1 1
I4 1 1 1 1 0 1 1 1
I5 1 1 1 1 1 0 1 1
I6 1 1 1 1 1 1 0 1
I7 1 1 1 1 1 1 1 0
Y2 0 0 0 0 1 1 1 1
Y1 0 0 1 1 0 0 1 1
Y0 0 1 0 1 0 1 0 1
Z 0 Z1
...
Z 31
…
01111 10000
用真值表表示即：
…
10111 11000
…
11111
Z23=0 Z24=0 Z31=0
D4 D3 D2 D1 D0
Y3 2 A1 Y Y A0 1 Y0
A0 A1 A2 S1 S2 S3 74HC138(1) Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Z0 ... Z7
①七段字符显示器
组成：由七个发光二极管（a、b、c、d、e、 f、g）组成 优点：亮度高，响应时间短等 接法：
②七段显示译码器的设计
10.2.3 数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。
每次在地址输入的控制下，从多路输入数据中选择一路输出， 其功能类似于一个单刀多掷开关。
例：分析下图电路的逻辑功能，
解：①逻辑表达式： F = ABC A× +B ABC + C ABC
= ABC ( A + B + C ) = ABC + A BC
②真值表：
③结论：
例：试分析如下电路图的逻辑功能。
F=A⊙B⊙C
二、组合逻辑电路的设计 所谓组合逻辑电路设计，就是根据给出的实际 逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。 工程上的最佳设计，通常需要用多个指标去衡 量，主要考虑的问题有以下几个方面： ① 所用的逻辑器件数目最少，器件的种类最少， 且器件之间的连线最少。这样的电路称“最小化” 电路。 ② 满足速度要求，应使级数最少，以减少门电路 的延迟。 ③ 功耗小，工作稳定可靠。
数 据 选 择 器 示 意 图
A1 A2
功能表
4选1数据选择器 S 0 A1 A0 0 0 Y D0
S
0 0 0
1
0
1 1 ×
1
0 1 ×
D1
D2 D3 0
S：选通控制端。 S=0时，数据选择器工作；S=1时，Y=0输出无效。
Y = D0 ( A1 A0 ) + D1 ( A1 A0 ) + D2 ( A1 A0 ) + D3 ( A1 A0 ) Y = D0m0 + D1m1 + D2m2 + D3m3 = Di mi
Z15Hale Waihona Puke BaiduZ16
...
Z23 Z24
...
Z31
※四片共32个输出作输出Z0 ~ Z31
高位输入的设计 ※四片的A0、A1、A2分别相连作低位输入D0、D1、D2
从真值表看出：D4D3与各片S1的关系如表， 此为译码关系。
※故可将D4D3接2—4线译码器，译码器输
出接各片S1
D4D3 00 01 10 11
输出 Z 1 0 0 1 0 1 1 1
＆ ＆
R A G
Z = R AG + RA + RG + AG
四、画逻辑图
≥1
＆ ＆
Z
10.2
10.2.1 10.2.2 10.2.3 10.2.4 10.2.5 10.2.6
常用的逻辑电路
编码器 译码器 数据选择器 数据分配器 数值比较器 加法器
10.2.1 编码器
灯亮为1，不亮为0；发生故障为1，无故障为0
输入 二、写出逻辑式 RAG 000 Z = R AG + RAG + R AG + RAG + RAG 0 0 1 010 011 三、化简 100 101 用卡诺图化简 110 111
真值表
AG R 00 01 11 10 0 1 0 1 0 1 0 1 1 1
4选1数据选择器电路图
例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。
解： A2 0
A0 A1 A2 D0 D1 D2 D3 G1
A1
A0
Y D0～D3 D4～D7
A0 Y1 ≥1 Y Y2 G2
00 ～ 11 00 ～ 11
2.二—十进制编码器(8421BCD编码器)
用4位二进制代码可对10个输入信号进行编码，输 出相应的4位二进制代码。
8421BC D
编
码 器
真
值 表
I0 1 0 0 0 0 0 0 0 0 0
I1 0 1 0 0 0 0 0 0 0 0
I2 0 0 1 0 0 0 0 0 0 0
I3 0 0 0 1 0 0 0 0 0 0
把特定的信息转换成二进制代码的器件称为编码器。
设二进制编码器的输入端为m个，输出端为n个
x0 x1 编码器 Z0 Z1 Zn-1
Xm-1
则起输入输出必须满足以下关系： m<=2n
使用编码技术可以大大减少数字电路系统中信号 传输线的条数，同时便于信号的接收和处理。
1.普通编码器(二进制编码器) 用n位二进制代码可对2n个输入信号进行编码，输 出相应的n位二进制代码。 三位二进制普通编码器
Z1 = ABC + AB
Z 2 = AC + ABC
Z3 = A B
解：①最小项之和形式
Z1 = ABC + ABC + ABC = m0 + m6 + m7
Z 2 = ABC + ABC + ABC = m1 + m3 + m4
Z 3 = AB + AB = ABC + ABC + ABC + ABC = m2 + m3 + m4 + m5