第六章 组合逻辑电路要点
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
组合逻辑电路
输出Y.～Y.为低电平0有效。代码1010～1111
没有使用，称为伪码。由上表可知，当输入伪
码1010～1111时，输出Y9～Y0都为高电平1， 不会出现低电平0。因此译码器不会产生错误译
码。
图13.7 二-十进制译码器逻辑图
1.3 译 码 器
10
1.3 译 码 器
11
1.3.3 BCD-7段显示译码器
二进制码器是用于把二进制 代码转换成相应输出信号的译码 器。常见的有2线-4线译码器、 3线-8线译码器和4线-16线译码 器等。如图13.5所示为集成3线 -8线译码器74LS138的逻辑图 。
图13.5 3线-8线译码器逻辑图
1.3 译 码 器
9
1.3.2 二-十进制译码器
将4位BCD码的10组代码翻译成0～9这10个
图1.11 数据选择器
1. 4选1数据选择器
图1.12所示为4选1数据选择器的逻辑图 ，A1、A0是地址端。D0～D3是4个数据端 ，ST是低电平有效的使能端，具有两个互 补输出端Y和Y。对于不同的二进制地址输 入，可按地址选择D0～D3中一个数据输出 。其功能如表13.8所示。
图1.12 4选1数据选择器逻辑图
1
1.1 组合逻辑电路的分析与设计
2
1.1.1 组合逻辑电路的分析方法
组合逻辑电路的分析是根据给定的逻辑电路图，弄清楚它的逻辑功 能，求出描述电路输出与输入之间的逻辑关系的表达式，列出真值表 。一般方法如下所述。
1）根据给定的逻辑电路的逻辑图，从输入端向输出端逐级写出各 个门对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入的 逻辑函数表达式。
2）利用逻辑代数运算法则化简逻辑函数表达式。 3）根据化简后的逻辑函数表达式，列出真值表，使逻辑功能更加 清晰。 4）根据化简后的逻辑函数表达式或真值表，分析逻辑功能。 下面通过一个例子说明组合逻辑电路的分析方法。
组合逻辑电路
组合逻辑电路内容提要本章在简单说明组合逻辑电路的特点、功能表示方法和分类之后，重点讲解组合逻辑电路的基本分析和设计方法及若干典型电路，最后粗略介绍组合逻辑电路中的竞争冒险问题。
概述3.1组合电路的基本分析方法和设计方法3.2加法器和数值比较器3.3编码器和译码器3.4数据选择器和分配器3.5用中规模集成电路实现组合逻辑函数3.7组合电路中的竞争冒险概述一、组合逻辑电路的特点（一）逻辑功能特点任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，人们把这样的逻辑电路叫做组合逻辑电路，简称为组合电路。
（二）电路结构特点组合电路是由常用门电路组合而成的，其中既无从输出到输入的反馈连接，也不包含可以存储信号的记忆元件。
二、组合电路逻辑功能表示方法表示逻辑函数的几种方法：真值表、卡诺图、逻辑表达式、时间图。
三、组合电路分类（一）按照逻辑功能特点不同划分：加法器、比较器、编码器、数据选择器和分配器（二）按照使用基本开关元件不同分成：CMOS、TTL等类型；按照集成度不同可分成：SSI、MSI、LSI、VLSI等。
3．1 组合电路的基本分析方法和设计方法3．1．1 组合电路的基本分析方法由给定组合电路的逻辑图出发，分析其逻辑功能所要遵循的基本步骤，称为组合逻辑电路的分析方法。
一、分析方法（一）根据给定的逻辑图写出输出函数的逻辑表达式；（二）进行化简，求出输出函数的最简与或表达式；（三）列出输出函数的真值表；所谓真值表，是在表的左半部分列出函数中所有自变量的各种组合，右半部分列出对应于每一种自变量组合的输出函数的状态。
（四）说明给定电路的基本功能。
二、分析举例例3.1分析图3.1所示电路的逻辑功能。
图3.1 例3.1的逻辑电路图表3.1 真值表解（1）写出该电路输出函数的逻辑表达式。
(2) 列出函数的真值表，如表3.1所示。
(3) 可见该电路是判断三个变量是否一致的电路。
例 3.2分析图3.2所示电路的逻辑功能。
第六章 组合逻辑电路
第六章组合逻辑电路学习要点：•组合电路的分析方法和设计方法•编码器、译码器、数据选择器、数据分配器、加法器、数值比较器等中规模集成电路的逻辑功能和使用方法•组合电路中的竞争与冒险现象6.1 概述1、数字电路的分类在数字系统中，根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。
2、概念：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。
3、组合逻辑电路的结构特点·只能由门电路组成·电路的输入与输出无反馈路径·电路中不包含记忆单元4、中规模集成（MSI）电路已经是一个功能性逻辑部件，它的名称仅代表了它的主要用途，而不是全部用途。
在学习MSI电路时，主要应熟悉它的逻辑符号、逻辑功能和用途，对它的逻辑电路只需作一般性的了解即可。
6.2 组合逻辑电路的分析方法和设计方法何为分析？所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。
亦即：对给定的一个组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。
什么是设计？所谓设计就是根据给定的功能要求，求出实现该功能的最简单的组合逻辑电路。
一、组合逻辑电路的分析方法1、基本分析方法逻辑图从输入到输出逐级写出逻辑表达式化简最简与或表达式真值表电路的逻辑功能2、分析举例课本[例6.2.1]、[例6.2.2][例]分析下列电路的逻辑功能·逻辑图CBAY1·逻辑表达式：BAY2BBACBABYYYY213B Y Y Y ++=213·最简与-或表达式：B A B B A B B A C B A Y ·真值表：·电路的逻辑功能： 电路的输出Y 只与输入A 、B入C 无关。
Y 和A 、B 的逻辑关系为：A 、B 中只要一个为0，A 、B 全为1时，Y=0。
组合逻辑电路知识要点复习
《组合逻辑电路》知识要点复习一、组合逻辑电路概述：1、数字电路分组合逻辑电路和时序逻辑电路两大类。
2、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即没有记忆功能。
电路结构特点：只有门电路，不含存储（记忆）单元，也没有反馈电路。
3、几种常用组合逻辑电路：编码器、译码器、数据选择器、加法器、数值比较器。
二、组合逻辑电路的分析方法：→→逻辑图→→逻辑功能真值表化简写出逻辑函数式三、组合逻辑电路的设计方法(步骤)：1.逻辑抽象：根据题目描述→理清事件因果关系→设定输入、输出变量→定义逻辑状态的含意，对输入、输出变量的两种不同状态分别赋值（用0、1表示）→列出真值表。
2.由真值表写出逻辑函数式。
3.函数化简4.选定器件的类型：中小规模常用组合逻辑器件或可编程逻辑器件。
(1)选用小规模门电路进行设计。
(2)使用中规模常用组合电路设计。
(3)使用存储器、可编程逻辑器件设计组合电路。
5.画出逻辑图：原理性设计(逻辑设计)完成。
四、编码器：1、编码：用一定位数的二进制数来表示数字、文字、符号、图形等的过程。
2.编码器：能完成编码功能的电路或器件，它能把输入的每一个高、低电平信号编成一个对应的二进制代码。
3．编码器的分类：常见的有普通编码器（如：二进制编码器、二——十进制编码器）和优先编码器（如：74LS148优先编码器）。
（1）普通编码器：在任何时刻中，只能输入一个信号有效，否则输出混乱。
①二进制普通编码：用N位二进制代码可以实现最多对2N个信号进行编码。
如：3位二进制编码器(8线—3线编码器)。
②二—十进制编码：将十进制的十个数码0~9分别编成8421BCD 码的电路。
如：键控8421BCD 码编码器（10线—4线编码器）。
键控8421BCD 码编码器真值表逻辑电路图（2）优先编码器：允许同时输入两个以上编码信号，但只对其中优先权最高的一个进行编码。
如：8线—3线编码器74LS148。
组合逻辑电路
逻辑笔电路的 分析与应用
• 当没有输入信号的 时候接通电源，R3和R4 进行分压，A点电位很低，被4511默认为低 电平，使得4511为消隐状态。 • 当输入低电平的 时候，4511正常译码。 • 当输入高电平时，4511也会正常译码。
铁通102班二组
• 谢谢同学们的 观看； • 也谢谢老师给我们这个展示自我的 平台
≥1
Y
编码器
• （1）编码器的定义：所谓的编码就是将具 有特定含义的 信息（如数字，文字，符号 等）用二进制代码来表示过程，实现编码 功能的电路称为编码器。 • （2）编码器的 约束条件： • 任何时刻只允许一个输入有效。 • （3）编码器的 分类： • 1.普通编码器； • 2.优先编码器。
译码器
&
Y
上图的分析如右： 上图的分析如右： Y = AB ⋅ A ⋅ AB ⋅ B = AB ⋅ A + AB ⋅ B
= AB ( A + B) = ( A + B)( A + B) = AB + AB
⑵、根据逻辑表达式列真值表如右： A 根据逻辑表达式列真值表如右： ⑶、由真值表分析逻辑功能如下： 由真值表分析逻辑功能如下： 相同时， 当AB相同时，输出为0 异或功能。 相同时 输出为0 异或功能。 相异时， 当AB相异时，输出为1 相异时 输出为1
• •
制作者：二组全体成员 2010年6月
1、列真值表如右图： 、列真值表如右图：
2、填卡诺图化简逻辑函数如下： 填卡诺图化简逻辑函数如下：
Y BC
A 0 1
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
组合逻辑电路原理
组合逻辑电路原理引言组合逻辑电路是现代电子技术中最基本的电路之一，广泛应用于数字系统中。
组合逻辑电路由多个逻辑门组成，能够根据输入信号的组合产生相应的输出信号。
本文将深入探讨组合逻辑电路的原理及其应用。
什么是组合逻辑电路组合逻辑电路是指在没有时钟信号的控制下，根据输入信号的组合产生相应的输出信号的电路。
组合逻辑电路由逻辑门、开关、电阻等元件组成，其输出仅取决于当前输入的状态，与之前的输入状态无关。
组合逻辑电路的基本元件逻辑门逻辑门是组合逻辑电路的基本构建单元，它实现了逻辑运算的功能。
常见的逻辑门有与门、或门、非门、异或门等。
•与门：当所有输入信号都为高电平时，与门的输出为高电平；否则，输出为低电平。
•或门：当任意输入信号为高电平时，或门的输出为高电平；否则，输出为低电平。
•非门：非门只有一个输入信号，当输入为低电平时，输出为高电平；当输入为高电平时，输出为低电平。
•异或门：当输入信号的数量为奇数时，异或门的输出为高电平；当输入信号的数量为偶数时，输出为低电平。
开关开关用于输入信号的控制，可以打开或关闭电路的通路。
开关可以是手动操作的按钮，也可以是自动控制的传感器。
电阻电阻用于限制电流的流动，保护电路不受损坏。
电阻的阻值决定了电流通过的大小。
组合逻辑电路的实现原理组合逻辑电路的实现原理是基于逻辑门的工作特性。
逻辑门接收输入信号，并根据逻辑运算规则产生输出信号。
组合逻辑电路的设计过程通常包括以下几个步骤：1.确定逻辑功能：根据具体的需求，确定所需的逻辑功能，例如与门、或门、非门等。
2.设计真值表：根据逻辑功能的定义，设计真值表，列出所有可能的输入组合及其对应的输出。
3.确定逻辑方程：根据真值表，可以得到逻辑方程，即输出信号与输入信号之间的逻辑关系。
4.实现逻辑电路：根据逻辑方程，使用逻辑门、开关和电阻等元件来实现逻辑电路。
5.电路测试：对设计的逻辑电路进行测试，验证其功能是否符合预期。
组合逻辑电路的应用组合逻辑电路广泛应用于数字系统中，例如计算机、通信系统、工业控制等领域。
组合逻辑电路的分析方法
≥1 Y3 1
Y
1
≥1 Y2
2
解：(1) 由逻辑图写出逻辑表达式
Y1 Y2
= =
A+ B +C A+ B
⎫ ⎪⎪⎬Y
=Y3
=Y1
+Y2
+
B
=
A+
B+C+
A+
B+B
⎪
Y3 =Y1 +Y2 +B⎪⎭
（2）变换与化简：
Y =ABC+AB+B=AB+B=A+B
（3）列真值表
（4）电路的逻辑功能：电路的输出 Y 只与输入 A、B 有关，而与输入 C 无关。
Y 和 A、B 的逻辑关系为：A、B 中只要一个为 0，Y=1；A、B 全为 1 时，Y=0。
所以 Y 和 A、B 的逻辑关系为与非运算的关系。
ABC
Y
000
1
001
1
010
1
011
1
100
1
101
1
110
0
111
0
三. 组合逻辑电路的设计方法 设计过程的基本步骤：
【例 1】在举重比赛中，有两名副裁判，一名主裁判。当两名以上裁判（必须包 括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用 与非门设计该电路。
3.1 组合逻辑电路的分析方法
一．组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原
状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
每一个输出变量是全部或部分输入变量的函数： L1 = f1（A1、A2、…、Ai） L2 = f2（A1、A2、…、Ai）
组合逻辑电路
组合逻辑电路组合逻辑电路是电子电路中最为基础的一种电路类型，其输入变量与输出变量之间的关系完全由它们之间的逻辑关系所决定。
组合逻辑电路可以简单描述为：“输入端口的电信号经过一个逻辑门，输出变量就随之产生并由输出端口发送出去”，组合逻辑电路中不包括概念上的时钟或记忆单元，实现逻辑功能的电路的输出只涉及当前输入状态。
本文将从组合逻辑电路的概念、组成部分及功能三个方面进行介绍。
一、组合逻辑电路的概念组合逻辑电路，是指由一些逻辑门以及它们之间的互连所组成的电路。
其中，逻辑门代表着一种或多种逻辑函数，其输入与输出可以是单个或多个电平或电位信号。
这些逻辑门能够执行特定的布尔运算，其结果可以反映在其输出端口上，也就是根据输入数据的逻辑关系进行处理和输出。
组合逻辑电路的工作原理是使逻辑门之间的信号通过特定逻辑关系进行耦合，形成逻辑闭环，并根据不同的逻辑输出操作信号产生先进的逻辑功能。
同时，组合逻辑电路具有很强的普适性和可扩展性，能够处理各种逻辑运算，是数字电路设计的基本组成部分。
二、组合逻辑电路的组成部分组合逻辑电路共由逻辑门、施密特触发器、数字比较器等构成，每个组合逻辑电路都是由若干个逻辑门以及它们之间的互连所组成，其中逻辑门的种类有三种。
1、与门（AND-Gate）：两个或多个输入信号都为高电平时，输出信号才为高电平，否则输出为低电平。
2、或门（OR-Gate）：两个或多个输入信号中只要有一个为高电平，则输出信号为高电平，否则输出为低电平。
3、非门（NOT-Gate）：只有一个输入信号，当该输入信号为高电平时，输出信号为低电平；反之，输出为高电平。
通常情况下，组合逻辑电路包括三种类型：多路选择器、编码器和译码器。
其中，多路选择器的功能是在输入端口中有多个数据源的情况下选择其中之一的数据源；编码器的功能是将一个多位码转换为其代表的唯一数字；而译码器是将一个数字转换为其代表的多位码。
组合逻辑电路中用到的施密特触发器常常用于扩大输入信号的幅度，同时也可以用于提高抗干扰能力。
第六章组合逻辑电路详解
第六章组合逻辑电路详解第六章组合逻辑电路⼀、概述1、组合逻辑电路的概念数字电路根据逻辑功能特点的不同分为:组合逻辑电路：指任何时刻的输出仅取决于该时刻输⼊信号的组合，⽽与电路原有的状态⽆关的电路。
时序逻辑电路：指任何时刻的输出不仅取决于该时刻输⼊信号的组合，⽽且与电路原有的状态有关的电路。
2、组合逻辑电路的特点逻辑功能特点：没有存储和记忆作⽤。
组成特点：由门电路构成，不含记忆单元，只存在从输⼊到输出的通路，没有反馈回路。
3、组合逻辑电路的描述4、组合逻辑电路的分类按逻辑功能分为：编码器、译码器、加法器、数据选择器等；按照电路中不同基本元器件分为：COMS、TTL等类型；按照集成度不同分为：SSI、MSI、LSI、VLSI等。
⼆、组合逻辑电路的分析与设计⽅法1、分析⽅法根据给定逻辑电路，找出输出输⼊间的逻辑关系，从⽽确定电路的逻辑功能，其基本步骤为：a、根据给定逻辑图写出输出逻辑式，并进⾏必要的化简；b、列出函数的真值表；c、分析逻辑功能。
2、设计⽅法设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。
基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。
⾸先分析给定问题，弄清楚输⼊变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1)。
然后分析输出变量和输⼊变量间的逻辑关系，列出真值表。
根据真值表⽤代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。
三、若⼲常⽤的组合逻辑电路（⼀）、编码器把⼆进制码按⼀定规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
n 位⼆进制代码有n 2种组合，可以表⽰n 2个信息；要表⽰N 个信息所需的⼆进制代码应满⾜n 2≥ N 。
1、普通编码器（1）、⼆进制编码器将输⼊信号编成⼆进制代码的电路。
下⾯以3位⼆进制编码器为例分析普通编码器的⼯作原理。
组合逻辑电路
工
程
应
用
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是
低电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端 Ya~Yg应为高电平有效的。 装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码 管的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码 管与显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的 连接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题， 则是译码集成电路有问题，应更换之。
4LSl47集成电路引脚功能图
第三节 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信 号，例如把编码器产生的二进制码复原为原来的十进制数 就是一个典型的应用。
一 、通用 译码 器
通用译码器常用的有二进制译码器、二一十进制译码器。
1 ． 二进制译码器
（ 1 ）类型 将二进制码按其原意翻译成相应的输出信号 的 电 路 ， 称 为 二 进 制 译 码 器 。 2—4 线 译 码 器 ， 即 有 2 条 输 入 线 A 0 、 A 1 ， 有 4 种 输 入 信 息 00 、 01 、 10 、 11 ， 输 出 的 4 条线 Y 0 ～ Y 3 分别代表 0 、 1 、 2 、 3 四个数字。
3位二进制编码器示意图
3 位二进制编码器的逻辑 函数表达式 ：
Y 0= I 1+ I 3+ I 5+ I 7 Y 1= I 2+ I 3+ I 6+ I 7 Y 2= I 4+ I 5+ I 6+ I 7 普 通 编 码 器 在任何 时刻只 能对 0 、 1 、 2 、 … 、 7 中的一 个输入 信 号 进 行 编 号，不 允许同 时输 入两个1。
组合逻辑电路
第6章组合逻辑电路逻辑电路按其逻辑功能和结构特点可以分为两大类，一类为组合逻辑电路，该电路的输出状态仅决定于该时刻的输入状态，而与电路原来所处的状态无关；另一类为时序逻辑电路，这种电路的输出状态不仅与输入状态有关，而且还与电路原来的状态有关。
本章重点讨论了组合逻辑电路的分析方法和设计方法，并从逻辑功能及应用的角度来讨论加法器、编码器、译码器、比较器和数据选择器等几种常用的组合逻辑电路及相应的中规模集成电路。
6.1 组合逻辑电路的分析6.1.1概述组合逻辑电路的特点：输出与输入的关系有即时性，即电路在任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻的电路状态无关，这种数字电路称为组合逻辑电路，简称组合电路。
本章将介绍组合逻辑电路常用额分析方法，还将介绍一些常用的具有特定功能的组合电路。
组合逻辑电路可以有一个或多个输入端，也可以有一个或多个输出端。
其一般示意图如图6-1所示。
在组合逻辑电路中，数字信号是单向传递的，即只有从输入端到输出端的传递，没有从输出端到输入端的反传递，所以各输出状态只与输入端的即时状态有关，其函数表达式的形式如式（6-1）：图6-1 组合逻辑电路框图（6-1）研究组合电路的任务有三个方面：(1)对已给定的组合电路分析其逻辑功能。
(2)根据逻辑命题的需要设计组合电路。
(3)掌握常用组合单元电路的逻辑功能，选择和应用于到工程实践中去。
6.1.2组合逻辑电路的分析所谓逻辑电路的分析，是指已知逻辑电路，找出输出函数与输入变量之间的逻辑关系。
传统的分析步骤如下：第一步：由给定的逻辑图写出输出函数的表达式；第二步：根据输出函数表达式，列出输出函数真值表；第三步：由真值表分析电路的功能。
【例6.1】分析图6-2（a ）所示电路的逻辑电路的功能。
图6-2解 第一步，写出输出函数h 和j 的表达式，写输出函数表达式一般从输入开始，逐级向后推，直到输出级。
根据给出的逻辑图6-2（a ）可得：A AB B AB A AB B AB h ⋅+⋅=⋅⋅⋅=A B A B A )()(+++=A B B A +=B A ⊕=AB AB j == 表6-1第二步，列出真值表如表6-1所示。
组合逻辑电路知识44页PPT
组合逻辑电路知识
51、没有哪个社会可以制订一部永远 适用的 宪法， 甚至一 尔
53、人们通常会发现，法律就是这样 一种的 网，触 犯法律 的人， 小的可 以穿网 而过， 大的可 以破网 而出， 只有中 等的才 会坠入 网中。 ——申 斯通 54、法律就是法律它是一座雄伟的大 夏，庇 护着我 们大家 ；它的 每一块 砖石都 垒在另 一块砖 石上。 ——高 尔斯华 绥 55、今天的法律未必明天仍是法律。 ——罗·伯顿
46、我们若已接受最坏的，就再没有什么损失。——卡耐基 47、书到用时方恨少、事非经过不知难。——陆游 48、书籍把我们引入最美好的社会，使我们认识各个时代的伟大智者。——史美尔斯 49、熟读唐诗三百首，不会作诗也会吟。——孙洙 50、谁和我一样用功，谁就会和我一样成功。——莫扎特
数电各章重点复习
数电课程各章重点 第一章 逻辑代数基础知识要点一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式 逻辑代数常用公式：吸收律：A AB A =+消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简 例1.1利用公式法化简 BD C D A B A C B A ABCD F ++++=)(解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第三章 组合逻辑电路知识要点一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 二、组合逻辑电路的分析方法（按步骤解题）逻辑功能真值表化简写出逻辑函数式逻辑图→→→→三、若干常用组合逻辑电路译码器（74LS138） 全加器（真值表分析） 数选器（74151和74153） 四、组合逻辑电路设计方法（按步骤解题）1、 用门电路设计2、 用译码器、数据选择器实现例3.1 试设计一个三位多数表决电路1、 用与非门实现2、 用译码器74LS138实现3、 用双4选1数据选择器74LS153 解：1. 逻辑定义设A 、B 、C 为三个输入变量，Y 为输出变量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第六章组合逻辑电路一、概述1、组合逻辑电路的概念数字电路根据逻辑功能特点的不同分为:组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。
时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。
2、组合逻辑电路的特点逻辑功能特点：没有存储和记忆作用。
组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。
3、组合逻辑电路的描述4、组合逻辑电路的分类按逻辑功能分为：编码器、译码器、加法器、数据选择器等；按照电路中不同基本元器件分为：COMS、TTL等类型；按照集成度不同分为：SSI、MSI、LSI、VLSI等。
二、组合逻辑电路的分析与设计方法1、分析方法根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为：a、根据给定逻辑图写出输出逻辑式，并进行必要的化简；b、列出函数的真值表；c、分析逻辑功能。
2、设计方法设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。
基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。
首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。
然后分析输出变量和输入变量间的逻辑关系，列出真值表。
根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。
三、若干常用的组合逻辑电路 （一）、编码器把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。
1、普通编码器 （1）、二进制编码器将输入信号编成二进制代码的电路。
下面以3位二进制编码器为例分析普通编码器的工作原理。
3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。
它有以下几个特征：a 、将70~I I 8个输入信号编成二进制代码。
b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。
c 、设输入信号高电平有效。
由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知：765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++=753175310I I I I I I I I Y =+++=进而得到其逻辑电路图如下：（2）、二-十进制编码器将十进制数 0~9 编成二进制代码（BCD 码）的电路。
其输入端为90~I I 十个高、低电平信号，输出端是四位二进制码。
其工作原理与3位二进制编码器类似。
2、优先编码器允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。
（1）、3位二进制优先编码器设7I 的优先级别最高，6I 次之，依此类推，0I 最低.。
其真值表、逻辑表达式和逻辑电路图如下所示：⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧+++=+++=+++=+++=+++=+++=12463465671234567345675677024534567234567345676771456745675676772I I I I I I I I I I II I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I IY（2）、二-十进制优先编码器CT74LS147（二）译码器译码是编码的逆过程，它将输入二进制代码译成相应输出信号的电路。
1、二进制译码器（1）、3线-8线译码器CT74LS138 简介CT74LS138译码器的真值表和逻辑表达式如下所示：二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。
其输出端能提供输入变量的全部最小项。
（2）、二级制译码器的级联1=E 时，两个译码器都不工作，输出150~Y Y 都为高电平 1。
0=E 时，允许译码。
若03=A ，高位片不工作，低位片工作。
此时将0123A A A A 的0000~0111八个代码译成70~Y Y 这八个低电平信号，158~Y Y 均输出1；若13=A 时，低位片不工作，高位片工作。
此时将0123A A A A 的1000~1111八个代码译成158~Y Y 这八个低电平信号，70~Y Y 均输出1。
（3）、利用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。
当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。
将BCD 码的十组代码译成0 ~ 9十个对应输出信号的电路，又称4线–10线译码器。
由功能表可以写出输出状态函数为：由函数式，可以方便地用与非门设计4 线-10线译码器的逻辑电路：1230012310123201233012340123501236012370123801239A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y ==========；；；；；将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。
下面是数码显示译码器的结构和功能示意：半导体数码显示器内部接法：共阳接法和共阴接法共阳接法数码显示器需要配用输出低电平有效的译码器；共阴接法数码显示器需要配用输出高电平有效的译码器。
七段显示译码器：4 线– 7 段译码器/驱动器CC14547的逻辑功能示意图和真值表（三）、数据选择器数据选择器的逻辑功能是从多个输入数据中按要求选择其中一个传送到输出端，也称为多路选择器(Multiplexer ，简称MUX)或多路开关。
数据选择器利用地址输入端01~A A n -的不同状态从01~D D m -共m 个数据中选择其中一个传送到输出端，且m 、n 的关系为n m 2=。
数据选择器有“2选1”、“4选1”、“8选1”、“16选1”等几种类型，他们的原理大致相同，下面仅介绍“4选1”和“8选1”两种类型的数据选择器。
1、“4选1”数据选择器下面是“4选1”数据选择器的真值表、逻辑表达式和逻辑电路图：2、“8选1”数据选择器CT74LS151“8选1”数据选择器CT74LS151的真值表和输出函数表达式（在0=ST 的情况下）130********A A D A A D A A D A A D Y +++=附加：数据分配器（Demultiplexer ，简称DMUX ）：根据地址码的要求，将一路数据分配到指定输出通道上去的电路。
下面是1路-4路数据分配器的真值表、逻辑表达式和电路图：（四）、加法器在数字系统中，二进制数之间的算术都是化做若干步加法运算进行的。
因此，加法器是构成算术运算器的基本单元。
1、一位加法器（1）、半加器（Half Adder ，简称HA ）：它只将两个1位二进制数相加，而不考虑低位来的进位。
（2）、全加器（Full Adder ，简称FA ）：能将本位的两个二进制数和邻低位来的进位数进行相加。
130******** A DA Y A DA Y A A D Y A A D Y ====2、多位加法器多位加法器是实现两个n位二进制数的想加。
根据进位方式的不同，有串行进位加法器和超前进位加法器之分。
（1）、串行进位加法器其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。
因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位，运算速度较慢。
如图是14+7=21，即二进制数1110+0111=10101的运算过程。
（2）、超前进位加法器其进位数直接由加数、被加数和最低位进位数形成，各位运算并行进行，运算速度快。
常用4位超前进位加法器有74LS83、74LS283等。
3、加法器的应用（1）、8421 BCD 码转换为余3码：BCD 码+0011=余3码（2）、二进制并行加法/减法器010=-C 时，B ⊕0=B ，电路执行A+B 运算；当110=-C 时，B B =⊕1，电路执行A-B=A+B 运算。
（五）、数值比较器Digital Comparator1、1位数值比较器将两个1位二进制数A 和B 进行比较，有三种可能，即B A >、B A =、B A <，分别用输出)(B A Y >、)(B A Y =、)(B A Y <表示比较结果。
假设与比较结果相符的输出为1，不符的输出为0，则可列出其真值表。
2、多位数值比较器比较原理：从最高位开始逐步向低位进行比较。
如图所示是集成4位数值比较器74LS85的逻辑框图。
其中0123A A A A 和0123B B B B 是待比较的两个4位二进制数。
B A <、B A =、B A >为扩展输入端，当两个4位以上的二进制数相比较时，供芯片之间连接使用。
74LS85的功能表：74LS85的逻辑电路图：。