第六章 组合逻辑电路要点

第六章组合逻辑电路

一、概述

1、组合逻辑电路的概念

数字电路根据逻辑功能特点的不同分为:

组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。

时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。

2、组合逻辑电路的特点

逻辑功能特点：没有存储和记忆作用。

组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。

3、组合逻辑电路的描述

4、组合逻辑电路的分类

按逻辑功能分为：编码器、译码器、加法器、数据选择器等；

按照电路中不同基本元器件分为：COMS、TTL等类型；

按照集成度不同分为：SSI、MSI、LSI、VLSI等。

二、组合逻辑电路的分析与设计方法

1、分析方法

根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为：

a、根据给定逻辑图写出输出逻辑式，并进行必要的化简；

b、列出函数的真值表；

c、分析逻辑功能。

2、设计方法

设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。

基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。

首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。

三、若干常用的组合逻辑电路 （一）、编码器

把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。 1、普通编码器 （1）、二进制编码器

将输入信号编成二进制代码的电路。下面以3位二进制编码器为例分析普通编码器的工作原理。

3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。它有以下几个特征：

a 、将70~I I 8个输入信号编成二进制代码。

b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。

c 、设输入信号高电平有效。

由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知：

765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++=

753175310I I I I I I I I Y =+++=

进而得到其逻辑电路图如下：

（2）、二-十进制编码器

将十进制数 0~9 编成二进制代码（BCD 码）的电路。其输入端为

90~I I 十个高、低电平信号，输出端是四位二进制码。其工作原理与3位二进制编码器类似。

2、优先编码器

允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。 （1）、3位二进制优先编码器

设7I 的优先级别最高，6I 次之，依此类推，0I 最低.。其真值表、逻辑表达式和逻辑电路图如下所示：

⎪⎪⎪⎪⎩⎪⎪⎪⎪

⎨

⎧+++=+++=+++=+++=+++=+++=1

2463465671

23456734567567702

453456723456734567677145674

5675676772I I I I I I I I I I I

I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I

Y

（2）、二-十进制优先编码器CT74LS147

（二）译码器

译码是编码的逆过程，它将输入二进制代码译成相应输出信号的电路。

1、二进制译码器

（1）、3线-8线译码器CT74LS138 简介

CT74LS138译码器的真值表和逻辑表达式如下所示：

二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。

（2）、二级制译码器的级联

1=E 时，两个译码器都不工作，输出150~Y Y 都为

高电平 1。

0=E 时，允许译码。若03=A ，高位片不工作，低位片工作。此时将0123A A A A 的0000~0111八个代码译成70~Y Y 这八个低电平信号，158~Y Y 均输出1；若

13=A 时，低位片不工作，高位片工作。此时将

0123A A A A 的1000~1111八个代码译成158~Y Y 这八个低电平信号，70~Y Y 均输出1。

（3）、利用二进制译码器实现组合逻辑函数

由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。

当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。

将BCD 码的十组代码译成0 ~ 9十个对应输出信号的电路，又称4线–10线译码器。

由功能表可以写出输出状态函数为：

由函数式，可以方便地用与非门设计4 线-10线译码器的逻辑电路：

1230012310123201233012340123501236012370123801239A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y ==========；

；；；

；