第三章 组合逻辑电路

⑵ 化简
⑶ 列出真值表如表7-1所示。 ⑷ 分析逻辑功能
从表7-1可得出，输入信号ABC中，若只有一个或一个 以下的信号为1时，输出Y＝1，否则Y＝0。
10.1.3 组合逻辑电路的设计方法
设计步骤： ⑴ 分析逻辑命题，明确输入量和输出量，并确定其 状态变量（逻辑1和逻辑0含义）。 ⑵ 根据逻辑命题要求，列出真值表。 ⑶ 根据真值表写出逻辑函数最小项表达式。 ⑷ 化简逻辑表达式。 ⑸ 根据逻辑表达式，画出相应逻辑电路。
丁
丙 乙 甲
输 入
A3 A2 A1 A0
0 0 0 1
输出
F1 F0
0 0
⑴
⑵ ⑶ ⑷
F0 =A3+A1 F1 =A3+A2
0
0
1
0
0
1
0 1
1 0
0 0
0 0
1
1
0
1
4-2线编码器
4( =22)种情况，需2位二进制码就能将所有情况表示； 8 ( =23)种情况，需3位二进制码就能将所有情况表示； 16 ( =24)种情况，需4位二进制码就能将所有情况表示； 2n种情况，只需要n位二进制码就能完全表示！
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
【例7-3】 试设计一个三人多数表决组合逻辑电路。 解：⑴ 分析逻辑命题 设三人为A、B、C，同意为1，不同意为0；表决为Y， 有2人或2人以上同意，表决通过，通过为1，否决为0。 因此，ABC为输入量，Y为输出量。
⑵ 列出真值表，如表7-2所示。
⑶ 写出最小项表达式
⑷ 化简逻辑表达式
⑸ 画出相应电路图如图7-3a所示。 若将上述与或表达式Y＝AB＋BC＋AC化为与非与非表 达式，Y＝ ，则逻辑电路可用图7-3b表示。
74LS148是8线—3线优先编码器，它有8 个输入端0—7，低电平有效，7输入端优先 级别最高，6输入端次之，直至0输入端最 低。当某个输入端有效且级别最高时，A2 、A1、A0输出为其输入端十进制的二进制 编码的反码，如：7输入端wenku.baidu.com效时，输出二 进制编码为000，6输入端有效时，输出二 进制编码为001。
10.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
10.2.3 数码显示电路
⒈ LED数码管
⒉ 七段显示译码器74LS47/48
【例7-7】试利用74LS48实现3位显示电路。 解：
⒊ CMOS 7段显示译码器CC 4511
【例7-9】 试用CC 4511组成8位显示电路。 解：
10.2.4 数据选择器
能够从多路数据中选择一路进行传输的电路称为数据选择器。 基本功能相当于一个单刀多掷开关。
⒋ 竞争冒险的消除 ⑴ 引入冗余项 ⑵ 输出端增加滤波电容Cf 【例7-12】 已知4变量逻辑函数Y（ABCD）＝∑m（1， 3，6，7，8，9，14，15），当用最少数目的与非门实 现时，分析电路在什么时刻可能出现冒险现象？如何采 取措施消除？ 解：根据逻辑函数Y表达式，先画出卡诺图如图7-27b所 示。根据卡诺图化简可得出最简与或表达式
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
⑵ 真值表：全加器真值表如表7-14所示。
⑶ 逻辑表达式：
⑷ 逻辑符号：全加器的逻辑符号如图7-21所示。
10.3 组合逻辑电路的竞争冒险现象
⒈ 竞争冒险的两种现象 ⑴ 现象Ⅰ
7种情况需几位二进制 码表示？9种呢？
2n ≥m
⒈ 工作原理
为便于分析理解，以4-2线编码器为例。
缺点：只能允许 有一个输入信号 有效，否则输出 编码将出错。
⒉ 优先编码器 可允许多个输入信号同时有效，但仅对其中一个优先 等级最高的输入信号编码，从而避免输出编码出错。
74LS148是8-3线优先编码器
第10章
第7章
组合逻辑电路
10.1 组合逻辑电路的基本概念
10.1.1 组合逻辑电路概述
⒈ 组合逻辑电路
任一时刻稳态输出只取决于该时刻输入信号的组合，而与 电路原来状态无关，称为组合逻辑电路。 ⒉ 组合逻辑电路的分析和设计 组合逻辑电路的分析：已知组合逻辑电路，求出输入输出逻 辑表达式（逻辑功能）。 组合逻辑电路的设计：已知逻辑功能要求，求符合该要求的 组合逻辑电路。
10.2 常用集成组合逻辑电路
10.2.1 编码器
用二进制代码表示数字、符号或某种信息的过程称为编码。 能实现编码的电路称为编码器（Encoder）。
用n 位二进制代码对2n个信号进行编码的电路就是二进制 编码器。
分析：
问题:将4个抢答器的输出信号编为二进制代码，设计一个
简单的电路实现此功能——这个过程就是编码。
10.1.2 组合逻辑电路概述
分析步骤： ⑴ 根据给定的组合逻辑电路，逐级写出每个门电路的逻辑 表达式，直至写出输出端的逻辑表达式。 ⑵ 化简输出端的逻辑表达式（一般为较简的与或表达式）。 ⑶ 根据化简后的逻辑表达式列出真值表。 ⑷ 根据真值表，分析和确定电路的逻辑功能。
【例7-2】 已知组合逻辑电路如图7-2所示，试分析其逻 辑功能。 解：⑴ 逐级写出每个门电路的逻辑表达式。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
10.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
74LS148优先编码器的引脚功能
EI ---控制芯片能否工作，低电 平表示可以工作，高电平表示禁 止工作； GS ---显示芯片的编码是否有效， 有效为低电平，无效为高电平；
EO ---具有控制下一级芯片的功
能，若本级芯片无编码要求 （即 EI 0 ， GS 1 时），输出 高电平，去控制下一级芯片
74LS148逻辑符号 74LS148编码器功能表
输 1 0 0 0 0 0 0 0 0 0 X 1 0 1 1 1 1 1 1 1 X 1 X 0 1 1 1 1 1 1 X 1 X X 0 1 1 1 1 1 X 1 X X X 0 1 1 1 1 入 X 1 X X X X 0 1 1 1 X 1 X X X X X 0 1 1 X 1 X X X X X X 0 1 X 1 X X X X X X X 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 输 Y2Y1Y0 1 1 0 1 0 1 0 1 0 1 出 GS EO 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 EI I7 I6 I5 I4 I3 I2 I1 I0