第10章组合逻辑电路

Ai---被加数; Bi---加数; Si---本位和; Ci ---进位
真值表
逻辑电路
Ai
Bi
Si
Ci
Ai
0
0
0
0
Bi
0
1
1
0
1
0
1
0
1
1
0
1
＝1
Si
& Ci
Si = AiBi + Ai Bi = Ai ⊕ Bi Ai
半加器
Si
Ci = AiBi
Bi
Ci
逻辑符号
二、全加器
相加时,既考虑加数、被加数,又考虑低位来的进位
S3
S2
S1
S0
C3
全加器 C2 全加器 C1 全加器 C0 全加器 C－1
A3 B3
A2 B2
A1 B1
A0 B0
74LS83Baidu Nhomakorabea
多位加法器按进位运算分为串行加法器和并行加法器
§ 10.3 编码器
编码就是赋予选定的一系列二进制代码以固定 的含义。 一、二进制编码器
将外部输入的有效信号编制成二进制代码 2n个输入信号可以编制n位二进制代码
1 11
C &
11
B ≥1 A
S
&
&
&
1111 1
I9 I8 I7 I6
I5
I4
I3 I2
I1
I0
8421BCD码编码器逻辑图
三、优先编码器
优先编码器允许几个信号同时输入有效, 编码器仅 对优先级最高的输入信号进行编码。
3/8线优先编码器真值表
I0 I1 I2 I3 I4 I5 I6 I7 C B A 01111111000 ×0 1 1 1 1 1 1 0 0 1 ××0 1 1 1 1 1 0 1 0 ×××0 1 1 1 1 0 1 1 ××××0 1 1 1 1 0 0 ×××××0 1 1 1 0 1 ××××××0 1 1 1 0 ×××××××0 1 1 1
将n种(位)输入组合译成2n种电路状态。 也称为n-2n线译码器。
译码器输入： 一组二进制代码 译码器输出： 一组有效电平状态
2/4线译码器: 2个输入, 4个输出
3/8线译码器: 3个输入, 8个输出
(1) 3-8线地址译码器74LS138
第十章 组合逻辑电路
(Combination Logic Circuit)
§ 10.1 组合逻辑电路的分析和设计 § 10.2 加法器 § 10.3 编码器 § 10.4 译码器和数字显示电路 § 10.5 数据选择器和数据分配器
逻辑电路分类：
组合逻辑电路 输出状态仅取决于当前
逻
的输入信号, 电路无记忆
= BC+ AC+ AB
10 0 10 10 1 01 11 0 01
BC A 00 01 11 10
00
0
1
0
11 1 11
10
1
1
1
F1 = A ⊕ B ⊕ C
A B
F2= BC+AC+AB A B
C A
=1
=1 F1
C
&
&
≥1
F2
&
常用逻辑电路的分析设计
门电路为小规模集成电路SSI(Small Scale Integration); 有特定功能的常用集成芯片为中规模集成电路MSI 。
10 1 1 1
AB
转换成与非逻辑：
AC
F = AB + AC = AB ⋅ AC
4. 根据逻辑表达式画出逻辑电路图 F = AB + AC = AB ⋅ AC
A
&
B
&F
&
C
例3某选煤厂由煤仓到洗煤楼用3台电机ABC带动三条皮带运煤,设 煤流方向为C→B→A。为避免停车时出现煤的堆积,要求3台电 机必须顺煤流方向依次停车,即：A停则B必须停,B停则C必须
§ 10.2 加法器 举例：A=1111, B=1011, 计算A+B 加法运算的基本规则：
1111 + 1011
1 1010
（1）逢二进一 （2）最低位的相加,可不考虑进位
（3）其余各高位是3个数相加: 包括加数、被加数和 低位的进位。
（4）任何位相加都产生两个结果：本位和和高位的 进位。
一、半加器 半加运算不考虑从低位来的进位
= AB + BC = AB ⋅ BC
例2: 某车间4台电机ABCD, 要求(1)A机必须开机(2)其它3台至少 有2台开机。若满足要求, 指示灯亮, 否则指示灯灭。设计由与非 门实现的逻辑电路。
解：设开机输入为“1”，指示灯亮输出为“1”。
真值表(A=0, F=0) A BC D F 1 00 0 0 1 00 1 0 1 01 0 0 1 01 1 1 1 10 0 0 1 10 1 1 1 11 0 1 1 11 1 1
D = I8 + I9 = I8I9
C = I4 + I5 + I6 + I7 = I4I5I6I7
B = I2 + I3 + I6 + I7 = I2I3I6I7
A = I1 + I3 + I5 + I7 + I9 = I1I3 I5 I7 I9
D=I9I8 D
C = I4I5I6I7 &
9 8 7 6 5 4 3 2 1 0
解:设3个车间A、B、C 开工为1, 发电机启动供电为1 。
A B C F1 F2 F1 = ABC+ ABC + ABC + ABC
00 0 00
= A(BC + BC) + A(BC + BC)
00 1 10
= A⊕B⊕C
0 1 0 1 0 F2 = ABC+ ABC + ABC + ABC
01 1 01
由2个半加器构成一个全加器 Ai
＝1 Bi
半加器
Si = Ai ⊕Bi Ci = AiBi
全加器
&
Si =(Ai ⊕ Bi ) ⊕ Ci-1
C i= AiBi+Ci-1(Ai ⊕ Bi )
Ci-1
＝1
Si
Si Ci
&
≥1 C i
全加器
Ai Bi Ci-1
三、多位数加法器
用4个全加器构成一个4 位二进制加法器
F=ABCD+ABCD+ABCD+ABCD =ABD+ABC+ACD =ABD ABC ACD
CD AB 0 0 01 11 10
A
&
00
01
B
&
&F
C
11
1 11
10
1
& D
二).多输出组合逻辑电路的设计
例: 三个车间用两台发电机供电：1.小发电机供一个车间开工; 2.大发电机供两个车间开工; 3.当三个车间同时开工, 必须两 台发电机同时工作。 设F1为小发电机, F2为大发电机
辑
电
路
时序逻辑电路
输出状态除了与当前的 输入信号有关外，还与 以前的状态有关，电路 有记忆功能
§ 10.1 组合逻辑电路的分析和设计 一、组合逻辑电路分析
逻辑 电路
逻辑功能
分析
分析步骤： 1. 由逻辑电路逐级写出输出端的逻辑表达式 2. 对逻辑表达式进行化简、变换 3. 列出真值表 4. 分析逻辑功能
输入有效信号(0有效或1有效) 输出编码：二进制或二-十进制(原码或反码)
4-2线二进制编码器
I3 I2 二进制 B
I0 1 0
I1 I0
编码器
A
0 0
逻辑框图
22个输入对应2位输出代码
A= I2+ I3 B= I1+ I3
4-2线二进制编码器真值表
I1
I2
I3
A
B
00000
10001
01010
00111
停,否则发出报警信号。试用与非门实现此报警逻辑电路。
解: 设电机停车输入为 1，报警输出为 1 。
真值表
化简逻辑 函数：
BC A 00
01
11
10
00 0 0 1
ABC F 0000 0010
11 1 0 1 逻辑电路：
A
&
& B
&F
0101 0110 1001 1011 1101 1110
C
&
&
F = ABC + ABC + ABC + ABC
例10-2：设计三人表决器。三位老师表决(其中之一为 指导老师), 只有指导老师加其他一名或两名老师同意, 答辩才合格通过。用与非门实现逻辑电路。
1. 首先指明逻辑符号取“0”、“1”的含义: 输入变量A、B、C为三位老师的表决, 设A为指导老师, 同意为“1”, 不同意为“0”；输出变量为 F, 答辩通过为 “1”, 不合格为“0”。
例1：分析下图电路的逻辑功能。 1. 由逻辑电路逐级写出输出端的逻辑表达式 2. 对逻辑表达式进行化简、变换
F= A⋅B⋅A⋅A⋅B⋅B = A⋅B⋅A+A⋅B⋅B
=（A + B）⋅ A +（A + B）⋅ B = A ⋅ B + A ⋅ B
&
A⋅B⋅A
A& B
&
A⋅B
&
A⋅B⋅B
A⋅B⋅A⋅A⋅B⋅B
2. 根据题意列出真值表。
真值表
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
F = ABC + ABC + ABC
3. 化简
F = ABC+ ABC+ ABC = AC(B+ B) + AB(C+ C) = AC+ AB
用卡诺图化简
BC
A 00
00
3变量卡诺图：
01 11 10 000
&
3
F=B
F=AM+BM
二、组合逻辑电路设计
任务
最简逻
要求 设计 辑电路
分析步骤：
1. 根据给定要求进行逻辑抽象,确定逻辑变量的取值 2. 根据给定逻辑列出真值表(输入输出变量的关系列表) 3. 由真值表写出逻辑表达式 4. 对逻辑表达式进行化简和逻辑变换 5. 画出逻辑电路图
一. 单输出组合逻辑电路的设计
A = I1I2I3I4I5I6I7 + I3I4I5I6I7 + I5I6I7 + I7 = I1I2I4I6 + I3I4I6+I5I6+I7
用非门、与门、或门、与非门可实现逻辑电路
§ 10.4 译码器和数字显示电路
译码是编码的逆过程，即将某个二进制代码翻译 成电路的某种状态。 一、二进制译码器
真值表
AB F 001 010 100 111
相同为“1” 不同为“0”
F= A⋅B+A⋅B
同或逻辑 同或为异或非 F=A + B =A B A =1 F
B
同或门
例3：分析下图的逻辑功能。
A
&
2
M
1
&
=1
1
4F 1
B
0
&
F=A
31
被封锁
选通 信号
A M =0
B
被封锁
选通电路
& 2
1
0
&
1
4F
1
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Si = A i Bi Ci−1 + A i Bi Ci−1 + Ai Bi Ci−1 + AiBiCi−1 = A i (Bi ⊕ Ci−1) + Ai (Bi ⊕ Ci−1) = Ai ⊕ Bi ⊕ Ci−1
Ci = AiBiCi−1 + A iBiCi−1 + A iBi Ci−1 + A iBiCi−1 = A i BiCi−1 + AiB i Ci−1 + AiBi = (A i ⊕ Bi )Ci−1 + A iBi
设计编码器的过程与设计一般组合逻辑电路相同， 首先列出真值表，再写出逻辑表达式并化简，最后画 出逻辑图。
8421BCD码编码器真值表
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A S 输出有效标志 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 S=1： 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 输出DCBA为 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 有效编码 00010000000011 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 S=0： 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 输出DCBA为 00000010000110 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 非有效编码 00000000101000 1 00000000011001 1
输入低电平有效,
I7 的优先级最高
C = I4I5I6I7 + I5I6I7 + I6I7 + I7 = I4 + I5 + I6 + I7 = I4I5I6I7
B = I2I3I4I5I6I7 + I3I4I5I6I7 + I6I7 + I7 = I2I4I5 + I3I4I5 + I6 + I7
AiBi--被加数和加数,Ci-1--低位进位,Si--本位和,Ci--进位 真值表
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Ai
Bi
Ci-1
Si
Ci
全加器真值表 0
0
0
0
0
3输入2输出
0 0
0 1
1 0
1 1
0 0
0
1
1
0
1
1
0
0
1
0
F
3. 列出真值表
真值表
AB F 000 011 101 110
F= A⋅B+A⋅B
4. 分析逻辑功能
相同为“0” 不同为“1”
异或逻辑
F=A⊕B
A =1 F
B
异或门
例2：分析逻辑电路图逻辑功能。
A
& A⋅B
B
& A⋅B⋅A⋅B F
1A
&
1B
A⋅B
化简逻辑式：
F= A⋅B⋅A⋅B = A⋅B+A⋅B= A⋅B+A⋅B
输入为电平状态(1有效)， 输出为二进制编码
B
A
≥1 ≥1
输入端I1～I3只准同时 出现一个有效信号“1”
逻辑电路
I1
I3 I2
二、二－十进制编码器
8421BCD码是常用的二－十进制编码。
将十个状态(对应于一位十进制的十个代码)编制 成四位BCD码。
十个输入
编码
四位BCD码
设十个输入端为I0∼I9 十种状态，对应的输出设为 D、C、B、A共四位。