第10章组合逻辑电路
数字电子技术基础(侯建军)
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
逻辑变量及基本逻辑运算
一、逻辑变量
取值：逻辑 0 、逻辑 1 。逻辑 0 和逻辑 1 不代 表数值大小，仅表示相互矛盾、相互对立 的两种逻辑状态
二、基本逻辑运算 与运算 或运算 非运算
返 回
与逻辑
只有决定某一事件的所有条件全部具备， 这一事件才能发生
乘基取整法 ：小数乘以目标数制的基数（ R=2 ），第 1一次相乘结果的整数部分为目的数的最高位 0 1 K0 0 -1，将其小 数部分再乘基数依次记下整数部分，反复进行下去， 直 K-1 K-2 K-3 K-4 K-5
由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
逻辑表达式
―-‖非逻辑运算符
F= A
逻辑符号 1 A
F
三、复合逻辑运算 与非逻辑运算 或非逻辑运算 与或非逻辑运算
或逻辑真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 逻辑符号 A 1 B
F
或逻辑运算符，也有 N个输入： 用“∨”、“∪”表 逻辑表达式 示 F= A + B+ ...+
F= A + B
N
返 回
非逻辑
当决定某一事件的条件满足时，事件不发 返 回 生；反之事件发生，
非逻辑真值表 A F 0 1 1 0
§1-1 数制与编码
进位计数制 数制转换
数值数据的表示
常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
电子技术基础马磊主编 课后练习填空题整理
示为(������������������������������������������������������������������������)������������������������������������������，用余 3 码可表示为(������������������������������������������������������������������������)余������码。
������������
反 向 电 压 ������������������ =50 ������ V ， 若 采 用 桥 式 整 流 电 路 ， 二 极 管 承 受 的 最 大 反 向 电 压 ������������������ =50 ������V， 若采用半波整流电容滤波电路， 二极管承受的最大反向电压������������������ =100V， 若采用桥式整流电容滤波电路，二极管承受的最大反向电压������������������ =50 ������V。 （4） 已知负载上的直流电 流 ������������ =100mA ，若采用半波 整流电路，通过二极管 的电流 （5） （6） （7） （8） （9） （10） 第六章 （1） （2） ������������ =100mA，若采用桥式整流电路，通过二极管的电流������������ =50mA。 电容滤波电路中的电容与负载相并联，适用于负载电阻比较大的场合，交 电时间常数越大，输出波形脉动越小。 电感滤波电路中的电感与负载相串联，适用于负载电阻较小的场合。 对二极管产生较大冲击电流的是电容滤波电路，对二极管产生较小冲击电 流的是电感滤波电路。 如果通过稳压管的反射电流小于������������min ，则稳压管工作在截止状态，这时稳 压管不起稳压作用。 串联型稳压电路由采样环节、基准环节、放大环节、调整环节四个环节构成。 三端集成稳压器 W7809 输出正电压 9V，W7909 输出负电压-9V。 数字电路基础 输入有 0 得 1，全 1 为 0 是与非门；输入相同为 0，相异为 1 是异或门。 三极管具有放大、饱和、截止三种状态，在模拟电路中，三极管工作在放大状态， 在数字电路中，三极管工作在截止和饱和状态。
第章组合逻辑电路习题解答
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
组合逻辑电路 课后答案
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
组合逻辑电路设计例题
9.4、组合逻辑电路的分析与设计习题1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。
要求：缆车A 和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。
设输入为A、B、C，输出为Y。
（设缆车上行为“1”，门关上为“1”，允许行驶为“1”）(1) 列真值表；（2）写出逻辑函数式；（3）用基本门画出实现上述逻辑功能的逻辑电路图。
解：（1）列真值表：（3）逻辑电路图：)()(____________BACBABACCBABCAF⊕=+=+=2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。
若总分大于6分则可顺利过关（Y），试根据上述内容完成：（1）列出真值表；（2）写出逻辑函数表达式，并化简成最简式；（3）用与非门画出实现上述功能的逻辑电路。
（3）逻辑电路图(2)逻辑函数表达式BCACABCBABCCBABCCBAABCBCAABCCBABCAF+=+=+=+=++=++=)()(__________________ABFAFBCAFBC3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y ）。
试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。
（3）逻辑电路： （2）逻辑表达式：最简的与非—与非形式：ABC C AB C B A BC A F +++=_____________________________________________________________________________________________________________AB BC AC AB BC AC AB BC AC AB BC AC F ••=•+=++=++=4、用基本逻辑门电路设计一个一位二进制全加器，输入变量有：A 为被加数，B 为加数，C 为较低位的进位，输出函数为本位和S 及向较高位的进位H 。
《组合逻辑电路》公开课教案
《组合逻辑电路》公开课教案第一章：组合逻辑电路概述1.1 教学目标让学生了解组合逻辑电路的定义和特点使学生掌握组合逻辑电路的基本构成要素培养学生理解组合逻辑电路在数字电路中的应用1.2 教学内容组合逻辑电路的概念组合逻辑电路的特点组合逻辑电路的基本构成要素组合逻辑电路的应用1.3 教学方法采用讲授法，讲解组合逻辑电路的基本概念和特点采用案例分析法，分析组合逻辑电路的应用实例采用互动讨论法，引导学生探讨组合逻辑电路的构成要素1.4 教学准备教案、PPT、教学设备组合逻辑电路的相关案例资料1.5 教学过程1.5.1 导入利用生活中的实例引入组合逻辑电路的概念1.5.2 讲解讲解组合逻辑电路的定义和特点讲解组合逻辑电路的基本构成要素1.5.3 案例分析分析组合逻辑电路的应用实例1.5.4 互动讨论引导学生探讨组合逻辑电路的构成要素第二章：组合逻辑电路的设计方法2.1 教学目标让学生掌握组合逻辑电路的设计方法培养学生运用设计方法解决实际问题的能力2.2 教学内容组合逻辑电路的设计方法组合逻辑电路设计实例2.3 教学方法采用讲授法，讲解组合逻辑电路的设计方法采用案例分析法，分析组合逻辑电路设计实例采用互动讨论法，引导学生探讨设计方法的应用2.4 教学准备教案、PPT、教学设备组合逻辑电路设计的相关案例资料2.5 教学过程2.5.1 导入复习组合逻辑电路的概念，引出设计方法的话题2.5.2 讲解讲解组合逻辑电路的设计方法2.5.3 案例分析分析组合逻辑电路设计实例2.5.4 互动讨论引导学生探讨设计方法的应用第三章：组合逻辑电路的仿真与测试3.1 教学目标让学生掌握组合逻辑电路的仿真与测试方法培养学生运用仿真与测试方法诊断和优化电路的能力3.2 教学内容组合逻辑电路的仿真方法组合逻辑电路的测试方法组合逻辑电路仿真与测试实例3.3 教学方法采用讲授法，讲解组合逻辑电路的仿真与测试方法采用案例分析法，分析组合逻辑电路仿真与测试实例采用互动讨论法，引导学生探讨仿真与测试方法的应用3.4 教学准备教案、PPT、教学设备组合逻辑电路仿真与测试的相关案例资料3.5 教学过程3.5.1 导入复习组合逻辑电路的设计方法，引出仿真与测试的话题3.5.2 讲解讲解组合逻辑电路的仿真方法讲解组合逻辑电路的测试方法3.5.3 案例分析分析组合逻辑电路仿真与测试实例3.5.4 互动讨论引导学生探讨仿真与测试方法的应用第四章：组合逻辑电路的应用实例4.1 教学目标让学生了解组合逻辑电路在实际应用中的典型实例培养学生运用组合逻辑电路解决实际问题的能力4.2 教学内容组合逻辑电路的应用实例4.3 教学方法采用讲授法，讲解组合逻辑电路的应用实例采用案例分析法，分析组合逻辑电路应用实例采用互动讨论法，引导学生探讨应用实例的设计与实现4.4 教学准备教案、PPT、教学设备组合逻辑电路应用实例的相关资料4.5 教学过程4.5.1 导入复习组合逻辑电路的仿真与测试，引出应用实例的话题4.5.2 讲解讲解组合逻辑电路的应用实例4.5第五章：组合逻辑电路的综合设计实例5.1 教学目标让学生掌握组合逻辑电路的综合设计方法培养学生运用综合设计方法解决实际问题的能力5.2 教学内容组合逻辑电路的综合设计方法组合逻辑电路综合设计实例5.3 教学方法采用讲授法，讲解组合逻辑电路的综合设计方法采用案例分析法，分析组合逻辑电路综合设计实例采用互动讨论法，引导学生探讨综合设计方法的应用5.4 教学准备教案、PPT、教学设备组合逻辑电路综合设计的相关案例资料5.5 教学过程5.5.1 导入复习组合逻辑电路的应用实例，引出综合设计的话题5.5.2 讲解讲解组合逻辑电路的综合设计方法5.5.3 案例分析分析组合逻辑电路综合设计实例5.5.4 互动讨论引导学生探讨综合设计方法的应用第六章：组合逻辑电路的优化6.1 教学目标让学生了解组合逻辑电路的优化方法培养学生运用优化方法提高电路性能的能力6.2 教学内容组合逻辑电路的优化方法组合逻辑电路优化实例6.3 教学方法采用讲授法，讲解组合逻辑电路的优化方法采用案例分析法，分析组合逻辑电路优化实例采用互动讨论法，引导学生探讨优化方法的应用6.4 教学准备教案、PPT、教学设备组合逻辑电路优化的相关案例资料6.5 教学过程6.5.1 导入复习组合逻辑电路的综合设计，引出优化的话题6.5.2 讲解讲解组合逻辑电路的优化方法6.5.3 案例分析分析组合逻辑电路优化实例6.5.4 互动讨论引导学生探讨优化方法的应用第七章：组合逻辑电路的troubleshooting 与维护7.1 教学目标让学生掌握组合逻辑电路的troubleshooting 与维护方法培养学生运用troubleshooting 与维护方法解决实际问题的能力7.2 教学内容组合逻辑电路的troubleshooting 方法组合逻辑电路的维护方法组合逻辑电路troubleshooting 与维护实例7.3 教学方法采用讲授法，讲解组合逻辑电路的troubleshooting 与维护方法采用案例分析法，分析组合逻辑电路troubleshooting 与维护实例采用互动讨论法，引导学生探讨troubleshooting 与维护方法的应用7.4 教学准备教案、PPT、教学设备组合逻辑电路troubleshooting 与维护的相关案例资料7.5 教学过程7.5.1 导入复习组合逻辑电路的优化，引出troubleshooting 与维护的话题7.5.2 讲解讲解组合逻辑电路的troubleshooting 方法讲解组合逻辑电路的维护方法7.5.3 案例分析分析组合逻辑电路troubleshooting 与维护实例7.5.4 互动讨论引导学生探讨troubleshooting 与维护方法的应用第八章：组合逻辑电路在现代电路中的应用8.1 教学目标让学生了解组合逻辑电路在现代电路中的应用领域培养学生运用组合逻辑电路解决现代电路问题的能力8.2 教学内容组合逻辑电路在现代电路中的应用领域组合逻辑电路在现代电路中的应用实例8.3 教学方法采用讲授法，讲解组合逻辑电路在现代电路中的应用领域采用案例分析法，分析组合逻辑电路在现代电路中的应用实例采用互动讨论法，引导学生探讨组合逻辑电路在现代电路中的应用8.4 教学准备教案、PPT、教学设备组合逻辑电路在现代电路中的应用领域的相关资料8.5 教学过程8.5.1 导入复习组合逻辑电路的troubleshooting 与维护，引出现代电路应用重点和难点解析1. 教学内容的选取与编排：确保教学内容既能够覆盖组合逻辑电路的基础知识，又能够结合实例深入讲解，使学生能够理解并应用所学知识。
《数字电子技术》详细目录
《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。
数字电路：组合逻辑电路
逻辑代数和普通代数一样，有一套完整的运算规则，包括公理、定理和定律，用它们对逻辑函数式进行处理，可以完成对电路的化简、变换、分析与设计。
一．逻辑代数的基本公式
包括9个定律，其中有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。
表3.1.1逻辑代数的基本公式
名称
公式1
公式2
表3.2.2三变量全部最小项的真值表
变量
m0
m1
m2
m3
m4
m5
m6
m7
ABC
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0—1律
互补律
重叠律
交换律
结合律
分配律
反演律
吸收律
对合律
表中略为复杂的公式可用其他更简单的公式来证明。
例3.1.1证明吸ຫໍສະໝຸດ 律证：表中的公式还可以用真值表来证明，即检验等式两边函数的真值表是否一致。
例3.1.2用真值表证明反演律 和
证：分别列出两公式等号两边函数的真值表即可得证，见表3.1.2和表3.1.3
本节介绍一种比代数法更简便、直观的化简逻辑函数的方法。它是一种图形法，是由美国工程师卡诺（Karnaugh）发明的，所以称为卡诺图化简法。
(完整word版)数电1-10章自测题及答案(2)
第一章绪论一、填空题1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23。
75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是:补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。
-1100101的原码为11100101，反码为10011010,补码为10011011。
10、负数-35的二进制数是—100011，反码是1011100，补码是1011101。
二、判断题1、二进制数有0~9是个数码,进位关系为逢十进一。
（）2、格雷码为无权码,8421BCD码为有权码。
（√）3、一个n位的二进制数，最高位的权值是2^n+1. （√）4、十进制数证书转换为二进制数的方法是采用“除2取余法”. (√）5、二进制数转换为十进制数的方法是各位加权系之和。
（√)6、对于二进制数负数，补码和反码相同。
（)7、有时也将模拟电路称为逻辑电路。
（）8、对于二进制数正数,原码、反码和补码都相同. (√）9、十进制数45的8421BCD码是101101。
（）10、余3BCD码是用3位二进制数表示一位十进制数. ( ）三、选择题1、在二进制技术系统中,每个变量的取值为（A ）A、0和1B、0～7C、0~10D、0~F2、二进制权值为（B ）A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为( B )A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为（B ）A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中，不是余3BCD码的是( C ）A、1011B、0111C、0010D、10016、十进制数的权值为（D ）A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于（D )A、原码B、反码C、原码加1D、反码加18、算术运算的基础是（A ）A、加法运算B、减法运算C、乘法运算D、除法运算9、二进制数-1011的补码是（D ）A、00100B、00101C、10100D、1010110、二进制数最高有效位（MSB）的含义是( A )A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。
组合逻辑电路
电工学
（四）、逻辑函数的化简
20
在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简式， 这是由于从最简与或表达式可以方便地转化为其它形式 的最简式。 在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简 式，这是由于从最简与或表达式可以方便地转化为其 它形式的最简式。 在对逻辑函数化简时，主要应用前面讨论的逻辑代 数的基本公式和运算规则。
电工学
15
A B
C
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
[例8-2] 已知输出逻辑函数F与输入逻辑变量A、B、C 的波形图如下图所示，试列出该函数的真值表，写出函 数表达式，画出逻辑图。
A B
C
16
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
解：①根据波形图求真值表
电工学
1
组合逻辑电路
第八章
本章开始我们将介绍数字电路，数字电路与模拟电路是不 同的，它的特点是，输入与输出信号在时间上和大小上都是不 连续的，电子器件工作在非线性状态，数字电路主要研究输出 与输入信号之间的逻辑关系，因此也将其称为逻辑电路。
第一节 逻辑运算与逻辑门
数字逻辑电路中的输入变量和输出变量之间是逻辑关系，因此 在分析与设计数字逻辑电路时，要用到逻辑运算。本节将讨论逻 辑运算的基本规则和定律以及常用的逻辑门。
（2）由真值表可以确定输入信号 在不同状态下输出函数的状态， 如果输入变量和输出函数的1状态 用高电平表示，0状态用低电平表 示，则可以画出输出与输入之间 的波形图（也叫时序图）。
0 0 0 1 1 1 1 0 1 1 0 0 1 1
电工学-组合逻辑电路A
F=A+B+C
A B
>1
A 1F B
>1
F
C
C
（一）复合门电路
3. 与或非门
A
B
F=AB+CD
C
D
第11章11 2
&
F
>1
&
4. 异或门 F=AB+AB
A
=1
F
C
5. 同或门 F=AB+AB
A
=1
F
B
第11章11 3
例：试用与非门来组成非门、与门及或门。
A
&
A
B
F
&
非门
F
A
&
B
A
&
B
&
& 与门 F=AB
模拟电路的地位和作用
1、工作频率很高的信号只能由模拟电路处理。 2、微弱信号的放大，数字电路不能完成。 3、大功率放大电路，只能由模拟电路完成。 4、与物理世界的接口，必须经过一定的模拟信号处理。 5、与传输介质接口（载波传输），主要应用模拟信号。 6、易于实现各种非线性电路，如相乘器等。
完整的电子系统是模拟－数字混合系统，
F
=AB
或门 F=A+B
&
=A+B
F
=AB
第11章11 2
TTL与非门组件就是将若干个与非门电路， 经过集成电路工艺制作在同一芯片上。
+VC 14 13 12 11 10 9 8 74LS00组件含有
两个输入端的与
&
&
非门四个。
74LS00
电工学组合逻辑电路
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
4
第 12
章 或门还可以起控制门的作用
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
第 12
章 二、 与门电路
组 合
＋U
真值表
逻 辑
AB F
F
00 0
电
路
A
01 0
B
10 0
11 1
A
&
F
B
6
F＝A·B A ·0 = 0 A ·1 = A A ·A = A A ·A = 0
与运算 （逻辑乘）
与逻辑和与门
大连理工大学电气工程系
7
第 12
章 与门也可以起控制门的作用
C3
CI CO
Σ CI CO
C2
Σ CI CO
C1
Σ
C0
CI CO
F4
F3
F2
F1
4 位全加器逻辑图
大连理工大学电气工程系
29
第
12
章
12.5 编码器
组 可实现编码功能的组合逻辑电路。
合
逻
辑
控制信息
编码器
二进制代码
电
路
二进制编码器
编码器的分类
普通编码器 二-十进制编码器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
解: 设电机停车输入为 1，报警输出为 1 。
真值表
化简逻辑 函数：
BC A 00
01
11
10
00 0 0 1
ABC F 0000 0010
11 1 0 1 逻辑电路：
A
&
& B
&F
0101 0110 1001 1011 1101 1110
C
&
&
F = ABC + ABC + ABC + ABC
AiBi--被加数和加数,Ci-1--低位进位,Si--本位和,Ci--进位 真值表
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Ai
Bi
Ci-1
Si
Ci
全加器真值表 0
0
0
0
0
3输入2输出
0 0
0 1
1 0
1 1
0 0
0
1
1
0
1
1
0
0
1
0
&
3
F=B
F=AM+BM
二、组合逻辑电路设计
任务
最简逻
要求 设计 辑电路
分析步骤：
1. 根据给定要求进行逻辑抽象,确定逻辑变量的取值 2. 根据给定逻辑列出真值表(输入输出变量的关系列表) 3. 由真值表写出逻辑表达式 4. 对逻辑表达式进行化简和逻辑变换 5. 画出逻辑电路图
一. 单输出组合逻辑电路的设计
10 1 1 1
AB
转换成与非逻辑：
AC
F = AB + AC = AB ⋅ AC
4. 根据逻辑表达式画出逻辑电路图 F = AB + AC = AB ⋅ AC
A
&
B
&F
&
C
例3某选煤厂由煤仓到洗煤楼用3台电机ABC带动三条皮带运煤,设 煤流方向为C→B→A。为避免停车时出现煤的堆积,要求3台电 机必须顺煤流方向依次停车,即：A停则B必须停,B停则C必须
例10-2：设计三人表决器。三位老师表决(其中之一为 指导老师), 只有指导老师加其他一名或两名老师同意, 答辩才合格通过。用与非门实现逻辑电路。
1. 首先指明逻辑符号取“0”、“1”的含义: 输入变量A、B、C为三位老师的表决, 设A为指导老师, 同意为“1”, 不同意为“0”；输出变量为 F, 答辩通过为 “1”, 不合格为“0”。
第十章 组合逻辑电路
(Combination Logic Circuit)
§ 10.1 组合逻辑电路的分析和设计 § 10.2 加法器 § 10.3 编码器 § 10.4 译码器和数字显示电路 § 10.5 数据选择器和数据分配器
逻辑电路分类：
组合逻辑电路 输出状态仅取决于当前
逻
的输入信号, 电路无记忆
= BC+ AC+ AB
10 0 10 10 1 01 11 0 01
BC A 00 01 11 10
00
0
1
0
11 1 11
10
1
1
1
F1 = A ⊕ B ⊕ C
A B
F2= BC+AC+AB A B
C A
=1
=1 F1
C
&
&
≥1
F2
&
常用逻辑电路的分析设计
门电路为小规模集成电路SSI(Small Scale Integration); 有特定功能的常用集成芯片为中规模集成电路MSI 。
设计编码器的过程与设计一般组合逻辑电路相同， 首先列出真值表，再写出逻辑表达式并化简，最后画 出逻辑图。
8421BCD码编码器真值表
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A S 输出有效标志 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 S=1： 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 输出DCBA为 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 有效编码 00010000000011 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 S=0： 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 输出DCBA为 00000010000110 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 非有效编码 00000000101000 1 00000000011001 1
F=ABCD+ABCD+ABCD+ABCD =ABD+ABC+ACD =ABD ABC ACD
CD AB 0 0 01 11 10
A
&
00
01
B
&
&F
C
11
1 11
10
1
& D
二).多输出组合逻辑电路的设计
例: 三个车间用两台发电机供电：1.小发电机供一个车间开工; 2.大发电机供两个车间开工; 3.当三个车间同时开工, 必须两 台发电机同时工作。 设F1为小发电机, F2为大发电机
输入有效信号(0有效或1有效) 输出编码：二进制或二-十进制(原码或反码)
4-2线二进制编码器
I3 I2 二进制 B
I0 1 0
I1 I0
编码器
A
0 0
逻辑框图
22个输入对应2位输出代码
A= I2+ I3 B= I1+ I3
4-2线二进制编码器真值表
I1
I2
I3
A
B
00000
10001
01010
00111
A = I1I2I3I4I5I6I7 + I3I4I5I6I7 + I5I6I7 + I7 = I1I2I4I6 + I3I4I6+I5I6+I7
用非门、与门、或门、与非门可实现逻辑电路
§ 10.4 译码器和数字显示电路
译码是编码的逆过程，即将某个二进制代码翻译 成电路的某种状态。 一、二进制译码器
Ai---被加数; Bi---加数; Si---本位和; Ci ---进位
真值表
逻辑电路
Ai
Bi
Si
Ci
Ai
0
0
0
0
Bi
0
1
1
0
1
0
1
0
1
1
0
1
＝1
Si
& Ci
Si = AiBi + Ai Bi = Ai ⊕ Bi Ai
半加器
Si
Ci = AiBi
Bi
Ci
逻辑符号
二、全加器
相加时,既考虑加数、被加数,又考虑低位来的进位
输入为电平状态(1有效)， 输出为二进制编码
B
A
≥1 ≥1
输入端I1～I3只准同时 出现一个有效信号“1”
逻辑电路
I1
I3 I2
二、二－十进制编码器
8421BCD码是常用的二－十进制编码。
将十个状态(对应于一位十进制的十个代码)编制 成四位BCD码。
十个输入
编码
四位BCD码
设十个输入端为I0∼I9 十种状态，对应的输出设为 D、C、B、A共四位。
由2个半加器构成一个全加器 Ai
＝1 Bi
半加器
Si = Ai ⊕Bi Ci = AiBi
全加器
&
Si =(Ai ⊕ Bi ) ⊕ Ci-1
C i= AiBi+Ci-1(Ai ⊕ Bi )
Ci-1
＝1
Si
Si Ci
&
≥1 C i
全加器
Ai Bi Ci-1
三、多位数加法器
用4个全加器构成一个4 位二进制加法器
辑
电
路
时序逻辑电路
输出状态除了与当前的 输入信号有关外，还与 以前的状态有关，电路 有记忆功能
§ 10.1 组合逻辑电路的分析和设计 一、组合逻辑电路分析
逻辑 电路
逻辑功能
分析
分析步骤： 1. 由逻辑电路逐级写出输出端的逻辑表达式 2. 对逻辑表达式进行化简、变换 3. 列出真值表 4. 分析逻辑功能
输入低电平有效,
I7 的优先级最高
C = I4I5I6I7 + I5I6I7 + I6I7 + I7 = I4 + I5 + I6 + I7 = I4I5I6I7
B = I2I3I4I5I6I7 + I3I4I5I6I7 + I6I7 + I7 = I2I4I5 + I3I4I5 + I6 + I7
例1：分析下图电路的逻辑功能。 1. 由逻辑电路逐级写出输出端的逻辑表达式 2. 对逻辑表达式进行化简、变换
F= A⋅B⋅A⋅A⋅B⋅B = A⋅B⋅A+A⋅B⋅B
=（A + B）⋅ A +（A + B）⋅ B = A ⋅ B + A ⋅ B
&
A⋅B⋅A
A& B