第10章 组合逻辑电路
合集下载
数字电子技术基础(侯建军)
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
逻辑变量及基本逻辑运算
一、逻辑变量
取值：逻辑 0 、逻辑 1 。逻辑 0 和逻辑 1 不代 表数值大小，仅表示相互矛盾、相互对立 的两种逻辑状态
二、基本逻辑运算 与运算 或运算 非运算
返 回
与逻辑
只有决定某一事件的所有条件全部具备， 这一事件才能发生
乘基取整法 ：小数乘以目标数制的基数（ R=2 ），第 1一次相乘结果的整数部分为目的数的最高位 0 1 K0 0 -1，将其小 数部分再乘基数依次记下整数部分，反复进行下去， 直 K-1 K-2 K-3 K-4 K-5
由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
逻辑表达式
―-‖非逻辑运算符
F= A
逻辑符号 1 A
F
三、复合逻辑运算 与非逻辑运算 或非逻辑运算 与或非逻辑运算
或逻辑真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 逻辑符号 A 1 B
F
或逻辑运算符，也有 N个输入： 用“∨”、“∪”表 逻辑表达式 示 F= A + B+ ...+
F= A + B
N
返 回
非逻辑
当决定某一事件的条件满足时，事件不发 返 回 生；反之事件发生，
非逻辑真值表 A F 0 1 1 0
§1-1 数制与编码
进位计数制 数制转换
数值数据的表示
常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
数字电子技术基础(侯建军)
按权展开式 位置计数法 1、十进制 (333.33)10 =3 102 + 3 101+ 3 100+ 3 10-1 +3 10-2
权 权 权 权 权
进位计数制
特点：1)基数10，逢十进一，即9+1=10
表示相对小数点 的位置 2)有0-9十个数字符号和小数点，数码K i从0-9
3)不同数位上的数具有不同的权值10i。 4)任意一个十进制数，都可按其权位数基 展成多项式的形式 (N)10=(Kn-1 K1 K0. K-1 K-m)10 =Kn-1 10n-1++K1101+K0100+K-1 10-1++K-m 10-m n 1 K 10 i i 返 回 i m
原码的性质：
返 回
一、真值与机器数
（数值的绝对值） 最高位： ―1‖表示“-‖
―0‖有两种表示形式 正数：尾数部分与真值形式相同 …0] = 000…0 而 [-00…0] = 111…1 [+00 反 反 负数：尾数为真值数值部分按位取反 数值范围： +（2n –1-1）≤[X]反≤-（2n-1-1） 如n = 反码[X]反： 符号位 + 尾数部分 2. 8，反码范围01111111～10000000，数值范围 为+127～-127 [X1]反 = 00000100 X1 = +4 符号位后的尾数是否为真值取决于符号位 [X2]反 = 11111011 X2 = -4
常用编码
常用的编码：
用一组二进制码按一定规则排列起 来以表示数字、符号等特定信息。
（一）自然二进制码及格雷码 按自然数顺序 排列的二进 常用四位自然二进制码，表示十进 制 码 制数0--15，各位的权值依次为23、 22、21、20。 格雷码 1.任意两组相邻码之间只有一位不同。 注：首尾两个数码即最小数0000和最大 数1000之间也符合此特点，故它可称为 循环码 2.编码还具有反射性，因此又可称其 为反射码。 返 回 自然二进制码
电子技术基础马磊主编 课后练习填空题整理
示为(������������������������������������������������������������������������)������������������������������������������，用余 3 码可表示为(������������������������������������������������������������������������)余������码。
������������
反 向 电 压 ������������������ =50 ������ V ， 若 采 用 桥 式 整 流 电 路 ， 二 极 管 承 受 的 最 大 反 向 电 压 ������������������ =50 ������V， 若采用半波整流电容滤波电路， 二极管承受的最大反向电压������������������ =100V， 若采用桥式整流电容滤波电路，二极管承受的最大反向电压������������������ =50 ������V。 （4） 已知负载上的直流电 流 ������������ =100mA ，若采用半波 整流电路，通过二极管 的电流 （5） （6） （7） （8） （9） （10） 第六章 （1） （2） ������������ =100mA，若采用桥式整流电路，通过二极管的电流������������ =50mA。 电容滤波电路中的电容与负载相并联，适用于负载电阻比较大的场合，交 电时间常数越大，输出波形脉动越小。 电感滤波电路中的电感与负载相串联，适用于负载电阻较小的场合。 对二极管产生较大冲击电流的是电容滤波电路，对二极管产生较小冲击电 流的是电感滤波电路。 如果通过稳压管的反射电流小于������������min ，则稳压管工作在截止状态，这时稳 压管不起稳压作用。 串联型稳压电路由采样环节、基准环节、放大环节、调整环节四个环节构成。 三端集成稳压器 W7809 输出正电压 9V，W7909 输出负电压-9V。 数字电路基础 输入有 0 得 1，全 1 为 0 是与非门；输入相同为 0，相异为 1 是异或门。 三极管具有放大、饱和、截止三种状态，在模拟电路中，三极管工作在放大状态， 在数字电路中，三极管工作在截止和饱和状态。
第章组合逻辑电路习题解答
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
组合逻辑电路 课后答案
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
数字电路与逻辑设计复习
(4)给定F的或与表达式求F的标准与非-与非表达式: 由F的或与表达式→卡诺图→得到F的与或表达式→两次求反→ F的标准或非-或非表达式
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2013-8-4
10.2.2 组合逻辑电路的设计 组合逻辑电路的设计过程与分析过程相反 实际逻辑问题 数 字 集 成 电 路 逻辑电路
SSI（小规模集成，Small Scale Integration） MSI（中规模集成,Medium Scale Integration）
LSI（大规模集成,Large Scale Integration） VLS（超大规模集成, Very Large Scale Integration）
0
1 1 0 0
1
0 1 0 1
表10-5 8421BCD码编码表
2013-8-4
根据表10-5可写出输出端逻辑表达式
③
写 出 逻 辑 函 数 表 达 式
D=Y8+Y9 C=Y4+Y5+Y6+Y7
B=Y2+Y3+Y6+Y7
A=Y1+Y3+Y5+Y7+Y9
2013-8-4
如图10-12所示。此电路应使用原码输入。
液晶显示器(Liguid Crystal Display，简称LCD)
液晶显示器的最大优点是功耗极小，工作电压也 很低。缺点是亮度很差、响应速度较低，限制了 它在快速系统中的应用
图10-9
2013-8-4
其输出、输入之间的逻辑关系可以用简化 真值表即编码表表示，如表10-4所示: 列
输入信号 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C 0 0 0 0 1 1 1 1
表10-4 编码表
2013-8-4
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
2013-8-4
④
画 逻 辑 图
图10-16 2线—4线译码器的逻辑图
2013-8-4
2．二—十进制译码器 将二—十进制代码翻译成十进制数的逻辑电路 4位输入代码共有16个组合状态，其中没有与其 对应输出端的六个为伪码 图10-19是二—十进制译码器74LS42的逻辑图。 根据逻辑图可得:
Y0 Y 1 Y2 Y3 Y4 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0
图10-11 8421码编码器框图
2013-8-4
十进制数 0（Y0） 1（Y1） 2（Y2）
D 0 0 0
C 0 0 0
B 0 0 1
A 0 1 0
②
列出 8421 编码 的真 值表
3（Y3）
4（Y4）
0
0
0
1
1
0
1
0
5（Y5）
6（Y6） 7（Y7） 8（Y8） 9（Y9）
0
0 0 1 1
1
1 1 0 0
Z1
Z1
2013-8-4
输出
…
10.2
组合逻辑电路的分析和设计
10.2.1 组合逻辑电路的分析
方法步骤:
根据题意写 逻辑表达式 逻辑式化简
卡诺图化简
确定电路的功能
列出真值表
写最简式
2013-8-4
例10-1 分析图10-2所示的逻辑电路
解： 图10-2所示为4个门电路构成的3级组合电 路。组合逻辑电路中“级”数是指从某一输入 信号发生变化至引起输出端也发生变化所经历 的逻辑门的最大数目。 (1) 列出图10-2的逻辑式, 并进行化简 F=AB+B+BCD =AB+B(A+1)+BCD =A(B+B)+B(1+CD)
(10-11)
将式(10-11)化为真值表的形式,即得到表10-7见(P211)
2013-8-4
1．二进制译码器
将二进制代码的各种状态按 照其原来的“含义”翻译过 来 例10-6 试设计一个两位二进制代码的译码器。
解：输入是一组两位二进制代码，输出是与代码 状态相对应的4个信号(简称2线—4线译码器),其框 图如图10-15所示：
2013-8-4
(1) 8线-3线优先编码器74LS148
选通输 出端
低电平 表示电 路工作， 但无编 码输入
扩展端 低电平输 出信号表 示电路工 作，且有 编码输入
图10-13
2013-8-4
选通输 入 端
从图10-13可写出输出的逻辑式:
Y 2 ( I 4 I 5 I 6 I 7 ) S Y 1 ( I 2 I 4 I 5 I 3 I 4 I 5 I 6 I 7 ) S Y 0 ( I 1 I 2 I 4 I 6 I 3 I 4 I 6 I 5 I 6 I 7 ) S
表10-2
C 0 1 0 1 0 1 0 1
F 0 0 0 0 0 1 1 0
(2) 据真值表写出输出 逻辑表达式 F=ABC+ABC 变换并化简： F=AC(C+B)+AB(B+C) 因为C· C=0,B· B=0 F=ACBC+ABBC
=ACBC+ABBC
=ACBC· ABBC （10-3）
2013-8-4
Y S I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7S
Y EX I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 S S ( I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 ) S
2013-8-4
(10-8)
④
根据 逻辑 函数 式画 出逻 辑图
图10-12 8421编码器的逻辑图
2013-8-4
3．优先编码器 优先编码器的功能： 允许同时在几个输入端有输入信号，编码器按输入 信号排定的优先顺序，只对同时输入的几个信号中 优先权（优先级别）最高的一个信号进行编码。 常用的8线—3线优先编码器： T1148（74LS148） 10线—4线8421BCD优先编码器: T1147（74LS147）
Y5 Y6 Y7 Y8 Y9
A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0
2013-8-4
图10-19 二—十进 制译码器 74LS42的逻 辑图
解 :（1）先根据要求列出真值表：设三台电 动机的工作信号为输入变量，分别用A、B、 C表示；工作时为1，不工作时为0。中断信号 为输出变量，用F表示；发出中断信号为0， 无中断信号为1。列出真值表如表10-2所示。
2013-8-4
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
真
值 表
将使输出函数为1的变量直接加起来，得 到相应的最简与或表达式。
写 出 逻 辑 函 数 表 达 式
C=Y4+Y5+Y6+Y7 B=Y2+Y3+Y6+Y7 A=Y1+Y3+Y5+Y7
（10-6）
若用与非门实现式（10-6）的关系，可变换 为下式 C= Y4 Y5 Y6 Y7 B= Y2 Y3 Y6 Y7
列出电路的真值表如表10-10所示(P214)。
2013-8-4
3．BCD七段显示译码器 数字显示电路是许多数字设备不可缺少的部分。 数字显示电路通常由译码器、驱动器和显示器等 部分组成。 (1) 数码显示器 数码显示器是用来显示数字、文字或者符号的器 件. 字形重叠式 数码 的显 分段式 示方 式 点阵式
分析 逻辑 功能 要求
图10-15
2013-8-4
①
②
列 真 值 表
输入 输 B A Y0 Y1 0 0 1 0 0 1 0 1 1 0 0 0 1 1 0 0
Y0=BA Y1=BA Y2=A Y3=BA
出 Y2 Y3 0 0 0 0 1 0 0 1
表10-8 2线—4 线译码 器的真 值表
③
写各 输出 的逻 辑式
(3) 据式（10-3）画出全部由与非门构成的逻辑电路 如图10-5所示。
图10-5
2013-8-4
10.3 常用组合逻辑电路
10.3.1编码器 （实现编码功能的电路）
编码：将若干个0和1的数码按一定的规律编排成不 同的代码，并赋予每个代码以特定的含义
1．二进制编码器 二进制编码： 用二进制代码表示某种代码或信号的过程
图10-2
=A+B
（10-1）
2013-8-4
（2）根据式子（10-1）列出真值表，如表10-1所示。 A 0 1 0 1 B 0 0 1 1
表10-1
F 0 1 1 1
（3）确定电路的功能。
输出端F的状 态仅取决于输入 变量A、B的状态： A、B同时为 0时，则F为0，否 则F为1。
2013-8-4
第10章 组合逻辑电路
10.1 组合逻辑电路的特点
10.2 组合逻辑电路的分析和设计 10.3 常用组合逻辑电路
2013-8-4
10.1 组合逻辑电路的特点
组合逻辑电路：用各种门电路组成的，用于实现某 种功能的复杂逻辑电路。 特点:输出与输入的关系具有即时性 一般示意框图 X1 X2 … 输入 X3 Z1 组合逻辑电路
（10-9）
（10-10）
根据式（10-8）、式（10-9）和式（10-10）可以列 出表10-6所示74LS148的功能表（见书P210） （2）10线-4线8421BCD优先编码器74LS147
图10-14 二－十进制优 先 编 码 器 74LS147的逻辑 图
2013-8-4
由(4-14)图可得
Y3 I 8 I 9 Y2 I 7 I 8 I 9 I 6 I 8 I 9 I 5 I 8 I 9 I 4 I 8 I 9 Y1 I 7 I 8 I 9 I 6 I 8 I 9 I 3 I 4 I 5 I 8 I 9 I 2 I 4 I 5 I 8 I 9 Y0 I 9 I 7 I 8 I 9 I 5 I 6 I 8 I 9 I 3 I 4 I 6 I 8 I 9 I1 I 2 I 4 I 6 I 8 I 9
10.2.2 组合逻辑电路的设计 组合逻辑电路的设计过程与分析过程相反 实际逻辑问题 数 字 集 成 电 路 逻辑电路
SSI（小规模集成，Small Scale Integration） MSI（中规模集成,Medium Scale Integration）
LSI（大规模集成,Large Scale Integration） VLS（超大规模集成, Very Large Scale Integration）
0
1 1 0 0
1
0 1 0 1
表10-5 8421BCD码编码表
2013-8-4
根据表10-5可写出输出端逻辑表达式
③
写 出 逻 辑 函 数 表 达 式
D=Y8+Y9 C=Y4+Y5+Y6+Y7
B=Y2+Y3+Y6+Y7
A=Y1+Y3+Y5+Y7+Y9
2013-8-4
如图10-12所示。此电路应使用原码输入。
液晶显示器(Liguid Crystal Display，简称LCD)
液晶显示器的最大优点是功耗极小，工作电压也 很低。缺点是亮度很差、响应速度较低，限制了 它在快速系统中的应用
图10-9
2013-8-4
其输出、输入之间的逻辑关系可以用简化 真值表即编码表表示，如表10-4所示: 列
输入信号 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C 0 0 0 0 1 1 1 1
表10-4 编码表
2013-8-4
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
2013-8-4
④
画 逻 辑 图
图10-16 2线—4线译码器的逻辑图
2013-8-4
2．二—十进制译码器 将二—十进制代码翻译成十进制数的逻辑电路 4位输入代码共有16个组合状态，其中没有与其 对应输出端的六个为伪码 图10-19是二—十进制译码器74LS42的逻辑图。 根据逻辑图可得:
Y0 Y 1 Y2 Y3 Y4 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0
图10-11 8421码编码器框图
2013-8-4
十进制数 0（Y0） 1（Y1） 2（Y2）
D 0 0 0
C 0 0 0
B 0 0 1
A 0 1 0
②
列出 8421 编码 的真 值表
3（Y3）
4（Y4）
0
0
0
1
1
0
1
0
5（Y5）
6（Y6） 7（Y7） 8（Y8） 9（Y9）
0
0 0 1 1
1
1 1 0 0
Z1
Z1
2013-8-4
输出
…
10.2
组合逻辑电路的分析和设计
10.2.1 组合逻辑电路的分析
方法步骤:
根据题意写 逻辑表达式 逻辑式化简
卡诺图化简
确定电路的功能
列出真值表
写最简式
2013-8-4
例10-1 分析图10-2所示的逻辑电路
解： 图10-2所示为4个门电路构成的3级组合电 路。组合逻辑电路中“级”数是指从某一输入 信号发生变化至引起输出端也发生变化所经历 的逻辑门的最大数目。 (1) 列出图10-2的逻辑式, 并进行化简 F=AB+B+BCD =AB+B(A+1)+BCD =A(B+B)+B(1+CD)
(10-11)
将式(10-11)化为真值表的形式,即得到表10-7见(P211)
2013-8-4
1．二进制译码器
将二进制代码的各种状态按 照其原来的“含义”翻译过 来 例10-6 试设计一个两位二进制代码的译码器。
解：输入是一组两位二进制代码，输出是与代码 状态相对应的4个信号(简称2线—4线译码器),其框 图如图10-15所示：
2013-8-4
(1) 8线-3线优先编码器74LS148
选通输 出端
低电平 表示电 路工作， 但无编 码输入
扩展端 低电平输 出信号表 示电路工 作，且有 编码输入
图10-13
2013-8-4
选通输 入 端
从图10-13可写出输出的逻辑式:
Y 2 ( I 4 I 5 I 6 I 7 ) S Y 1 ( I 2 I 4 I 5 I 3 I 4 I 5 I 6 I 7 ) S Y 0 ( I 1 I 2 I 4 I 6 I 3 I 4 I 6 I 5 I 6 I 7 ) S
表10-2
C 0 1 0 1 0 1 0 1
F 0 0 0 0 0 1 1 0
(2) 据真值表写出输出 逻辑表达式 F=ABC+ABC 变换并化简： F=AC(C+B)+AB(B+C) 因为C· C=0,B· B=0 F=ACBC+ABBC
=ACBC+ABBC
=ACBC· ABBC （10-3）
2013-8-4
Y S I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7S
Y EX I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 S S ( I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 ) S
2013-8-4
(10-8)
④
根据 逻辑 函数 式画 出逻 辑图
图10-12 8421编码器的逻辑图
2013-8-4
3．优先编码器 优先编码器的功能： 允许同时在几个输入端有输入信号，编码器按输入 信号排定的优先顺序，只对同时输入的几个信号中 优先权（优先级别）最高的一个信号进行编码。 常用的8线—3线优先编码器： T1148（74LS148） 10线—4线8421BCD优先编码器: T1147（74LS147）
Y5 Y6 Y7 Y8 Y9
A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0 A 3 A 2 A1A 0
2013-8-4
图10-19 二—十进 制译码器 74LS42的逻 辑图
解 :（1）先根据要求列出真值表：设三台电 动机的工作信号为输入变量，分别用A、B、 C表示；工作时为1，不工作时为0。中断信号 为输出变量，用F表示；发出中断信号为0， 无中断信号为1。列出真值表如表10-2所示。
2013-8-4
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
真
值 表
将使输出函数为1的变量直接加起来，得 到相应的最简与或表达式。
写 出 逻 辑 函 数 表 达 式
C=Y4+Y5+Y6+Y7 B=Y2+Y3+Y6+Y7 A=Y1+Y3+Y5+Y7
（10-6）
若用与非门实现式（10-6）的关系，可变换 为下式 C= Y4 Y5 Y6 Y7 B= Y2 Y3 Y6 Y7
列出电路的真值表如表10-10所示(P214)。
2013-8-4
3．BCD七段显示译码器 数字显示电路是许多数字设备不可缺少的部分。 数字显示电路通常由译码器、驱动器和显示器等 部分组成。 (1) 数码显示器 数码显示器是用来显示数字、文字或者符号的器 件. 字形重叠式 数码 的显 分段式 示方 式 点阵式
分析 逻辑 功能 要求
图10-15
2013-8-4
①
②
列 真 值 表
输入 输 B A Y0 Y1 0 0 1 0 0 1 0 1 1 0 0 0 1 1 0 0
Y0=BA Y1=BA Y2=A Y3=BA
出 Y2 Y3 0 0 0 0 1 0 0 1
表10-8 2线—4 线译码 器的真 值表
③
写各 输出 的逻 辑式
(3) 据式（10-3）画出全部由与非门构成的逻辑电路 如图10-5所示。
图10-5
2013-8-4
10.3 常用组合逻辑电路
10.3.1编码器 （实现编码功能的电路）
编码：将若干个0和1的数码按一定的规律编排成不 同的代码，并赋予每个代码以特定的含义
1．二进制编码器 二进制编码： 用二进制代码表示某种代码或信号的过程
图10-2
=A+B
（10-1）
2013-8-4
（2）根据式子（10-1）列出真值表，如表10-1所示。 A 0 1 0 1 B 0 0 1 1
表10-1
F 0 1 1 1
（3）确定电路的功能。
输出端F的状 态仅取决于输入 变量A、B的状态： A、B同时为 0时，则F为0，否 则F为1。
2013-8-4
第10章 组合逻辑电路
10.1 组合逻辑电路的特点
10.2 组合逻辑电路的分析和设计 10.3 常用组合逻辑电路
2013-8-4
10.1 组合逻辑电路的特点
组合逻辑电路：用各种门电路组成的，用于实现某 种功能的复杂逻辑电路。 特点:输出与输入的关系具有即时性 一般示意框图 X1 X2 … 输入 X3 Z1 组合逻辑电路
（10-9）
（10-10）
根据式（10-8）、式（10-9）和式（10-10）可以列 出表10-6所示74LS148的功能表（见书P210） （2）10线-4线8421BCD优先编码器74LS147
图10-14 二－十进制优 先 编 码 器 74LS147的逻辑 图
2013-8-4
由(4-14)图可得
Y3 I 8 I 9 Y2 I 7 I 8 I 9 I 6 I 8 I 9 I 5 I 8 I 9 I 4 I 8 I 9 Y1 I 7 I 8 I 9 I 6 I 8 I 9 I 3 I 4 I 5 I 8 I 9 I 2 I 4 I 5 I 8 I 9 Y0 I 9 I 7 I 8 I 9 I 5 I 6 I 8 I 9 I 3 I 4 I 6 I 8 I 9 I1 I 2 I 4 I 6 I 8 I 9