计算机组成原理4

合集下载

计算机组成原理第四章作业答案

计算机组成原理第四章作业答案

第四章作业答案解释概念:主存、辅存,Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解:1主存:主存又称为内存,直接与CPU交换信息。

2辅存:辅存可作为主存的后备存储器,不直接与CPU交换信息,容量比主存大,速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间,速度比主存快,容量比主存小,存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器,在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM,属于随机存取存储器,在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息,只要不掉电,信息就不会丢失。

6 DRAM 是动态RAM,属于随机存取存储器,在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息,即使电源不掉电,由于电容要放电,信息就会丢失,故需再生。

7 ROM: 是只读存储器,在程序执行过程中只能读出信息,不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器,可多次编程。

10 EEPROM: 即电可改写型只读存储器,可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。

计算机组成原理第四章存储系统(一)(含答案)

计算机组成原理第四章存储系统(一)(含答案)

第四章、存储系统(一)4.1 存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位,数据存储按整数边界对齐,关于short 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位,数据存储按整数边界对齐,关于char 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H,无论采用大端还是小段方式,在内存单元FFFF C001H,一定不会存放的数是()(此题为多选题)A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位,其存储器容量为64KB,按字编址时,其寻址范围是()(单选)A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片,其数据线和地址线之和为()(单选)A、48B、46C、36D、39。

《计算机组成原理》教程第4章指令系统

《计算机组成原理》教程第4章指令系统

4
二 指令的格式
即指令字用二进制代码表示的结构形式
包括 操作码:操作的性质 操作码 地址码:操作数(operand)的存储位置,即参加操作的 operand , 地址码 数据的地址和结果数的地址
操作码域(op) 地址码域(addr)
5
1.操作码 操作码
指令的操作码表示该指令应进行什么性质的操作。 组成操作码字段的位数一般取决于计算机指令系统的 规模。 固定长度操作码:便于译码,扩展性差 . 可变长度操作码:能缩短指令平均长度 操作码的的位数决定了所能表示的操作数,n位操 作码最多表示2n种操作
(2). 堆栈工作过程 .
(一)进栈操作 ① 建立堆栈,由指令把栈顶地址送入SP,指针 指向栈顶。 ② 进栈:(A)→Msp, (sp)-1→SP ;Msp:存储 器的栈顶单元 (二)出栈操作 (SP)+1→SP, (Msp)→A
22
五.指令类型
一个较完善的指令系统应当包括: 数据传送类指令: 例)move、load、store等 算术运算类指令: 例)add、sub、mult、div、comp等 移位操作类指令: 例) shl,shr,srl,srr 逻辑运算类指令: 例)and、or、xor、not等 程序控制类指令: 例)jump、branch、jsr、ret、int等 输入输出指令: 例)in、out等 字符串类指令: 例)如alpha中cmpbge、inswh、extbl等 系统控制类指令: 例)push、pop、test等
18
10) *段寻址方式 段寻址方式 Intel 8086 CPU中采用了段寻址方式(基址寻址的特例)。 由16位段寄存器和16位偏移量产生20位物理地址 11)*自动变址寻址 自动变址寻址 指在变址方式中,每经过一次变址运算时,都自动改变变址寄存 器的内容,以后在PDP-11中详讲.

计算机组成原理第四章部分课后题答案(唐朔飞版)

计算机组成原理第四章部分课后题答案(唐朔飞版)

计算机组成原理第四章部分课后题答案(唐朔飞版)4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

主存:⽤于存放数据和指令,并能由中央处理器直接随机存取,包括存储器体M、各种逻辑部件、控制电路等辅存:辅助存储器,⼜称为外部存储器(需要通过I/O系统与之交换数据)。

存储容量⼤、成本低、存取速度慢,以及可以永久地脱机保存信息。

主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。

Cache:⾼速缓冲存储器,⽐主存储器体积⼩但速度快,⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。

RAM:(Random Access Memory)随机存储器。

存储单元的内容可按需随意取出或存⼊,且存取的速度与存储单元的位置⽆关的存储器。

这种存储器在断电时将丢失其存储内容,故主要⽤于存储短时间使⽤的程序。

按照存储信息的不同,随机存储器⼜分为静态随机存储器(StaticRAM,SRAM)和动态随机存储器(Dynamic RAM,DRAM)。

SRAM:(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存,不需要刷新电路即能保存它内部存储的数据。

DRAM:(Dynamic Random Access Memory),即动态随机存取存储器最为常见的系统内存。

DRAM 只能将数据保持很短的时间。

为了保持数据,DRAM使⽤电容存储,所以必须隔⼀段时间刷新(refresh)⼀次,如果存储单元没有被刷新,存储的信息就会丢失。

(关机就会丢失数据)ROM:只读内存(Read-Only Memory)的简称,是⼀种只能读出事先所存数据的固态半导体存储器。

其特性是⼀旦储存资料就⽆法再将之改变或删除。

通常⽤在不需经常变更资料的电⼦或电脑系统中,资料并且不会因为电源关闭⽽消失。

PROM:(Programmable Read-Only Memory)-可编程只读存储器,也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”,是⼀种可以⽤程序操作的只读内存。

计算机组成原理-第4章_指令系统

计算机组成原理-第4章_指令系统

7. 段寻址方式(Segment Addressing)
方法:E由段寄存器的内容加上段内偏移地址而形成。
应用:微型机采用段寻址方式,20位物理地址为16位 段地址左移四位加上16位偏移量。
分类:① 段内直接寻址; ② 段内间接寻址; ③ 段间直接寻址; ④ 段间间接寻址;
9 堆栈寻址方式
堆栈:是一组能存入和取出数据的暂时存储单元。
*** 指令字长度
概念 指令字长度(一个指令字包含二进制代码的位数) 机器字长:计算机能直接处理的二进制数据的位数。 单字长指令 半字长指令 双字长指令
多字长指令的优缺点
优点提供足够的地址位来解决访问内存任何单元的寻址问题 ; 缺点必须两次或多次访问内存以取出一整条指令,降低了CPU的运 算速度,又占用了更多的存储空间。
*** 指令系统的发展与性能要求
*** 指令系统的发展
指令:即机器指令,要计算机执行某种操作的命令。
指令划分:微指令、机器指令和宏指令。
简单
复杂
指令系统:一台计算机中所有指令的集合;是表征
计算机性能的重要因素。
系列计算机:基本指令系统相同、基本体系结构相同 的一系列计算机。
*** 对指令系统性能的要求
(2)立即数只能作为源操作数,立即寻址主要用来给寄存 器或存储器赋初值。以A~F开头的数字出现在指令中时,前 面要加0。
(3)速度快(操作数直接在指令中,不需要运行总线周期)
(4)立即数作为指令操作码的一部分与操作码一起放在代 码段区域中。
(5)指令的长度(翻译成机器语言后)较长,灵活性较差。
【例】MOV AX, 10H 执行后(AX)=? 其中:这是一条字操作指令,源操作数为立即寻址 方式,立即数为0010H,存放在指令的下两个单元。

(完整word版)计算机组成原理(蒋本珊)第四章

(完整word版)计算机组成原理(蒋本珊)第四章

第四章1.证明在全加器里,进位传递函数。

解:并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。

进位表达式为欲证明,也就是要证明用卡诺图法,图4-10(a)和4-10(b)分别是两个逻辑表达式的卡诺图。

两个卡诺图相同,两个逻辑表达式就相等,则进位传递函数的两种形式相等。

2.某加法器采用组内并行、组间并行的进位链,4位一组,写出进位信号C6的逻辑表达式。

3.设计一个9位先行进位加法器,每3位为一组,采用两级先行进位线路。

4.已知X 和Y ,试用它们的变形补码计算出X +Y ,并指出结果是否溢出。

(1)X =0.11011,Y =0.11111(2)X =0.11011,Y =-0.10101(3)X =-0.10110,Y =-0.00001(4)X =-0.11011,Y =0.111105.已知X 和Y ,试用它们的变形补码计算出X -Y ,并指出结果是否溢出。

(1)X =0.11011,Y =-0.11111(2)X =0.10111,Y =0.11011(3)X =0.11011,Y =-0.10011(4)X =-0.10110,Y =-0.0000197.设下列数据长8位,包括1位符号位,采用补码表示,分别写出每个数据右移或左移2位之后的结果。

(1)0.1100100(2)1.0011001(3)1.1100110(4)1.00001118.分别用原码乘法和补码乘法计算X ×Y 。

(1)X =0.11011,Y =-0.11111(2)X =-0.11010,Y =-0.01110(2)X ×Y =0.0101101100,过程略。

9.根据补码两位乘法规则推导出补码3位乘法的规则。

解:先根据补码1位乘法推出补码2位乘法规则,再根据补码2位乘法推出补码3位乘法规则。

10.分别用原码和补码加减交替法计算X ÷Y 。

(1)X =0.10101,Y =0.11011(2)X =-0.10101,Y =0.11011(3)X =0.10001,Y =-0.10110(4)X =-0.10110,Y =-0.1101111.设浮点数的阶码和尾数部分均用补码表示,按照浮点数的运算规则,计算下列各题:12.设浮点数的阶码和尾数部分均用补码表示,按照浮点数的运算规则,计算下列各题:13.用流程图描述浮点除法运算的算法步骤。

计算机组成原理第4章

计算机组成原理第4章
第4章 数值的机器运算
本章学习要求
• 掌握:定点补码加法和减法运算方法 • 理解:3种溢出检测方法 • 理解:补码移位运算和常见的舍入操作方法 • 了解:串行加法器与并行加法器 • 理解:进位产生和进位传递 • 掌握:定点原码、补码乘法运算方法 • 掌握:定点原码、补码加减交替除法运算方法 • 理解:浮点加减乘除运算 • 理解:逻辑运算 • 了解:运算器的基本结构及浮点协处理器
第4章 数值的机器运算
设操作数信号为4、3、2、1、(最低 位信号为1)。向最低位进位的信号为C0、 Gi、Pi 分别是各位的进位产生函数和进位 传递函数。
(1)完善第4位先行进位信号的逻辑表达 式。 C4=G4+P4G3+……
(2)基于操作数,试述表达式中各项的 实际含义。
第4章 数值的机器运算
[-Y]补=[[Y]补]变补
第4章 数值的机器运算
2.补码减法(续)
“某数的补码表示”与“变补”是两个不 同的概念。一个负数由原码转换成补码时,符 号位是不变的,仅对数值位各位变反,末位加 “1”。而变补则不论这个数的真值是正是负, 一律连同符号位一起变反,末位加“1”。[Y]补 表示的真值如果是正数,则变补后[-Y]补所表示 的真值变为负数,反之亦然。
第4章 数值的机器运算
16位单级先行进位加法器
S1 6~S1 3
S1 2~S9
S8~S5
S4~S1
C16 4位CLA C12 4位CLA C8 4位CLA C4 4位CLA
加法器
加法器
加法器
加法器
C0
A1 6~A1 3
A1 2~A9
B1 6~B1 3
B1 2~B9
A8~A5 B8~B5

计算机组成原理第四章存储系统(一)(含答案)

计算机组成原理第四章存储系统(一)(含答案)

计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位,数据存储按整数边界对齐,关于short变量j在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位,数据存储按整数边界对齐,关于char变量j在主存中地址的下列描绘中精确的是()(此题为多项选择题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float型变量的地址为FFFF C000H。

计算机组成原理第4章浮点数运算方法ppt课件

计算机组成原理第4章浮点数运算方法ppt课件
因此如果求阶码和可用下式完成: [jx]移+[jy]补= 2n+ jx +2n+1+ jy = 2n+ [2n +( jx + jy)] = [jx +
jy]移 (mod 2n+1) 则直接可得移码形式。
同理,当作除法运算时,商的阶码可用下式完成: [jx]移+[-jy]补 = [jx - jy]移
11
5. 溢出判断
在浮点规格化中已指出,当尾数之和(差)出现 01.××…×或10.××…×时,并不表示溢出,只有 将此数右规后,再根据阶码来判断浮点运算结果是否 溢出。
若机器数为补码,尾数为规格化形式,并假设阶符取 2位,阶码取7位,数符取2位,尾数取n位,则它们能 表示的补码在数轴上的表示范围如下图。
浮 点 数 加 减 运 算 流 程 图
16
浮点加减法运算
1. 大型计算机和高档微型机中,浮点加减法运算是由 硬件完成的。低档的微型机浮点加减法运算是由软 件完成的,但无论用硬件实现或由软件实现加减法 运算,基本原理是一致的。
2. 浮点加减法运算要经过对阶、尾数求和、规格化、 舍入和溢出判断五步操作。其中尾数运算与定点加
23
2. 尾数运算
(1)浮点乘法尾数运算 (2)浮点除法尾数运算
24
(1)浮点乘法尾数运算
预处理:检测两个尾数中是否有一个为0, 若有一个为0,乘积必为0,不再作其他操 作;如果两尾数均不为0,则可进行乘法运 算。
相乘:两个浮点数的尾数相乘可以采用定 点小数的任何一种乘法运算来完成。
规格化:相乘结果可能要进行左规,左规 时调整阶码后如果发生阶下溢,则作机器 零处理;如果发生阶上溢,则作溢出处理。

计算机组成原理第4章 存储系统

计算机组成原理第4章 存储系统

第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备,用来存放程序和数据。

构成存储器的存储介质,目前主要采用半导体器件和磁性材料。

一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元,均可以存储一位二进制代码。

这个二进制代码位是存储器中最小的存储单位,称为一个存储位或存储元。

由若干个存储元组成一个存储单元,然后再由许多存储单元组成一个存储器。

根据存储材料的性能及使用方法不同,存储器有各种不同的分类方法。

(1)按存储介质分作为存储介质的基本要求,必须有两个明显区别的物理状态,分别用来表示二进制的代码0和1。

另一方面,存储器的存取速度又取决于这种物理状态的改变速度。

目前使用的存储介质主要是半导体器件和磁性材料。

用半导体器件组成的存储器称为半导体存储器。

用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器。

(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取,且存取时间和存储单元的物理位置无关,这种存储器称为随机存储器。

半导体存储器是随机存储器。

如果存储器只能按某种顺序来存取,也就是说存取时间和存储单元的物理位置有关,这种存储器称为顺序存储器。

如磁带存储器就是顺序存储器,它的存取周期较长。

磁盘存储器是半顺序存储器。

(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的,即只能读出而不能写入,因此这种半导体存储器称为只读存储器(ROM)。

既能读出又能写人的半导体存储器,称为随机读写存储器(RAM)。

(4)按信息的可保存性分断电后信息即消失的存储器,称为非永久记忆的存储器。

断电后仍能保存信息的存储器,称为永久性记忆的存储器。

磁性材料做成的存储器是永久性存储器,半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成,容量较小时可采用SRAM芯片,容量较大时一般采用DRAM芯片。

主存中的固化区采用ROM芯片,包括PROM、EPROM、EEPROM、等。

计算机组成原理 第 4 章 存储器系统(修改版)

计算机组成原理  第 4 章 存储器系统(修改版)

磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同,可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器,它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化,记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1.按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部,所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器, 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时,将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备,所以又称为 外存储器,简称外存或辅存。
写操作(存操作) 地址 (MAR) AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 (Read)
MEM
存储单 元内容 (M)
DB
MEM
CB 写命令 MEM (Write) DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式:数据传送在固定的时间间隔内 完成,即在一个存取周期内完成。 • 异步控制方式:数据传送的时间不固定,存储 器在完成读/写操作后,需向CPU回送“存储器 功能完成”信号(MFC),表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换,所以多用于CPU与外设的数据传送中。

计算机组成原理第4章 主存储器

计算机组成原理第4章 主存储器

4.5 读/写存储器


VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器,构成双稳 态触发器,可存储一位二值信息。T5、 T6两只门控管相当于模拟开关,它们 的栅极接到字线上。由字选择线(行地 址译码器输出Xi )控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号,T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj

T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器

静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器

动态存储器(DRAM)
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位

在现代计算机中,主存储器处于全机中心地位,其原 因是:
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术,在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机,利用存储器存放共享数据,


EEPROM:可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除,也可局部擦除)。

上述各种存储器中,RAM为“易失性存储器”,其余的 称为“非易失性存储器”(断电以后信息不会丢失)。

计算机组成原理 第4章 内存

计算机组成原理 第4章  内存
图4-8 DDR2 SDRAM内存条
4.1.3 按内存模块的不同标准分类
1. SDRAM(Synchronous DRAM,同步动 态随机存储器) SDRAM的工作频率与系统总线频率是同 步的,数据信号在每个脉冲的上升沿处传送 出去,其工作原理示意图,如图4-9所示。
图4-9 PC100 SDRAM工作原理示意图
2. DDR SDRAM(Dual Date Rate SDRAM, 双倍速率SDRAM) DDR SDRAM与SDRAM一样,也是与系 统总线时钟同步的。DDR内存采用100MHz 的核心频率,通过两条线路同步传输到I/O缓 存区(I/O Buffers),实现200MHz的数据 传输频率。由于是两路传输,所以可以预读 2bit数据。DDR SDRAM的工作原理示意图, 如图4-10所示。
1. ROM ROM是一种不靠电源保持数据,只能读取, 而不能随意改变内容的内存。ROM常用于存 储不需要经常更新的重要的信息,ROM中的 数据即使断电也不会丢失,例如主板的BIOS。 根据ROM的工作原理,又分为以下3类。 (1) ROM(掩模式只读存储器) (2) PROM(Programmable ROM,可编程 ROM) PROM芯片的外观,如图4-1所示。
4.1.2 按内存的外观分类
目前微机配件的DRAM有两种形式。 1. 双列直插封装内存芯片 DIP芯片一般用于286以下的微机,现在 只有在显示卡、硬盘等配件上才能见到它们, 如图4-5所示。
图4-5 DIP内存芯片
2. 内存条(内存模块) 内存条主要有两种接口类型:SIMM (Single Inline Memory Module,单边接触内 存模组),早期的30线、72线的内存条属于这 种接口类型;DIMM(Dual Inline Memory Module,双边接触内存模组),这种类型接口 的内存条的两边都有引脚。168线的SDRAM、 184线的DDR SDRAM、240线的DDR2 SDRAM内存条属于DIMM接口类型。所谓内存 条线数即是指引脚数。 SDRAM内存条用在Pentium II/III级别的微机 上,称SDRAM,常见容量有32MB、64MB、 128MB和256MB,如图4-6所示。

计算机组成原理第四章

计算机组成原理第四章

64KB
1K×4 1K×4
1K×4 1K×4
1K×4 1K×4
1K×4 1K×4
4KB
需12位地址
寻址: A11~A0
低位地址分配给芯片,高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑
1K
A9~A0
CS0
1K
A9~A0
CS1
1K
A9~A0
CS2
1K
A9~A0
CS3
A11A10 A11A10
第4章 存 储 器
4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器
4.1 概 述
一、存储器分类
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
磁头、载磁体
非 硬磁材料、环状元件 易

激光、磁光材料
2. 按存取方式分类
字扩展方式
A15
3/8

A14 A13
码 器
A12
A0 C P WE
U D7
111
000
001
010
011
100 101 110 CS CS
8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8
D0
(3)字位扩展:既增加字数,又增加字长
给出芯片地址分配与片选逻辑,并画出M框图。
1.计算芯片数
(1)先扩展位数,再扩展字(单元)数。
2片1K×4 4组1K×8
1K×8 8片 4K×8
(2)先扩展字数,再扩展位数。
4片1K×4 2组4K×4

计算机组成原理 [袁春风]chap4

计算机组成原理 [袁春风]chap4

13
南京大学计算机系 多媒体技术研究所 袁春风
4.1.3 存储器分类
(5)按功能/容量/速度/所在位臵分类 – 寄存器:封装在CPU内,用于存放当前正在执行的指令和 使用的数据。 – Cache:位于CPU内部或附近,用来存放当前要执行的局 部程序段和数据。速度可与CPU匹配,容量小。 – 内存储器(主存储器):位于CPU之外,用来存放已被启 动的程序及所用的数据。容量较大,速度较快。 – 外存储器(辅助存储器):位于主机之外,用来存放暂不 运行的程序和数据。容量大而速度慢。 从使用和维护角度来说,计算机最好使用一个容量极大而 速度极快的存储器。但往往做不到。因而采用一种分级体 系结构,使各种不同功能/容量/速度/价格的存储器相互 协调以构成最佳性能的存储系统。
6 南京大学计算机系 多媒体技术研究所 袁春风
4.1.2 主要性能指标

存取速度
– 存取时间TA;存储器接到读/写命令后到被读数据稳定在MDR的输出端 或数据被写入某单元为止的时间间隔。也称读写时间。 – 存储周期TMC:连读两次访问存储器所需的最小时间间隔,它应等于存 取时间加上下一存取开始前所要求的附加时间( 因为存储器由于读出 放大器、驱动电路等都有一段稳定恢复时间,所以读出后不能立即进 行下一次访问。 )。因此,TMC比TA大。 – 最大数据传输率R:连续访问时每秒钟从存储器入出的信息量。单位: 位/秒(bps) 或 字节/秒(Bps) 。 RAM:R=W/ TMC (假定存储周期是500ns,每次读写一个字(16位),则 最大数据传输率为:16b/500ns=32Mbps。) 磁表面: TN =TA+N/R (其中TN 为读写N位的平均时间;TA为平均存取 时间;N为位数) 速度计量单位:毫秒= 10-3秒(m s),微秒=10-6秒(μ s),纳秒=10-9秒(ns)

计算机组成原理第4章习题指导

计算机组成原理第4章习题指导

0 1 1 0 1 0 0000000000 "" 0 1 1 0 1 0 1111111111
用户程序区 1K×8 位
第二步,根据地址范围的容量以及该范围在计算机系统中的作用,选择存储芯片。
根据 6000H~67FFH 为系统程序区的范围,应选 1 片 2K×8 位的 ROM,若选 4K×8 位或 8K
顺序存储(高位交叉编址)和交叉存储(低位交叉编址)连续读出 4 个字的信息量是 32×4 = 128 位。
顺序存储存储器连续读出 4 个字的时间是 200ns×4 = 800ns = 8×10-7s 交叉存储存储器连续读出 4 个字的时间是 200ns+50ns×(4-1) = 350ns = 3.5×10-7s 顺序存储器的带宽是 128/(8×10-7) = 16×107bps 交叉存储器的带宽是 128/(3.5×10-7) = 37×107bps 例 4.7 假设 CPU 执行某段程序时,共访问 Cache 2000 次,访问主存 50 次。已知 Cache 的存 取周期为 50ns,主存的存取周期为 200ns。求 Cache-主存系统的命中率、效率和平均访问时间。 解:
1 片 32K×8 位(偶)
该题的难点在于片选逻辑。由于 CPU 按字访问还是按字节访问受 BHE 和 A0 的控制,因此可
用 BHE 和 A0 分别控制 138 译码器的输入端 B 和 A,而 A15~A1 与存储芯片的地址线相连,余下
的 A16 接 138 的输入端 C。A19、A18、A17 作为与门的输入端,与门输出接至 138 译码器的 G1 端,
×8 位的 ROM,都超出了 2K×8 位的系统程序区范围。
1
计算机组成原理第 4 章习题

计算机组成原理第四章课后习题和答案解析[完整版]

计算机组成原理第四章课后习题和答案解析[完整版]

第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答:主存:主存储器,用于存放正在执行的程序和数据。

CPU可以直接进行随机读写,访问速度较高。

辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。

Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。

RAM:半导体随机存取存储器,主要用作计算机中的主存。

SRAM:静态半导体随机存取存储器。

DRAM:动态半导体随机存取存储器。

ROM:掩膜式半导体只读存储器。

由芯片制造商在制造时写入内容,以后只能读出而不能写入。

PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。

EPROM:紫外线擦写可编程只读存储器。

需要修改内容时,现将其全部内容擦除,然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM:电擦写可编程只读存储器。

CDROM:只读型光盘。

Flash Memory:闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。

答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

为了实现即插即用(PnP)功能,PCI部件内都置有配置 寄存器,配置读和配置写命令就是用于在系统初始化时,对这 些寄存器进行读写操作。 PAR信号为校验信号,用于对AD0~ AD31和C/#BE0~C/#BE3的偶校验。
4.1.1 总线的分类
在微型计算机系统中,按照总线的规模、用途及应用场 合,可将总线分为以下三类。
1.
芯片总线又称元件级总线。这是在构成一块CPU插件或 用微处理机芯片组成一个很小系统时常用的总线,用于各芯 片(如CPU芯片、 储器芯片、I/O接口芯片等)之间的信息传送。 按所传送的信息类别不同,可将芯片总线分为传送地址、传 送数据和传送控制信息等三组总线,简称为地址总线、数据 总线和控制总线。
不能判别数据是否正确传送到对方,故大多采用双向方式,
即应答式异步通讯。
图4-5
数据口读选通
M / IO
工作流程:
1)当输入设备通过选 通信号STB将数据打入
数据
输入 设备
锁存 器
选通信号 +5v
STB
DQR
数据 缓冲器
三态 缓冲器
R D 系统数据线
D0—D7
D0 片选信号1 地址为8001H
地址 译码器
适当地选择总线、 不断地更新总线是十分必要的。 下面
是一些较流行的总线类型:
ISA (Industry Standard Architecture工业标准体系结构), 是 现存最老的通用微机总线类型, 是与286-AT总线一起引入的。
EISA (Extended Industry Standard Architecture, 扩展的工业
计算机组成原理
第四章 系统总线
机械工业出版社 计算机组成原理 黄颖等主编 huangying@
本章学习目标
总线的基本概念、总线的分类、总线控制 原理
主板的基本组成和结构、作用和功能 微机主板和总线标准的发展历程、主流技
术和最新发展动态
4.1 系统总线概述
什么是总线
总线是连接多个模块的信息传输线,是各个模块共 享的传输介质。在某一时刻,只允许一个模块向总线发 送信息,而多个模块可以同时从总线接收信息。
PCI标准允许PCI局部总线扩展卡和元件进行自动配置, 提 供了即插即用的能力。
PCI总线独立于处理器, 它的工作频率与CPU时钟无关, 可 支持多机系统及未来的处理器。
PCI有良好的兼容性, 可支持ISA、 EISA、 MCA、 SCSI、 IDE等多种总线, 同时还预留了发展空间。
2、PCI的典型应用
地址线
A0—A15
片选信号2地址 为8000H
数据口时,该选通信号 同时使状态口置位为1, 状态信号 它向CPU表示数据就绪。 1:数据准备好
0:数据没准备好
状态端口读选通
R D M / IO
图 6-3 查询式输入接口电路
2.)另一方面,当CPU访问接口时,它先查询状态口:若D0=1,说明 输入数据已就绪,这时,再读取数据口,并通过读信号将状态口复位 为0(表示数据已取走);若D0=0,说明数据尚未准备就绪,程序应 继续查询。
标准体系结构), 是反垄断的产物。
PCI (Peripheral Component Interconnect, 外部组件互连),
是目前最为高级的系统总线, 也是当前惟一发挥了Pentium或
Pentium以上系统优势的总线(有些486类型的微机也使用PCI)
PCI Express总线
4.5.1 PCI
优点是规定明确、统一,模块间的配合简单一致。缺点主 要有两个:一是由于时钟通过长距离传输后相位会漂移, 因而同步总线距离很短,对于高速同步总线这个问题尤其 突出;第二是总线可能连接不同速度的设备,同步总线的 工作频率必须以最慢的设备为基准,这样会严重影响总线 的工作效率,不利于系统整体性能的提高。同步通信一般 应用于总线长度较短,各部件存取时间比较一致的场合。
(3)全互锁方式
全互锁异步通讯方式可靠性高,能够适用于 速度不同的部件之间的通讯,对总线的长度也 没有严格的要求,因而得到了广泛的应用。
4.3 总线仲裁
总线是由多个部件共享的, 为了正确地实现各部件之间的信 息传送,必须对总线的使用进行合理的分配和管理。当总线上 的某个部件要与另一个部件进行通信时,首先应该发出请求信 号。有时发生争用总线现象,就是在同一时刻总线上有多个部 件发出总线请求信号的原因,这就要求根据一定的总线裁决原 则来确定占用总线的先后次序。只有获得总线使用权的部件, 才能在总线上传送信息,这就是所谓总线裁决的问题。
总线还要完成一定的功能,进行模块之间正常的通信,还 要规定它的功能特性和时间特性。
(1) 机械特性
机械特性指总线在机械连接方式的性能,如:总线的
性。
(2) 电气特性 电气特性指总线上每一根上的传递方向和电平有效范围。 CPU 发出的信号为输出信号,送入CPU的信号为输入信号。
可选 的 AD32 ~ AD63 C/BE4~ C/B7E P AR6 4 REQ6 4 ACK64 L OCK IN TA IN TB IN TC IN TD SBO SDON E TD I TD O TCK TM S TRST
64位 总 线 扩展 信号
接口 控制
中断 信号
支 持Cache 的信 号
2. 内总线又称为系统总线。它是微型计算机系统内连接各插 件板的总线,用于插件与插件之间的信息传送。
3. 外总线又称通信总线。用于微型计算机系统与系统之间或 微型计算机系统与外部设备之间的通信。 内总线与外总线除地址总线、数据总线和控制总线外, 还 包括电源总线、地线和备用线(为用户扩展功能用)。 三类总线在微型计算机系统中的位置及相互关系如图 所示。
3、PCI总线信号
必需 的
地址 /数 据线
AD0~ AD31 C/BE0~ C/B3E
P AR
FR A M E
TR D Y
接口 控制 信号
IR D Y STO P
DE VSEL
ID S EL
错误 报告 P ERR 信 号 SE RR
仲裁 信号 REQ GNT
系统 信号 CLK RST
P CI 总线 设备
PCI
PCI采用数据线和地址线复用结构, 减少了总线引脚数, 从而可节省线路空间, 降低设计成本。 目标设备可用47引脚, 总线主控设备可用49引脚。
PCI提供两种信号环境: 5 V和3.3 V, 并可进行两种环境的 转换, 扩大了它的适应范围。
PCI对32位与64位总线的使用是透明的, 它允许32位与64位 器件相互协作。
4.3.2 分布式仲裁方式
4.4 总线结构
4.4.1 单总线结构
4.4.2 多总线结构
4.5 常用高速总线标准
总线是微机中各模块之间传送信息的通道,各模块分时 共享总线。为了方便微机系统的扩展及各厂家产品的互换或 互连,国际上根据微机的发展制定了许多总线标准, 如PC总 线标准、ISA总线标准、EISA总线标准、PCI总线标准、 PCI Express总线标准等。
如果总线控制逻辑基本上集中放在一起,不论是放在连接 到总线的一个部件中,还是放在单独的硬件中,都称为集中式 控制。 而当总线控制逻辑分散于连到总线的各个部件中时,就 称为分布式总线控制。
4.3.1 集中式仲裁方式 1、链式查询:
2、计数器定时查询
3、独立请求方式
由总线控制器的排队电路可根据优先级次序确定响应哪个 设备的请求
异步通信方式按照请求和回答之间的关 系可以分为不互锁、半互锁、全互锁:
(1)不互锁:主模块发出请求信号后不 等待从模块的回答信号,而是经过一段 时间,就认定从模块已经收到了请求信 号,就撤销了其请求信号。
从模块接收到请求信号,经过一段时 间,就认定主模块接收到回答信号,自 动撤销回答信号。
(2)半互锁方式
(3) 功能特性 功能特性指总线上每一条传输功能,如:地址总线、数据
总线、控制总线 (4) 时间特性
时间特性是指任何一条传输线在什么时间内有效。总线上的 各种信号互相存在一种有效的时序关系。
2、总线的性能指标
常用的量化指标如下: 1)总线的时钟频率:总线的工作频率 2)总线宽度:数据总线的位数 3)标准传输率:在总线上每秒传输的最大字节数。 4)时钟同步/异步:总线上数据与时钟同步工作的总线成为同步 总线,与时钟不同步工作的成为异步总线。 5)总线复用:一组线即当数据线使用也当地址线使用 6)信号线数:总线需要的信号线的多少,是地址总线、数据总 线、控制总线之和。 7)总线的控制方式: 8)总线的负载能力:就是驱动能力
4.2.2 异步通信方式
如果总线上各部件之间的距离和设备的速度相差很大,
势必降低总线的效率,在这种情况下往往采用异步通讯。
异步通讯允许总线上的各个部件有各自的时钟。部件
之间进行通讯时没有公共的时间标准,而是在发送信息的
同时发出该部件的时间标志信号,用应答方式来协调通信
过程。
异步通讯又分为单向方式和双向方式两种。单向方式
数据交换阶段
这时,主模块与相应的从模块彼此已建立了通信的机 制,各种信息则由发送模块传输到接收模块,进行实际的 数据交换。
撤消阶段
一组信息传输完毕,主模块应通知总线仲裁器,并把 总线使用权交给总线仲裁器,以便让其它模块能使用总线 进行通信。即使刚使用完总线的模块需要继续使用总线进 行通信,也需要重新向总线仲裁器提出申请。当然对于只 有一个主控设备的单处理器系统,实际上不存在总线请求、 分配和撤消问题,总线始终归它所有。
面向总线的体系结构: (1)使各部件之间的关系转化为面向总线的单一关系:设计和
使用某一部件,无须考虑该部件和其他相应部件间的复杂关系, 只要满足它和总线之间的关系即可。 (2)标准总线可以得到多个厂商的广泛支持,便于生产与之兼 容的硬件板卡和软件。
相关文档
最新文档