2012电子系统课程设计——锁相环数字发生器
（完整版）毕业课程设计-实例
（完整版）毕业课程设计-实例青岛科技⼤学电⼦技术课程设计题⽬ _________________________________________________________________指导教师__________________________辅导教师__________________________学⽣姓名__________________________学⽣学号__________________________学院____________________________专业________________班_____________________________________年 ___⽉ ___⽇函数信号发⽣器摘要本系统基于直接数字频率合成技术，以AD9851DDS芯⽚为标准正弦波和⽅波合成器，并配合ATmega16L型单⽚机的ADC和PWM接⼝完成⼀定频率范围内的AGC（⾃动增益控制）功能，使得50Ω负载上峰值达到6V±1V；由电位器控制⽐较器阈值电压达到控制⽅波占空⽐的作⽤；三⾓波由积分电路产⽣控制正反程积分时间常数达到峰顶位置可调的⽬的。
系统的频率范围在1Hz～12MHz，稳定度优于10-5，最⼩步进为10Hz。
关键词：直接数字频率合成；AD9851；⾃动增益控制；阈值电压；积分电路；⽬录1⽅案选择 (5)1.1电源部分设计选择………………………………………………51.2控制芯⽚选择 (5)1.3波形⽣成模块选择 (6)1.4增益控制模块设计选择 (7)1.5显⽰模块设计 (8)2系统总体设计 (9)2.1系统结构框图设计 (9)2.2硬件主要模块 (9)2.2.1电源部分 (9)2.2.2D D S模块 (9)2.2.2.1正弦信号发⽣器 (10)2.2.2.2占空⽐可调的⽅波及三⾓波发⽣器 (10)2.2.3A G C模块 (10)2.3软件部分设计 (11)2.3.1程序流程图 (11)2.2.2P W M输出精度优化算法 (12)3理论分析与计算 (13)4测试数据及测试结果分析…………………………………………1 4 4.1正弦信号源参数测试……………………………………………4.2⽅波占空⽐仿真…………………………………………………1 5 5测试仪器与元器件 (17)5.1测试仪器…………………………………………………………17 5.2测试⽅法…………………………………………………………17 5.2.1模块测试 (17)5.2.2系统整体测试 (17)5.3主要原件…………………………………………………………17 6结论 (18)7附录 (19)7.1电源部分电路设计………………………………………………7.2系统电路原理总图………………………………………………19 7.3系统电路P C B总图 (20)7.4控制部分P r o t u e s仿真图 (20)7.5M u l t i s i m⽅波三⾓波部分仿真图…………………………………2 11.⽅案选择根据题⽬要求和本系统的设计思想，系统应该主要包括图1.1所⽰的电路模块。
课程设计锁相环面包板
课程设计锁相环面包板一、教学目标本课程的学习目标包括知识目标、技能目标和情感态度价值观目标。
知识目标要求学生掌握锁相环的基本原理、结构和应用；技能目标要求学生能够使用面包板进行锁相环电路的搭建和调试；情感态度价值观目标要求学生培养对电子技术的兴趣和好奇心，提高学生的实践能力和创新意识。
二、教学内容教学内容主要包括锁相环的基本原理、结构和应用。
首先，介绍锁相环的基本原理，包括锁相环的工作原理、锁相环的组成部分和锁相环的性能指标。
然后，讲解锁相环的结构，包括锁相环的模拟结构和数字结构。
接着，介绍锁相环的应用，包括锁相环在无线通信、数字电视和雷达等领域的应用。
三、教学方法为了激发学生的学习兴趣和主动性，本课程采用多种教学方法。
首先，采用讲授法，向学生讲解锁相环的基本原理、结构和应用。
其次，采用讨论法，引导学生进行思考和讨论，提高学生的理解和分析能力。
再次，采用案例分析法，分析锁相环在实际应用中的具体案例，帮助学生更好地理解和应用知识。
最后，采用实验法，让学生亲自动手进行锁相环电路的搭建和调试，提高学生的实践能力和创新能力。
四、教学资源为了支持教学内容和教学方法的实施，本课程准备了一系列的教学资源。
教材方面，选择《电子技术》等相关教材，为学生提供系统性的理论知识。
参考书方面，推荐《锁相环技术》等参考书，为学生提供更深入的知识拓展。
多媒体资料方面，制作了锁相环原理动画、锁相环电路实验视频等，为学生提供直观的学习材料。
实验设备方面，准备了面包板、锁相环芯片、信号发生器等实验设备，为学生提供实践操作的机会。
五、教学评估本课程的教学评估采用多元化的方式，全面客观地评价学生的学习成果。
评估方式包括平时表现、作业和考试。
平时表现主要评估学生在课堂上的参与程度、提问回答和团队协作等情况。
作业包括课后练习和实验报告，评估学生对知识的掌握和应用能力。
考试包括期中和期末考试，采用闭卷考试形式，评估学生的综合理解和应用能力。
锁相环
用途
用途
锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的 发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广， 例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起 来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.
锁相环
无线电术语
01 类比说明
03 优点 05 工作原理
目录
02 简介 04 用途
基本信息
锁相环 (phase locked loop)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反 馈控制系统。根据自动控制原理，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信 号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频 率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路），压控振荡器给出一个信号， 一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差 不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达 到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
数字锁相环工作原理
数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。
谢谢观看
PLL：phase Locked Loop相同步回路，锁相回路，用来统一整合时脉讯号，使内存能正确的存取资料。
直接数字频率合成（DDS—Digital Direct Frequency Synthesis）技术是一种新的频率合成方法，是频 率合成技术的一次革命，JOSEPH TIERNEY等3人于1971年提出了直接数字频率合成的思想，但由于受当时微电子 技术和数字信号处理技术的限制，DDS技术没有受到足够重视，随着电子工程领域的实际需要以及数字集成电路 和微电子技术的发展，DDS技术日益显露出它的优越性。
锁相环电路设计
锁相环的原理2007-01-23 00:241．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
锁相环
如今，数字电路，特别是大规模集成数字电路技术的发展，给通信技术领域的发展提供了更有力的支持。
各种电子产品潮水般涌现入各个领域。
电子线路以其制作简单、易于控制、可靠性强、体积小、成本低廉等优点，以广泛应用于各个行业，电子产品无处不在，电子技术无处不用。
随着新器件的不断面市，新电路出现了更多的新功能，新的设计如雨后春笋般涌现！电子系统设计的多样化和复杂化的发展趋势，推动着EDA（电子设计自动化）软件的发展和完善进程。
传统的实现载波提取的部件通常是由CMOS 集成电路构成4046数字锁相环，中小规模TTL 集成电路74系列构成平方律部件和分频电路。
这类的载波提取部件工作频率低，可靠性差。
正因为大规模数字电路的发展，现在可将数字锁相环，平房律部件以及分频器直接写入FPGA，完成载波提取的功能。
现场可编程门阵列(FPGA)的出现是超大规模集成电路技术和计算机辅助设计技术发展的结果。
FPGA 器件集成度高、体积小，具有通过用户编程实现专门应用的功能。
他允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。
使用FPGA 器件可以大大缩短系统的研制周期，减少资金投入。
更吸引人的是，采用FPGA 器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便地对设计进行在线修改。
FPGA 器件成为研制开发的理想器件，特别适合产品地样机开发和小批量生产，因此有时人们也把FPGA 称为可编程的ASIC。
另一方面，20世纪90年代以后高精密度PLD 在生产工艺、器件地编程和测试技术等方面都有了飞速的发展。
例如CPLD 的集成度一般可达数千甚至上万门，ALTERA 公司推出的EPM9560，其单密度达到12000个可用门，包括多达50个宏单元，216个用户I/O 引脚，并能提供15ns 的脚至脚延时，16位计数器的最高工作频率为118MHZ。
可编程逻辑器件的技术的高速发展。
电子系统课程设计——锁相环数字发生器
锁相环我们先测试压控振荡部分，我们选定1n电容，然后调节100K的滑变，调节中心频率，并记录压控灵敏度。
滤波部分我们用环路滤波的软件算出大概的电容值和电阻值，选定合适电容之后，我们还是采用滑变调节电阻，先测试压控振荡器的输出，看其是否是平稳的直流，若不平稳则调节滑变直至平稳，然后改变频率，重复以上步骤，若每个频率都比较平稳则可以选定该阻值。
4系统测试10
4.1测试方法10
4.2测试数据10
4.3数据分析和结论10
5系统使用说明10
5.1系统外观及接口说明10
5.2系统操作使用说明12
使用方法基本上如5.1所述。12
6总结12
6.1本人所做工作12
6.2收获与体会13
6.3缺陷与不足13
6.4对本课程的建议14
7参考文献14
8附录14
1设计任务要求
2.1任务分析
通过查阅一些资料，我们认为本次课设大概可以分成几个模块：
晶分频，锁相环，倍频
减法器或电平转换，功率放大
单片机控制与显示
保护电路
其中晶振给出一个稳定的频率f，用分频器N分频得到基准频率f/N，过锁相环之后用单片机做可变的M倍频，最终得到f*M/N的输出频率。也可以先倍频后分频，原理基本一致。
国家电工电子实验教学中心
电子系统课程设计
设 计 报 告
设计题目：数控脉冲信号发生器
学院：
专业：
学生姓名：
学号：
指导教师：
2012年1月6日
目录
锁相技术第二版课程设计
锁相技术第二版课程设计一、前言锁相技术是现代电子技术中的一个重要分支，其在通信、测量、控制等领域中得到广泛应用。
本课程旨在介绍锁相技术的原理、应用和实现方法等内容，希望通过本课程的学习，学生能够掌握锁相技术的基本理论和实际应用，提高其综合能力。
二、课程大纲1. 锁相技术基础•锁相环的基本原理•锁相环的组成和功能•锁相环的稳态和暂态分析2. 锁相技术应用•频率合成器的实现与应用•相位比较器的实现与应用•时序恢复器的实现与应用•噪声抑制器的实现与应用3. 锁相环性能分析•相位噪声和抖动分析•动态响应和稳态误差分析•锁定时间和稳定性分析4. 实验设计•锁相环稳态分析实验•锁相环暂态响应实验•锁相环应用实验三、学习要求1.学生需要具备电路分析、信号处理、数字电路等基本知识和实验技能；2.学生需要具备一定的数学基础，掌握傅里叶变换等相关知识；3.学生需要具备一定的编程能力，能够使用Matlab等软件实现锁相环相关实验设计和仿真；4.学生需要熟悉使用锁相环芯片和相关测试仪器，了解其原理和使用方法。
四、教学方法本课程采用理论讲授、实验教学相结合的教学方法。
1.理论部分：通过课堂讲授、PPT演示和问题解答等方式，让学生全面理解锁相技术的基本原理和应用；2.实验部分：通过实验操作和数据分析等方式，让学生深入了解锁相技术的实际应用和性能分析；3.课程设计：通过开设锁相技术相关的课程设计，培养学生综合运用锁相技术及其相关知识的能力。
五、考核方式本课程采用阶段性考核和综合性考核相结合的方式。
1.阶段性考核：每学期将定期进行理论考试和实验操作考核，考查学生的基本理解和实践能力；2.综合性考核：课程设计及论文，考查学生的锁相技术应用和发展能力以及综合素养。
六、参考资料1.John F. Kser,。
锁相环电路设计
锁相环的原理2007-01-23 00:241．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
锁相环路(PLL)电路设计实例
软件实现PLL的代码示例
01
```systemverilog
02
// 定义PLL模块
03
module pll(input wire clk_in, output reg clk_out);
软件实现PLL的代码示例
01
parameter FREF = 100e3; // 参考频率
02
parameter N = 10; // 分频比
相位保持一致。
电荷泵型PLL的电路实现
电荷泵由两个开关和两个电容 组成，一个开关用于充电，另
一个用于放电。
当输入信号与VCO输出信号 的相位存在误差时，电荷泵 的开关会根据误差信号的极 性进行切换，从而在电容上
积累或释放电荷。
电容上的电荷量会转换为电压 信号，该电压信号通过低通滤 波器平滑后，用于调整VCO的
频率。
电荷泵型PLL的性能分析
01
电荷泵型PLL具有较高的带宽和较快的响应速度，因此适用于高 速数据传输和无线通信等应用。
02
由于电荷泵型PLL采用电荷传输方式，因此对电源噪声和电磁干
扰较为敏感，需要采取相应的措施进行抑制。
电荷泵型PLL的另一个优点是易于集成，因此适合于大规模生产
03
和应用。
04
软件实现PLL的代码示例
assign clk_out = div_by_n;
always @(posedge clk_in) begin phase_error <= #1 ($posedge clk_in ? 32'hFFFFFFFF : phase_error 1);
软件实现PLL的代码示例
PLL电路设计实例：模拟型 PLL
基于锁相环的信号发生器设计 终资料
信息工程学院本科生课程设计报告课程名称：电子综合设计设计题目：基于锁相环的信号发生器设计系别：计算机与电子工程系专业 (方向)：电子信息工程年级、班：2011级1班学生姓名：程明学号： 201107030103 指导教师：彭会萍2014 年10 月16 日兰州商学院基于锁相环的信号发生器设计一、【设计目的】掌握锁相环电路以及信号发生器的设计思路、实现方法及指标测试。
本设计采用通过锁相环与FPGA来设计频率及幅度都可调的信号发生器。
二、【指标要求】（1）以自顶向下的设计方法，设计一款基于硬件描述语言VHDL的函数信号发生器。
（2）该信号发生器可以产生正弦波三角波锯齿波和方波，且四种信号之间可以随意切换，输出波形的频率和幅度都可以调节。
（3）做出相应的仿真结果和测试结果三、【设计的原理】1、系统框图图1 系统框图系统方案设计在硬件设计中所遵循的原则是:在电路功能实现的前提下，应尽量使电路简化和模块化。
因为硬件复杂了，不但增加体积和成本，而且也使系统的可靠性和性价比下降。
本设计遵循这一原则，在功能实现的前提下，尽量简化硬件电路设计，并将设计比较清晰地分成多个模块。
本文设计的任意波形发生器硬件总体结构如图1所示。
整个结构框图主要包括七个部分，当外部时钟加到锁相环时，锁相环开始工作，锁相环输出稳定的时钟信号，作为分频器的输入，然后分频器开始按照预置的数值分频，输出一个频率确定的时钟信号，这个信号分别作为计数器，存储数据的ROM和D/A模块的时钟信号，来确保他们同步工作，接到这个时钟后，计数器开始计数，并把数值输出作为ROM的输入，与时钟信号同步读取ROM中的数据，读取的数据输出之后作为波形选择器的输入，波形选择器通过外部控制键来控制输出哪种波形，确定波形后，输入到D/A模块，进行数模转换，然后接到示波器进行波形显示。
2、各模块工作原理的分析与介绍(1) 锁相环锁相环由鉴相器、环路滤波器和压控振荡器组成。
鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。
《理学锁相环》课件
它通常由模拟乘法器和低通滤波器组成，能够将频率和相位差转化为电压信号，以 便于环路滤波器处理。
鉴频鉴相器的性能直接影响整个锁相环的性能，因此需要选择合适的电路结构和参 数。
环路滤波器
环路滤波器用于滤除鉴频鉴相 器输出信号中的噪声和干扰， 以稳定压控振荡器的输出频率 。
参数选择与优化
环路带宽
影响跟踪速度和抗干 扰能力，需根据实际 需求进行权衡。
相位裕量
影响系统的稳定性， 需保证足够的相位裕 量。
锁定时间
与环路带宽相关，需 在快速锁定与抗干扰 之间进行权衡。
最大/最小频率差
影响系统的跟踪范围 ，需根据实际需求进 行选择。
噪声性能
影响系统的抗干扰能 力，需进行优化以降 低噪声。
常见的压控振荡器有LC振荡器 和石英晶体振荡器等，根据应用
需求选择合适的类型和参数。
03
理学锁相环的性能分析
Chapter
线性相位响应
01 02
线性相位响应
理学锁相环在跟踪输入信号时，其输出信号的相位与输入信号的相位变 化保持线性关系。这种特性使得锁相环在频率变化时能够平滑地跟踪， 减小了输出信号的失真。
。
参数计算
基于所选的环路结构，计 算关键参数如环路带宽、
相位裕量等。
仿真验证
使用仿真工具对设计的锁 相环进行性能验证。
环路结构选择
根据需求选择合适的环路 结构，如科斯塔斯环或韦
伯斯特环。
电路设计
根据计算出的参数，设计 相应的电路元件，如VCO
、LPF等。
实际制作与测试
制作实物并进行实际测试 ，对比仿真结果。
基于锁相环的正弦信号发生器设计
基于锁相环的正弦信号发生器设计陈帅锋;侯晓伟【摘要】The sine-signal generator is a common electronic device. The paper designs a sine-signal generator based on the phase-locked loop (PLL), which consists of RC sine-wave oscillator, shaping circuit, phase-locked loop, matching output circuit, etc. The concrete circuit and detailed simulation results are presented. The sine-wave generator is well-performed in the requirements of performance. The paper is a useful exploration for the applied fields of PLL.%正弦信号发生器是一种常用的电子设备。
文中设计了一个基于锁相环的正弦信号发生器。
该设计主要由RC正弦波振荡器、整形电路、锁相环、匹配输出电路等组成。
给出了具体的电路图以及详细的仿真结果。
所设计的正弦信号发生器可以较好的满足各项性能要求。
对锁相环的应用领域是一个有益的探索。
【期刊名称】《电子设计工程》【年(卷),期】2012(020)022【总页数】5页(P95-99)【关键词】正弦信号发生器;锁相环;仿真;应用【作者】陈帅锋;侯晓伟【作者单位】中国平煤神马集团中南矿用产品检测检验有限公司,河南平顶山467000;西北工业大学电子信息学院,陕西西安710072【正文语种】中文【中图分类】TM935.2正弦信号发生器是电子实验室常用的设备，其频率和振幅稳定性是关键的性能指标，其中尤以频率的准确性和稳定性最为重要[1-2]。
-课程设计二锁相环设计
引言锁相环路（PLL）是一种能跟踪输入信号相位的闭环自动控制系统。
它在无线电技术的各个领域得到了很广泛的应用。
最初，DeBellescize于1932年提出同步检波理论，首次公开发表了对锁相环路的描述，但并未引起普遍的重视。
直至1947年，锁相环路才第一次应用于电视接收机水平和垂直扫描的同步。
从此，锁相环路开始得到了应用。
由于技术上的复杂性以及较高的成本，应用锁相环路的领域主要在航天方面，包括轨道卫星的测速定轨和深空探测等。
性能要求较高的精密测量仪器和通信设备有时也用到它。
到70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能主件，这就为锁相技术在更广泛的领域应用提供了条件。
至今，普遍应用锁相技术的主要有调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等等。
随着数字技术的发展，相应出现了各种数字锁相环路，它们在数字信号传输的载波同步、位同步、相位解调等方面发挥了重要的作用。
锁相环路所以能得到如此广泛的应用，是由其独特的优良性能所决定的。
它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有调制跟踪特性，可制成高性能的调制器解调器。
它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。
1 锁相环的基本知识1.1 锁相环的原理锁相环就是自动控制完成同步。
能够实现两个电信号相位同步的自动控制系统叫做锁相环路，简称锁相环。
锁相环是一个系统跟踪另一个系统的装置，更精确的说，就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或输入信号同步。
当输入信号和环路的输出信号存在相位差的时，在锁相环控制机构的控制下，VCO 的输出信号和PD 的输入信号的相差减至最小。
因此，在这个控制系统中，输出信号相位其实是锁定到参考信号或输入信号的相位上的。
锁相环原理及应用PLL
锁相环原理及应用PLL（Phaze Locked Loop）锁相环自1932年问世以来，其应用领域遍及频率相位跟踪控制的各个领域，如通信、雷达、航天、测量、电视、控制等。
随着集成技术的发展，其应用的重要性已成为从事检测、通信、控制工作人员非常重要的应用工具手段，成为电子设备中常用的一种基本部件。
鉴于上述情况，非常有必要学习和掌握这门技术。
它是什么器件有如此大的威力呢？锁相环：是一个闭环的相位控制系统，它跟踪输入信号的相位，并自动锁定。
实现对输入信号频率和相位的自动跟踪。
它跟踪固定频率的输入信号时无频差，跟踪信号的相位时（锁相控制）精度很高；跟踪信号的频率变化的输入信号时（收音机）精度也很高。
它对输入信号恰似一个窄带跟踪滤波器，能够跟踪淹没在噪声之中的微弱信号。
鉴于上述种种独特功能，它在电子设备中越来越广泛地被采用。
它的窄带跟踪滤波和低门限特性，使它成为从噪声中检测调频调相合调幅信号的最佳方法之一。
§1 锁相环工作原理一、组成：锁相环由三个基本部件组成：鉴相器（PD）、低通滤波器（LF）和压控振荡器（VCO）构成。
与相敏检测器的不同之处在于参考信号由输出的信号闭环形成。
1.鉴相器：是一个相位比较环节，它把输入信号与压控振荡器输出信号的相位进行比较，产生对应两信号相位差的误差电压。
是两信号相位差鉴相器特性可以是多种多样的，有正弦形、方波、三角形、锯齿形特性。
它的电路有各种形式，主要有两类：1）相乘器电路2）序列电路：它的输出电压是输入信号过零点与反馈电压过零点之间时间差的函数。
这类鉴相器的输出只与波形的边沿有关，适用于方波，通常用电路构成。
2.低通滤波器（环路）：具有低通特性，滤除中的变频成分和噪声，以保证环路要求的性能，增加环路的稳定性，产生对应的一个直流控制电压。
常用的环路滤波器有：RC积分滤波器、无源比例积分滤波器和有源比较积分滤波器3.VCO（Voltage Controlled Oscillator）：它是一个电压—频率转换器，由控制产生相应频率，使其频率朝着输入信号的频率靠拢，由于相位负反馈的作用直至消除频差实现环路锁定。
基于锁相环的低频正弦波发生器设计
本文探讨了用锁相技术来产生高频率稳定度的低频信号的方法，并介绍了由ICL8038和MC145151-2构成的低频锁相环函数发生器的设计。
该正弦波输出信号的频率稳定度可达到10-8，输出频率由所选用的晶振频率以及MC145151-2的分频数决定。
正弦波发生器的应用很广泛，但是适合于低频范围内的高稳定度正弦波电路比较少。
表1是几种主要的正弦波产生方法的比较。
从表1中可知，仅采用某一种正弦波产生方法很难实现频率稳定的低频正弦波发生器。
本文尝试采用锁相环来实现频率稳定的低频正弦波发生器的设计方法，给出了一种基于MC145151-2和ICL8038芯片的低频锁相环函数发生器。
这种低频锁相环函数发生器的稳定度和准确度与基准频率相当，不产生额外的误差。
压控波形发生器与锁相环电路ICL8038是现在应用非常广泛的一种单片集成压控波形发生器，在0.01～300kHz的范围里可以同时产生正弦波、矩形波和三角波。
使用时只需外接少量电阻、电容元件就可以作为压控振荡器、调频信号发生器或单片函数发生器。
其输出电平特性为:方波0.2V supply(2mA)；三角波幅度为0.33V supply，输出阻抗为200Ω(5mA)；正弦波幅度为0.22V supply，输出阻抗典型值为1kΩ。
MC145151-2是MC145151-1的性能改进产品，功耗降低而ESD和锁定性能则大有改进。
MC145151-2分别用14条和3条并行输入数据线实现N计数器和R计数器编程。
本器件集成了参考振荡器、可选参考频率分频器、数字相位鉴相器和14位可编程的除N计数器。
该芯片具有以下特点：由于采用CMOS工艺而具有低功耗，电压范围为3～9V；具有片上或离片参考振荡器的操作条件；有两路鉴相信号输出，其中PD out是鉴相器A的输出，ФR、ФV是鉴相器B的输出，是鉴相误差信号，LD用来输出相位锁定信号；除N的范围为3～16383；8个用户可选的除R值分别为8、128、256、512、1024、2048、4096和8192，分别对应RA2~RA0从000到111的8个状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 设计任务要求
1.1 1.2 任务 设计要求
设计并制作一个数字控制脉冲信号发生器。
（1）输出信号频率范围 2.0kHz～20.0kHz，步进频率 0.1kHz（即可输出信 号频率 2.0kHz、2.1kHz、2.2kHz、„„、19.9kHz，20.0kHz），输出信号频 率的精度和稳定度要求优于 10-4。 （2）设计信号发生器输出电阻为 50Ω 。在负载电阻为 50Ω 时，输出信号高 电平 5V，低电平-5V，误差不大于 10%。（测试时用示波器分别测信号发生 器空载输出电平 UOpen 和带负载时的输出电平 ULoad ，应满足 UOpen = 2*ULoad） （3）增加按键输入和显示功能。要求用按键（可用成品键盘或用按键开关 自制，按键数量不限）输入信号频率（按键输入方式不限） ，利用数码管或 液晶显示器显示键入的数字和当前输出信号频率。 （4）增加输出保护功能。当信号发生器输出发生短路时，自动启动保护电 路，切断输出并发出报警。短路去除后，自动恢复正常输出。
2
电子系统课程设计——设计报告
到 0—20，再通过隔直电容滤去直流成分，把电平拉低到-10V—+10V 以满足设计 指标。最后通过功率放大器放大电流提高带负载能力。
晶振 M 分频
锁相环 N 倍频 控制电路
电 平 转换
功率 放大
负 载 输出
图 1 设计框图
2.2
方案比较
分频部分我们有三种方案，一个是采用 CD4060，其内部有起振功能，外接 无源晶振即可；另一个是采用 CD40103，二进制最高 256 分频，但是其没有起振 功能，所以要外接有源晶振；还有一种是使用单片机的晶振，利用单片机自身的 起振电路来起振。 倍频部分我想使用 CD40103，因为它有八个控制端口，二进制 256 分频，便 于单片机控制。或者采用两片 74161，同样实现 256 分频。 锁相环部分也可以选择鉴相器 I 或者鉴相器 II，鉴相器 I 为异或门构成， 要占空比为 50%，而鉴相器 II 为边沿触发，没有占空比要求。 电平转换部分和功放部分我们都考虑了很多芯片，从最开始的 LM324，到后 来选择的 LM311 和 LM356，最后我们确定使用三极管搭接电平转换和功放部分。
图 5 分频及锁相环电路图
6
电子系统课程设计——设计报告
倍频部分我们使用两片 74161，两片的 2 管脚时钟端连接锁相环 4 管脚，作 为倍频输入，与非门反馈端连接锁相环 3 管脚鉴相器比较端，两片的 D0—D1 由 单片机控制，如下图所示：
图 6 单片机控制倍频电路图
电平转换部分我们本想选择 9102， 用其开关作为控制电平， 但是没有元件， 我们只能用 8050 代替，电源电压为 20V 左右，根据实际波形调节。之后用一个 1u 的电容做隔直高通滤波，下拉电平。 功放部分我们选择甲乙类互补推挽功率放大，采用两个匹配的功率三极管 8050 和 8550，在二极管与电源相连的一端接一个分压电阻，保护二极管，电阻 值由调试过程中测出。输出电阻应该用小阻值大功率电阻，接负载后测试调节。
2.3
系统结构设计
3
电子系统课程设计——设计报告
图 2 原理框图
我们最后选定的方案是这样的，外接 1M 无源晶振，经过两片 CD40103 10000 分频，输出基准频率 100Hz 进入锁相环 CD4046 的信号输入端。锁相环压控振荡 器输出端接到单片机控制倍频的电路上，采用 74161 倍频，再反馈接到锁相环鉴 相器比较输入端。鉴相器我们选择 II，不需要占空比，这样就节省一些芯片。 后一级电平转换由三极管和高通滤波实现， 最后采用甲乙类互补推挽功放实现功 率放大，带动负载。
2.4
具体电路设计
设计思路： 依照老师所给的模块图，我们在此基础上增加了一些模块。我们计划输入鉴 相器的频率为 100Hz，这样要实现 2kHz-20kHz 的输出就只需 20-200 倍倍频。 本次设计的重点部分是锁相环的调试，锁相环分为三个模块：鉴相器，滤波 器和压控振荡器。我们仔细阅读 CD4046 的芯片手册，首先针对这次设计的频率 范围，我们选择设计中心频率f0 为 15kHz 左右，我们选择 6、7 管脚之间的电容 为 1nF，11 管脚接的 100kOm 的电位器，调节阻值来选择中心频率，同时测量其 压控灵敏度。
国家电工电子实验教学中心 电子系统课程设计
设 计 报 告
设计题目： 数控脉冲信号发生器
学 专
院： 业：
学生姓名： 学 号：
指导教师：
2012
年
1
月
6
日
电子系统课程设计——设计报告
目
录
1 设计任务要求.......................................................................................................... 2 2 设计方案及论证...................................................................................................... 2 2.1 任务分析....................................................................................................... 2 2.2 方案比较....................................................................................................... 3 2.3 系统结构设计............................................................................................... 3 2.4 具体电路设计............................................................................................... 4 3 制作及调试过程...................................................................................................... 8 3.1 制作与调试流程........................................................................................... 8 3.2 遇到的问题与解决方法............................................................................... 9 4 系统测试................................................................................................................ 10 4.1 测试方法..................................................................................................... 10 4.2 测试数据..................................................................................................... 10 4.3 数据分析和结论......................................................................................... 10 5 系统使用说明........................................................................................................ 10 5.1 系统外观及接口说明................................................................................. 10 5.2 系统操作使用说明..................................................................................... 12 使用方法基本上如 5.1 所述。.................................................................................. 12 6 总结........................................................................................................................ 12 6.1 本人所做工作............................................................................................. 12 6.2 收获与体会................................................................................................. 13 6.3 缺陷与不足................................................................................................. 13 6.4 对本课程的建议......................................................................................... 14 7 参考文献................................................................................................................ 14 8 附录........................................................................................................................ 14