max_plus2教程、ppt

重新运行MaxplusII10.2就可以正常使用本软件。
若在实际中碰到异常情况不能安装 及不能正常运行的，请检查你的电脑， 本软件对电脑要求不高，一般硬件上 的问题较少，主要是软件间冲突，或 者安装目录较乱等导致，请优化一下 你的电脑！
返回目录
2016/6/19 湖北众友科技EDA工作室 27
第三章 Max+PlusII的设计流程
波形输入
顶层设计文件可以是 下列格式： .gdf, .tdf, .vhd, .sch, 和.edf
Synopsys, ViewLogic, Mentor Graphics,
等厂商的EDIF文件
.gdf
.wdf
.tdf
.vhd .v
文本 文件
.sch
.edf
.xnf
图形 文件
波形 文件
文本 文件
图形 文件
2016/6/19
湖北众友科技EDA工作室
5
1.1MAX+plus II 10.2的功能
设计输入文件描述图
VHDL/Verilog
MAX+PLUS II 的符号编辑器 MAX+PLUS II 的版图编辑器
AHDL
MAX+PLUS II 的图形编辑器
MAX+PLUS II 的文本编辑器
OrCAD
顶层 文件
定时仿真 网表文件
(.snf)
划分模块
装入模块
指定和配置信息
(.acf)
设计医生
装配模块
编程文件
(.pof, .sof, .jed)
编译器的输入输 出文件描述图
第三方 EDA 仿真和定时文件
(.edo, vo, vho, sdo)
1.1MAX+plus II 10.2的功能
Altera的门阵 列转换工具包
EDIF 标准的 EDA Verilog 设计验证方式: VHDL Cadence SDF Mentor Graphics MAX+PLUS II 编译器
设计规则检查 Logic Modelling Synopsys Viewlogic 其他方式
设计输入
EDIF LPM 及其他
标准 EDA 设计输入: Cadence Mentor Graphics OrCAD Synopsys Viewlogic 其他输入方式
在主界面菜单选择“Option”>“License Setup”菜单（如图1-10所 示），“Browse”选择D:\maxplus2，并选择license.dat为授权文 件，分别点击“OK”后，退出MAX+plus II，到此注册完成。
2016/6/19
湖北众友科技EDA工作室
26
2.8MaxPlusII安装结束
目前MAX+PLUS II软件 最高版本为10.2,关于它的 安装非常简单，只要按照 安装向导安装即可。
一点通
返回目录
2016/6/19 湖北众友科技EDA工作室 12
2.1进入安装界面
(1)进入光盘中MaxPlusII10.2软件的目录,找到并运行 程序 后出现下图安装界面，点击Full/Custom/Flexlm Server按钮。
20
2.3设置安装路径
(4)进入下面窗口，同上，单击 “Next>”。
在max2Key目录安 装了MAX+PLUS II 软件的ACCESS Key Guidelines 系列文件。
2016/6/19
湖北众友科技EDA工作室
21
2.4进行安装
(4)接着出现的窗口一直单击 “Next>”，直到如下图所示开始安装：
17
2.3设置安装路径
(1)进入下面窗口，默认安装路径时，单击 “Next>”。若把软件安 装在D盘，单击“Browse”按钮进行路径设臵。
注：MaxPlusII 软件只识别英文， 建立文件（夹） 及安装路径避免 有中文！
2016/6/19
湖北众友科技EDA工作室
18
2.3设置安装路径
(2)进入下面左边窗口，键入或选择你要安装到的目录，此处所选为 “d:\maxplus2”，然后按“OK”。因该目录不存在，故会出现提示 “是否创建此目录”。选择“是（Y）”。然后返回到右边窗口，单 击 “Next>”。
等一会 儿……
2016/6/19
湖北众友科技EDA工作室
22
2.5第一次运行的注册准备
安装到100%后，将提示成功安装信息等，到此已成功安装 完本软件。在第一次运行时要对软件进行注册才可使用， 故为注册作如下工作： 安装完成后把光盘中 的license.dat 文件 复制到安装目录的 maxplus2目录下，并 去掉只读属性。

2016/6/19
湖北众友科技EDA工作室
31
MaxPlusII软件包含了设计输入、 综合、仿真及硬件配置下载等功 能于一身，集成度高，能完成整 个设计流程，功能强大！
返回目录
2016/6/19 湖北众友科技EDA工作室 28
3.1 Max+PlusII的设计过程图
2016/6/19
湖北众友科技EDA工作室
29
3.2 Max+PlusII的设计流程图
MAX+PLUS II 文本编辑器
.tdf
.vhd
.inc
用户
MAX+PLUS II
.sch
第三方 EDA 工具
.edf.lmf来自.xnf1.1MAX+plus II 10.2的功能

设计编译
通过MAX+plusⅡ编译器，可检查项目是否有错，并对项目进行 逻辑综合，然后配臵到一个ALTERA器件中，同时产生报告文件、 编辑文件和用于时间仿真的输出文件。
设计说明书
设计输入
修改设计 编译设计文件 综合、适配与优化 定时验证，时序仿真 器件编程/配置 应用系统硬件测试
应用系统投产
2016/6/19 湖北众友科技EDA工作室 30
3.3 Max+PlusII设计流程简述
在此简述一下设计流程，将在后面章节实例中进行详细 说明设计流程：
设计输入 提供图形、文本和波形编辑器实现图形、AHDL、VHDL、Verilog HDL或波形的输入，也可输入网表文件。 项目编译 提供了一个完全集成的编译器（Compiler），它可直接完成从网 表提取到最后编程文件的生成，包含时序模拟、适配的标准文件。 项目校验 对设计项目的功能、时序进行仿真和时序分析，判断输入输出间 的延迟。 项目编程 将你的设计下载/配臵到你所选择的器件中去。
1. 2MAX+plus II 10.2的系统要求

支持的操作系统 Windows 98/Me/2000 以及 Windows xp；

安装所需空间 1Gbytes；

内存要求
可用64MB,推荐内存64MB以上。
返回目录
2016/6/19 湖北众友科技EDA工作室 11
第二章 Max+PlusII的安装向导
第三方 EDA 设计文件
(.edf, .sch, .xnf)
映射文件
(.lmf)
功能仿真 网表文件
(.snf)
MAX+PLUS II 设计文件
(.gdf, .tdf, .vhd)
MAX+PLUS II 编译器
编译器网表提取模块 （包含各种网表的阅 读器） 功能、定时或链接 SNF 提取模块 EDIF、 VHDL 和 Verilog Netlist 生成模块 数据库生 成模块 逻辑综合 模块
第一章 Max+PlusII的功能及系统要求
Altera公司的MAX+PLUS II 软件是最易学、最易用的可编程逻辑器 件开发软件。其界面友好，集成化程度高，包含设计综合仿真等。
2016/6/19
湖北众友科技EDA工作室
返回目录 3
1.1MAX+plus II 10.2的功能

独立的运行环境
设计编译 验证和编程
图形 设计输入
定时仿真 逻辑综合 装入器件
文本设计输入 (AHDL, VHDL, Verilog HDL)
功能仿真
多器件划分 多器件仿真 自动错误定位 定时分析 定时驱动编译 器件编程
波形设计输入 Design Entry 分层 设计输入
版图 编辑
1.1MAX+plus II 10.2的功能

所支持的器件有：ACEX1K,EPF10K10, EPF10K10A, EPF10K20， EPF10K30A以及MAX® 7000系列（含MAX7000A, MAX7000AE, MAX7000E, MAX7000S），EPM9320, EPM9320A, EPF8452A, EPF8282A， FLEX 6000/A 系列，MAX 5000系列，ClassicTM系列。
2016/6/19
湖北众友科技EDA工作室
19
2.3设置安装路径
(3)进入下面窗口，由于前面设臵好路径，已改为D盘（最好保持一 致，无须改变），单击 “Next>”。
在max2work目录安装 了许多设计的源代码 /图，如一些VHDL， Verilog HDL的例子。
2016/6/19
湖北众友科技EDA工作室

设计校验
通过MAX+plusⅡ的定时分析器进行时序分析、功能仿真、时序 仿真和波形分析，生成一些标准文件为其他EDA工具使用。
器件编程（Programming）和配臵（Cofiguration） 在线帮助

2016/6/19
湖北众友科技EDA工作室
8
1.1MAX+plus II 10.2的功能