实验6触发器及其应用
数字逻辑实验报告：触发器及其作用
数字逻辑实验报告：触发器及其作用一、实验目的1. 学习触发器的基本概念、类型及其工作原理；2. 掌握触发器的电路实现方法；3. 掌握使用触发器进行时序逻辑设计的方法。
二、实验原理触发器（Flip-flop）是数字逻辑电路中最基本的存储元件。
它可以在电路中实现数据的存储、时序的生成、状态的转移等功能。
触发器从功能上分为两大类：时序逻辑触发器和状态逻辑触发器。
时序逻辑触发器是指根据输入信号的时序变化来激发触发器输出端口状态变化的触发器，常见的有SR触发器、D触发器和JK触发器等。
状态逻辑触发器是指触发器的输出值与输入值中的某些形式的关系有关，常见的有T触发器和R-S触发器等。
此实验主要介绍SR触发器、D触发器、JK触发器的实现及其作用。
1. SR触发器SR触发器也称为RS触发器，它的英文全称是Set-Reset Flip-flop。
SR触发器的输入有两个：S、R。
当S=1，R=0时，Q输出为1；当S=0，R=1时，Q输出为0；当S=R=1时，Q的状态就不确定了。
具有这个不确定状态的原因是因为在SR触发器中，S和R是可以同时为1的，这种情况会导致电路出现失效或过度充电的问题，故SR触发器不常用。
2. D触发器D触发器是指数据存储触发器，它有一个数据输入信号D，其输出信号Q与输入信号D同步，并且保持输出信号状态不变。
当时钟信号CK上升时，D触发器将数据D储存在内部存储器中，当时钟信号CK下降时，存储器中的数据被保持不变。
D触发器还具有一个反相输出信号Q'，它与输出信号Q恰好相反。
3. JK触发器JK触发器是指一种利用J和K两个输入信号来控制输出状态的电路。
当J=K=0时，JK触发器不动；当J=1，K=0时，JK触发器转换到置“1”状态；当J=0，K=1时，JK触发器转换到复位“0”状态；当J=K=1时，JK触发器的状态与上一状态相反。
这里需要注意的是，当J=K=1时，JK触发器可以作为一个数字计数器或频率分带器使用。
触发器实验报告
触发器实验报告触发器实验报告引言：触发器是数字电路中一种重要的元件，它能够存储和处理信息。
在本次实验中，我们将学习并探索触发器的工作原理、应用以及相关的实验。
一、触发器的工作原理触发器是一种具有两个稳定状态的电子开关，它能够在特定的输入条件下切换状态。
触发器的工作原理基于存储元件的特性，通过输入信号的变化来触发状态的改变。
二、RS触发器实验RS触发器是最简单的一种触发器，它由两个交叉连接的反馈回路组成。
在本次实验中，我们将通过构建一个RS触发器电路来深入理解其工作原理。
1. 实验材料和仪器本次实验所需材料包括电路板、电源、电阻、开关、LED灯等。
仪器包括示波器、数字万用表等。
2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。
（2）接通电源，调整电压至合适范围。
（3）使用示波器和数字万用表测量电路的输入和输出信号。
（4）按下开关，观察LED灯的亮灭情况，并记录数据。
（5）根据实验数据分析触发器的工作状态和逻辑。
3. 实验结果与分析通过实验测量数据，我们可以观察到RS触发器在不同输入条件下的状态变化。
当输入为00或11时，触发器的状态保持不变；当输入为01或10时，触发器的状态发生改变。
这说明RS触发器能够存储信息，并且在特定输入条件下进行状态切换。
三、JK触发器实验JK触发器是一种基于RS触发器改进而来的触发器，它具有更多的功能和应用场景。
在本次实验中，我们将学习JK触发器的原理和特性。
1. 实验材料和仪器本次实验所需材料和仪器与RS触发器实验相同。
2. 实验步骤（1）按照电路图连接电路板上的元件，确保连接正确且紧固。
（2）接通电源，调整电压至合适范围。
（3）使用示波器和数字万用表测量电路的输入和输出信号。
（4）按下开关，观察LED灯的亮灭情况，并记录数据。
（5）根据实验数据分析JK触发器的工作状态和逻辑。
3. 实验结果与分析通过实验测量数据，我们可以观察到JK触发器在不同输入条件下的状态变化。
触发器实验报告
触发器实验报告一、实验目的本次实验的目的是理解触发器（Flip-Flop）的工作原理和应用，并通过实验验证其稳定性和可靠性。
二、实验原理触发器是一种通过外部信号控制内部状态的电路装置，常用于数字逻辑电路中。
通过输入的控制信号，触发器可以切换输出信号的状态。
常见的触发器有RS触发器、D触发器、JK触发器等。
其中，RS触发器通过两个控制输入S和R来控制输出状态，D触发器只有一个输入D，通过时钟信号来控制状态，JK触发器则同时具备RS和D触发器的功能。
在实验中，我们使用了RS触发器和JK触发器，并通过控制输入信号和时钟信号进行实验观察。
三、实验步骤1. 按照电路图连接电路，将电路连接好后进行电源连接。
2. 先测试RS触发器，调整S和R的状态，观察输出状态并记录。
3. 然后测试JK触发器，调整J和K的状态及时钟信号，观察输出状态并记录。
4. 对比两种触发器的输出状态，并分析其原因。
五、实验结果与分析通过实验观察，我们可以发现，RS触发器具有一定的稳定性，但在输入信号不清晰或时钟信号干扰的情况下会出现状态错乱的情况。
而JK触发器具有更高的可靠性，能够在各种输入信号和时钟信号的情况下稳定输出。
这是因为JK触发器具有更灵活的控制方式，能够通过J和K的状态同时控制输出状态，在使用时比RS触发器更加方便。
六、总结本次实验通过观察和分析不同类型的触发器，加深了我们对数字电路中触发器的理解和应用。
在实际应用中，应根据具体需求选择不同类型的触发器，并注意输入信号和时钟信号的干扰，保证电路的准确性和可靠性。
实验六 触发器及应用
实验六 触发器及应用一、实验目的1．掌握测试触发器逻辑功能的方法。
2．掌握集成JK 触发器和D 触发器的功能及使用方法。
3．熟悉用JK 和D 触发器构成其它功能触发器的方法。
二、实验仪器、设备万用表、“0、1”信号、与非门74LS00、JK 触发器74LS112、D 触发器74LS74 三、实验原理触发器是存放二进制数的基本单元。
按照不同的逻辑功能，把触发器分成RS 、D 、JK 、T 四种类型，应用比较广泛的是JK 触发器和D 触发器。
1．JK 触发器JK 触发器具有置“1”、置“0”、计数、保持等多种功能，JK 触发器根据其逻辑结构不同，可以分为两类。
一种是边沿触发的JK 触发器，另一种是主从逻辑结构的JK 触发器。
边沿触发器的抗干扰性能好，在边沿触发的JK 触发器中，又分为上升沿触发的JK 触发器和下降沿触发的JK 触发器。
74LS112为肖特系列高速双JK 触发器，片内有两个完全独立的下降沿触发的JK 触发器。
S 、R 为置“1”置“0”端，低电平有效。
其引脚图和逻辑符号如实验图6-1所示，其功能表见实验表6-1。
实验表6-1图6-1 74LS112引脚图及逻辑符号QQ2．D触发器只有一个输入端D的触发器，称为D触发器。
这种触发器的输出状态仅由D 端加入的信号决定。
74LS74为上升沿触发的D触发器，其引脚排列及逻辑符号如实验图6-2所示。
74LS74的异步置位端S、复位端R为低电平有效。
74LS74的功能表见实验表6-2。
实验表6-2实验图6-2 74LS74引脚图及逻辑符号四、实验内容与步骤V CC为5V。
1．JK触发器逻辑功能测试（1）JK触发器74LS112的异步控制端功能测试异步置位端S和异步复位端R的功能，S、R接数字电路实验装置的“0、1信号开关”，输出接发光二极管显示电路。
按实验表6-5要求改变S，R的状态（输入端J、K和CP端处于任意状态，可悬空），观察输出端的状态。
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D 。
（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。
四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。
（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。
（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。
2、输入串行数据，观察移位寄存器的输出结果。
五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符，验证了其正确性。
（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。
实验六 触发器
实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。
2. 熟悉基本RS触发器的组成、工作原理和性能。
3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。
二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。
1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。
它具有置“0”、置“1”和“保持”三种功能。
通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。
基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。
2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。
其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。
JK触发器输出状态的更新发生在CP脉冲的下降沿。
JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。
3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。
它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。
触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。
4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。
我们可以利用转换的方法获得具有其它功能的触发器。
例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。
三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用和特性。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，它能够在特定的输入条件下改变状态，并保持该状态直到接收到新的输入信号。
常见的触发器类型包括 SR 触发器、JK 触发器、D 触发器等。
以 D 触发器为例，其工作原理基于时钟信号的控制。
当时钟信号上升沿（或下降沿）到来时，D 输入端的数据被传送到输出端 Q。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器芯片）3、示波器4、逻辑分析仪5、导线若干四、实验步骤1、按照实验电路图，在数字电路实验箱上连接好 D 触发器的引脚。
2、将 D 输入端分别连接到高电平（1）和低电平（0），观察时钟信号作用下 Q 输出端的变化。
3、使用示波器监测时钟信号和 Q 输出端的波形，记录并分析。
4、利用逻辑分析仪对触发器的输入和输出信号进行采集和分析，进一步验证其工作特性。
五、实验数据与结果在实验过程中，我们记录了以下数据：当 D 输入端为高电平时，在时钟信号的上升沿，Q 输出端变为高电平；当 D 输入端为低电平时，在时钟信号的上升沿，Q 输出端变为低电平。
通过示波器观察到的时钟信号和 Q 输出端的波形显示，Q 输出端的变化与时钟信号的上升沿和 D 输入端的电平状态相对应，符合 D 触发器的工作原理。
逻辑分析仪采集到的数据也进一步证实了触发器的正确工作。
六、实验分析与讨论1、从实验结果可以看出，D 触发器能够准确地在时钟信号的控制下存储和传输数据，具有稳定可靠的特性。
2、在实际应用中，触发器常用于存储二进制数据、实现计数器、移位寄存器等功能。
3、实验中可能存在的误差主要包括连接线路的接触不良、实验仪器的精度限制等。
但总体来说，实验结果能够清晰地反映出触发器的工作原理和性能。
七、实验结论通过本次触发器实验，我们成功地验证了 D 触发器的工作原理和特性。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，增强对触发器逻辑行为的直观认识，提高电路设计和故障排查的能力。
二、实验设备和材料1、数字电路实验箱2、示波器3、逻辑分析仪4、各种集成触发器芯片（如 D 触发器、JK 触发器等）5、电阻、电容、导线若干三、实验原理1、触发器的定义和分类触发器是一种能够存储一位二进制信息的基本单元电路，根据其逻辑功能的不同，可分为 D 触发器、JK 触发器、T 触发器和 SR 触发器等。
2、 D 触发器D 触发器在时钟脉冲 CP 的上升沿（或下降沿）将输入数据 D 锁存到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D。
3、 JK 触发器JK 触发器具有置0、置1、保持和翻转四种功能。
当J=1，K=0 时，在时钟脉冲作用下触发器置 1；当 J=0，K=1 时，触发器置 0；当J=K=0 时，触发器保持原态；当 J=K=1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝JQ(n)’ ＋K’Q(n)。
4、触发器的触发方式触发器的触发方式分为边沿触发和电平触发。
边沿触发是指在时钟脉冲的上升沿或下降沿触发，而电平触发是指在时钟脉冲为高电平或低电平时触发。
边沿触发方式可以有效地避免空翻现象，提高电路的可靠性。
四、实验内容和步骤1、 D 触发器实验（1）按照实验电路图，在实验箱上连接好 D 触发器电路，将输入信号 D 接逻辑电平开关，时钟信号 CP 接脉冲信号源。
（2）通过改变输入信号 D 的电平状态和时钟信号 CP 的脉冲，用示波器观察输出端 Q 和Q’的波形，并记录下来。
（3）分析输出波形与输入信号之间的关系，验证 D 触发器的逻辑功能。
2、 JK 触发器实验（1）类似地，连接好 JK 触发器电路，将 J、K 输入端分别接逻辑电平开关，时钟信号 CP 接脉冲信号源。
（2）设置不同的 J、K 输入组合，观察输出端 Q 和Q’的波形，并记录。
触发器及参数测试实验报告
触发器及参数测试实验报告
一、实验目的
本实验旨在探究触发器及其参数的作用，通过实验验证触发器的工作原理，掌握触发器的使用方法。
二、实验原理
触发器是一种电子元件，可以将输入信号转换为输出信号。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
触发器的参数包括时钟信号、置位信号、清零信号等。
三、实验器材
1.数字电路实验箱
2.示波器
3.信号发生器
4.电压表
四、实验步骤
1.将RS触发器连接至数字电路实验箱上，并接上时钟信号、置位信号和清零信号。
2.使用信号发生器产生输入信号，并通过示波器观察输出信号。
3.调整触发器的参数，观察输出信号的变化。
4.重复以上步骤，测试D触发器、JK触发器和T触发器的工作原理及参数作用。
五、实验结果
通过实验，我们发现不同类型的触发器具有不同的工作原理和参数作用。
例如，RS触发器可以通过置位信号和清零信号来控制输出信号的状态，而D触发器可以通过时钟信号来控制输出信号的状态。
同时，我们还发现触发器的参数设置不当会导致输出信号的错误。
六、实验结论
触发器是一种重要的电子元件，可以将输入信号转换为输出信号。
不同类型的触发器具有不同的工作原理和参数作用，需要根据实际需求进行选择和设置。
在使用触发器时，需要注意参数设置的正确性，以确保输出信号的准确性和稳定性。
七、实验总结
本实验通过实际操作，深入了解了触发器的工作原理和参数作用，掌握了触发器的使用方法。
同时，我们还发现实验过程中需要注意实验器材的正确连接和参数设置的正确性，以确保实验结果的准确性和可靠性。
实验6 大数据库实验——存储过程和触发器
实验6 存储过程和触发器一、实验目的1、加深和巩固对存储过程和触发器概念的理解。
2、掌握触发器的简单应用。
3、掌握存储过程的简单应用。
二、实验容一）存储过程：1. 创建一存储过程，求l+2+3+…+n，并打印结果。
CREATE PROCEDURE addresultASDECLARE n int=10,/*最后一个数*/i int=0,result int=0 /*结果*/BEGINWHILE(i<=n)BEGINSET result=result+iSET i=i+1ENDPRINT'1+2+3+...+n的结果是:'PRINT resultRETURN(result)ENDGO2．调用上面的addresult存储过程，打印l十2+3+…+10的结果。
EXEC addresult3. 修改上述存储过程为addresult1,使得n为输入参数，其具体值由用户调用此存储过程时指定。
CREATE PROCEDURE addresult1n int=10 /*最后一个数*/ASDECLARE i int=0,result int=0 /*结果*/BEGINWHILE(i<=n)BEGINSET result=result+iSET i=i+1ENDPRINT'1+2+3+...+n的结果是:'PRINT resultRETURN(result)ENDGO4. 调用上面修改后的addresult1存储过程，打印l+2+3+…+100的结果。
EXEC addresult1 1005．修改上述存储过程为addresult2，将n参数设定默认值为10，并改设sum为输出参数，让主程序能够接收计算结果。
CREATE PROCEDURE addresult2n int=10,/*最后一个数*/sum int out/*结果*/ASDECLARE i int=0BEGINset sum=0WHILE(i<=n)BEGINSET sum=sum+iSET i=i+1ENDENDGO6．调用上面修改后的addresult2存储过程，设置变量s接收计算l+2+3+…+10的结果。
实验六 触发器及其应用
实验六触发器及其应用班级__________ 姓名学号______一、实验目的1、掌握JK、D和T触发器的逻辑功能及使用方法。
2、掌握集成触发器74LS112(双JK触发器)及CD4013(D触发器)的使用方法。
3、理解触发器之间相互转换的方法。
二、实验设置与器件1、+5V直流电源2、双踪示波器(另配)3、连续脉冲源4、单次脉冲源5、十六位开关电平输出6、十六位开关电平输入及高电平显示7、74LS112(或CC4027) 74LS00(或CC4011) CC4013三、实验原理触发器具有两个稳定状态，通常把Q=0，Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。
在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器本实验采用74LS112双JK触发器，属下降沿触发的边沿触发器。
引脚功能及逻辑符号如图6-1所示。
图6-1 74L112双JK触发器引脚功能及逻辑符号JK触发器的特性方程为Q n+1=J Qn+K Q nJK触发器的功能表如表6-1所示。
表6-1注：×——任意态; ↓——高到低电平跳变; Q n(Q n)——现态；Q n+1(Q n+1)——次态 φ——不定态 2、D 触发器本实验采用CD4013双D 触发器。
其输出状态取决于CP 脉冲上升沿到来时的D 端输入。
特性方程为Q n+1=D 。
图6-2为双D 触发器CD4013的引脚排列和逻辑符号。
其功能表如表6-3。
图6-2 CD4013引脚排列及逻辑符号 表6-2 表6-33、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但可以利用转换的方法获得具有其它功能的触发器。
例如将JK 触发器的J 、K 两端连在一起，就得到所需的T 触发器。
如图6-3(a)所示，其状态方程为：Q n+1＝T Q n+ T Qn图6-3 JK 触发器转换为T 、T'触发器T触发器的功能如表6-3所示。
实验六触发器及其应用(精)
实验六 触发器及其应用一、 实验目的1． 掌握基本R-S 、D 、T 、J-K 触发器的逻辑功； 2． 掌握集成触发器的使用方法和逻辑功能的测试方法； 3． 熟悉触发器之间相互转换的方法。
二、 预习要求1．复习有关触发器内容； 2．列出各触发器功能测试表格。
三、 实验原理触发器是组成时序电路的最基本单元，也是数字逻辑电路中另一种重要的单元电路，它在数字系统和计算机中有着广泛的应用。
触发器有集成触发器和“与非”门组成的触发器。
按其功能分，有R-S 、D 、T 、J-K 触发器1． 基本R-S 触发器R-S 触发器是最基本的触发器。
其功能是完成置“0”和置“1”任务，又称置“0”置“触发器。
（1）R-S 触发器实验电路（如图6-1所示） （2）R-S 触发器逻辑功能（见表6.1所示）图6-1 基本R-S 触发器2． J-K 触发器J-K 触发器常被用作缓冲存储器，移位寄存器和计数器，其状态方程为：Q n+1＝J n Q +K Q n 。
表6.1 R-S 触发器逻辑功能本实验采用74LS112双J-K 触发器，是下降沿触发的边沿触发器。
引脚逻辑符号如图6-2所示，逻辑功能如表6.2所示。
图6-2 74LS112双J-K 触发器引脚排列和逻辑符号3． D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为Q n+1＝D n 本实验采用74LS74双D 触发器，是上升沿触发的边沿触发器。
引脚符号如图6-3所示，逻辑功能如表6.3所示4． 触发器之间的相互转换(1) 将J-K 触发器的J 、K 两端连在一起，并认为它为T 端，就得到了T 触发器，如图6-4所示，其状态方程为Q n ＋1＝T n Q ＋T Q n图6-3 74LS74引脚排列及逻辑符号图6-4 T触发器图6-5 Tˊ触发器ˊ（2）将T触发器的T端置1，如图6-5所示，就得到了Tˊ触发器。
在Tˊ触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
数字电路实验实验6触发器及其应用
数字电子技术实验
实验6 触发器及其应用
主讲人：雷乃清 封海潮 张涛 电工电子实验中心模电实验室
2009年10月
主要内容
1、实验目的 2、实验原理 3、实验设备与器件 4、实验内容及步骤 5、实验报告要求
1 实验目的
1 实验目的
掌握基本RS、JK、D和T触发器的逻辑功能； 掌握集成触发器的逻辑功能及使用方法； 熟悉触发器之间互相装换的方法。
4 实验内容及步骤
实验项目
测试基本RS触发器的逻辑功能； 测试JK触发器74LS112的逻辑功能； 用JK触发器设计T触发器，并验证其逻辑功能； 测试D触发器74LS74的逻辑功能； 用D触发器设计T触发器，并验证器逻辑功能； *JK触发器和与非门构成双相时钟脉冲电路； *乒乓球练习电路。
2 实验原理
各触发器之间的转换首要要分析清楚 状态方程之间的关系！！！
2 实验原理
触发器之间的相互转换-JK触发器/T触发器
Qn1 TQ n T Qn J T K T
2 实验原理
触发器之间的相互转换-JK触发器/T’触发器
Qn1 Q n 1 Q n 1 Qn J 1 K 1
D触发器变T’触发器
Qn1 Q n D
2 实验原理
*JK触发器和与非门构成双相时钟脉冲电路
电路功能：实现将时钟脉冲CP转换成两相频率相同、 相位不同的时钟脉冲CPA和CPB。
Q n1 JQ n KQ n J Q n K Q n
Q n1 Q n Q n Q n Q n Q n CPA Q n1 CP CPA Q n1 CP
74LS74引脚图
逻辑符号图
2 实验原理
电子技术实验报告5-触发器及其应用
电子技术实验报告5-触发器及其应用学生实验报告系别电子信息学院课程名称电子技术实验班级 10通信A班实验名称实验五触发器及其应用姓名葛楚雄实验时间 2012年5月16日学号 2010010101019 指导教师文毅报告内容一、实验目的和任务1. 掌握基本RS、JK、T和D触发器的逻辑功能。
2. 掌握集成触发器的功能和使用方法。
3. 熟悉触发器之间相互转换的方法。
二、实验原理介绍触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和保持三种功能。
通常称为置“1”端，因为 =0时触发器被置“1”;SSRRRR为置“0”端，因为=0时触发器被置“0”。
当==1时状态保持，当==0时为不定状态，应当避SS免这种状态。
基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。
图14-1 二与非门组成的基本RS触发器(a)逻辑图 (b) 逻辑符号基本RS触发器的逻辑符号见图14-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图14-2所示;JK触发器的状态方程为:n，1nnQ,JQ，KQ图14-2 JK触发器的引脚逻辑图其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
数电实验触发器及其应用
数电实验触发器及其应用数字电子技术实验报告实验三:触发器及其应用一、实验目的:1、熟悉基本RS触发器，D触发器的功能测试。
2、了解触发器的两种触发方式(脉冲电平触发和脉冲边沿触发)及触发特点。
3、熟悉触发器的实际应用。
二、实验设备:1、数字电路实验箱;2、数字双综示波器;3、指示灯;4、 74LS00、74LS74。
三、实验原理:1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路(主要是“与非门”)组成的触发器。
按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
基本RS触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。
和分别是置“0”端和置“1”DD端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74(CC4013)，74LS74(CC4042)均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
四、实验原理图和实验结果:设计实验:1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1 时水泵开启。
设计框I的逻辑电路，要求:水位低于A时，开启水泵L;水位高于B时，关闭水泵L。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2 实验原理
JK、D、T 触发器之间的关系
D、T触发器可视为JK触发器的特例！！！Fra bibliotek 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
测试基本RS触发器的逻辑功能； 测试JK触发器74LS112的逻辑功能； 用JK触发器设计T触发器，并验证其逻辑功能； 测试D触发器74LS74的逻辑功能； 用D触发器设计T’触发器，并验证器逻辑功能； *JK触发器和与非门构成双相时钟脉冲电路； *乒乓球练习电路。
输入都有效，电路处于不定态； S有效，置“1”； R有效，置“0” ； 都为无效输入，电路保持现态不变，即：Qn+1=Qn 。
2 实验原理
基本RS触发器-工作特性
输入都有效， 输入都有效，电路处于不定态
Q=1， ， Q=0， ， & 1 S=0 Q=1 Q=1 & Q=1， ， Q=1， ， & Q=1 Q=0 & 1 R=0
基本RS触发器-工作特性
R有效，置“0”。但从“1” 有效， 有效 。但从“ 到“0”时历经不定态 。 时历经不定态
Q=0， ， Q=0， ， & 1 S=1 Q=1 Q=1 & 0 R=0 Q=0， ， Q=1， ， Q=1， ， & 1 0 S=1 Q=1 Q=1 Q=0 & 0 1 R=0
都为无效输入， 都为无效输入，电路保持现 态不变。 态不变。即：Qn+1=Qn 。
74LS112引脚图
逻辑符号图
2 实验原理
JK触发器
JK触发器工作特性
2 实验原理
D触发器
74LS74双D触发器，上升沿触发的边沿触发器； D触发器的状态方程为：Qn+1=Dn； D一个数据输入端，两个互补输出端。
74LS74引脚图
逻辑符号图
2 实验原理
D触发器
1 0 0 1
0 1 1 0
D 触 发 器 工 作 特 性
Q=0， ， Q=0， ， & 1 S=1 Q=1 Q=1 & 0 R=1 Q=1， ， Q=1， ， & 0 S=1 Q=0 Q=0 & 1 R=1
2 实验原理
JK触发器
74LS112双JK触发器，下降边沿触发的边沿触发器； JK触发器的状态方程为：Qn+1=JQn+KQn； J和K两个数据输入端，两个互补输出端。
2 实验原理
2 实验原理
触发器的特点
有两个稳定的状态，以便于记忆“1”和“0” ; 在一定外界信号作用下，由一种稳定状态翻转到另一稳 定状态，即在输入的触发信号作用下，电路能被置于 “1”或“0”； 记忆功能-输入信号消失后，电路能保持获得的状态。
触发器的现态、次态和时序的概念
现态-输入信号作用t 时刻，触发器所处状态，用Qn表示; 次态- t 时刻输入信号后，触发器的新状态，用Qn+1表示; 时序-在输入信号作用下，触发器状态更新和演化过程的 时间序列。
S有效，置“1”。但从“0” 有效， 有效 。但从“ 到“1”时历经不定态 时历经不定态
Q=1， ， Q=1， ， Q=0， ， & 0 1 S=0 Q=0 Q=1 Q=1 & 1 0 R=1 Q=1， ， Q=1， ， & 0 S=0 Q=0 Q=0 & 1 R=1
1 1 0 0 R=0 S=0
2 实验原理
5 实验报告要求
5 实验报告要求
列表整理各类触发器的逻辑功能； 总结观察到的波形，说明触发器的触发方式； 体会触发器的应用； 利用普通的机械开关组成的数据开关所产生的信号 是否可作为触发器的时钟脉冲信号？为什么？是否 可以用作触发器的其他输入端的信号？为什么？
认真仔细、整洁干净、内容充实、 认真仔细、整洁干净、内容充实、数据准确 下次实验内容： 下次实验内容：计数器及其应用
2 实验原理
触发器之间的相互转换-JK触发器/T触发器
Q n+1 = TQ n + T Q n J =T K = T
2 实验原理
触发器之间的相互转换-JK触发器/T’触发器
Q n+1 = Q n = 1 • Q n + 1 • Q n J =1 K = 1
JK触发器变D触发器、D触发器变JK触发器、 D触发器变T触发器、D触发器变T‘触发器又如何实现？ 请大家下去后认真思考，总结！！！
进入实验室的几点要求和希望
1、要像上理论课一样，积极准备，认真实验； 要像上理论课一样，积极准备，认真实验； 2、要像到自己家里一样，保持实验环境整洁； 要像到自己家里一样，保持实验环境整洁； 3、要像爱护自己一样，爱护我们的实验设备。 要像爱护自己一样，爱护我们的实验设备。
实验前的准备工作
1、检查实验台和相关设备是否供电正常； 检查实验台和相关设备是否供电正常； 2、检查实验所用到的电线是否完好无损； 检查实验所用到的电线是否完好无损； 3、切记断电接线，通电实验，断电拆线； 切记断电接线，通电实验，断电拆线； 4、完成后要关设备电源，整理实验台。 完成后要关设备电源，整理实验台。
数字电子技术实验
实验6 触发器及其应用
电工电子实验中心模电实验室
2009年10月 2009年10月
主要内容 1、实验目的 2、实验原理 3、实验设备与器件 4、实验内容及步骤 5、实验报告要求
1 实验目的
1 实验目的 掌握基本RS、JK、D和T触发器的逻辑功能； 掌握集成触发器的逻辑功能及使用方法； 熟悉触发器之间互相装换的方法。
2 实验原理
D触发器变T’触发器
Q n+1 = Q n = D
2 实验原理
*JK触发器和与非门构成双相时钟脉冲电路
电路功能：实现将时钟脉冲CP转换成两相频率相同、 相位不同的时钟脉冲CPA和CPB。
Q n +1 = JQ n + K Q n J = Q n K = Qn
Q n +1 = Q n • Q n + Q n • Q n = Q n CPA = Q n +1 • CP CPA = Q n +1 • CP
谢谢！
2 实验原理
基本RS触发器
与非门和或非门构成的原理电路； 电路有两个输入端R和S，又称触发信号端；有两个互反 的输出端Q和Q。把Q=1，Q=0的状态称为触发器的“1” 状态，把Q=0，Q=1的状态称为触发器的“0”状态； 是最简单的触发器，是构成其他种类触发器的基础。
2 实验原理
基本RS触发器-工作特性
2 实验原理
触发器之间的相互转换 明确JK、D、T、T‘等各个触发器的状态方程； JK触发器的状态方程为：Qn+1=JQn+KQn D触发器的状态方程为：Qn+1=Dn； T触发器的状态方程为：Qn+1=TQn+TQn； T‘触发器的状态方程为Qn+1=Qn。 各触发器之间的转换首要要分析清楚 状态方程之间的关系！！！