计算机组成原理 第八章 输入输出系统
合集下载
计算机组成原理第8章 输入输出系统
8.1 输入/输出系统概述
8.1.2 I/O设备的寻址方式
在独立编址方式中，主存地址空间和I/O端口地址空间是相对独 立的，分别单独编址。例如，在8086系统中，其主存地址范围是从 00000H～FFFFFH连续的1 MB，其I/O端口的地址范围从0000H～ FFFFH，它们互相独立，互不影响。CPU访问主存时，由主存读写 控制线控制；访问外设时，由I/O读写控制线控制，所以在指令系统 中必须设置专门的I/O指令。
8.3 程序中断方式
8.3.2 中断的工作过程
一个计算机系统包含多个中断源。由于中断产生的随机性， 使得有可能在某一时刻有多个中断源向CPU发出中断请求，但是 CPU在任意时刻只能响应并处理一个中断。
中断优先级判定的方法一般有两种：软件判优和硬件判优。
8.3 程序中断方式
8.3.2 中断的工作过程
读取外设状态字
程
外设准备就绪？
序 查
询
方
传送一次数据
式 的
工
修改传送数据
作
流
程
传送完否？
结束
8.2 程序查询方式
8.2.2 程序查询方式的接口
数
输 入 设 备
锁
据
存
缓
器
冲
器
三
R
态
DQ
缓 冲
器
地址 译码
8.2 程序查询方式
8.2.2 程序查询方式的接口
数
据
锁
存
器
地
输
址
出
译
设
码
备
R
QD
状 态 寄 存 器
8.3 程序中断方式
8.3.1 中断的基本概念
计算机组成原理第八章输入输出系统
计算机组成原理第八章输入输出系统1. 概述输入输出系统是计算机的重要组成部分，它负责处理计算机与外部设备之间的数据交换。
本文将介绍计算机组成原理第八章输入输出系统的相关内容。
2. 输入输出系统的基本概念输入输出系统是计算机与外设之间数据传输和控制的桥梁。
它由输入和输出两部分组成。
输入系统负责将外设传输的数据转换为计算机可识别的形式，输出系统则将计算机处理的数据转换为外设可识别的形式。
输入输出系统通常由输入输出设备、输入输出接口和输入输出控制器组成。
输入输出设备包括键盘、鼠标、扫描仪等，输入输出接口实现设备与计算机之间的数据传输，输入输出控制器负责控制输入输出接口的工作。
3. 输入输出系统的工作原理输入输出系统的工作可以分为五个阶段：命令传递、数据传送、缓冲操作、中断处理和错误处理。
命令传递阶段是指计算机向输入输出设备发送控制信息，包括读写命令、纠错命令等。
数据传送阶段是指计算机将数据从存储器传送到输入输出设备或将输入输出设备的数据传送到存储器。
缓冲操作阶段是指输入输出设备与计算机之间的数据缓冲区进行数据交换，以提高数据传输效率。
中断处理阶段是指在输入输出过程中，若发生异常情况会触发中断并由中断处理程序进行处理。
错误处理阶段是指在输入输出过程中，若发生错误会进行相应的错误处理操作。
4. 输入输出系统的分类输入输出系统可以根据数据传输方式进行分类，常见的分类有程序控制输入输出和直接存储器访问输入输出。
程序控制输入输出是指计算机通过控制程序来实现输入输出设备的数据传输和控制。
它的优点是控制灵活、适用范围广，但缺点是效率低，对计算机性能有较大的影响。
直接存储器访问输入输出是指计算机通过专门的输入输出控制器直接与存储器进行数据交换。
它的优点是效率高，不会对计算机性能产生较大影响，但缺点是硬件复杂，需要专门的输入输出控制器支持。
5. 输入输出系统的性能指标输入输出系统的性能指标主要包括响应时间、吞吐量和可靠性。
计算机组成原理第8章-输入输出系统
第八章输入输出系统8.1输入输出设备的编址方式8.2 总线结构8.2.1 概述总线是传送信息的通路，在计算机系统中使用的总线可分成3类：(1)计算机系统中各部件内部传送信息的通路。
例如：运算器内部寄存器与寄存器之间、寄存器与算术逻辑运算单元(ALU)之间的传送通路，通常称之为内部总线。
(2)计算机系统中各部件之间传送信息的通路。
例如CPU与主存储器之间，CPU与外设端口之间传送信息的通路，通常称之为“系统总线”。
(3)计算机多机系统内部各计算机之间传送信息的通路，通常称之为“机间总线”或“多机总线”。
本节中讨论的主要是CPU与外设接口之间的系统总线，又可称作输入输出总线，简称I／O总线。
提到总线，人们马上会想到它由许多条传输线构成，这些传输线的总条数称作总线的宽度，连接在一条总线上常常有多个设备或部件，因此常被称作共享总线或分时总线。
因为不管一条总线上连接了多少个设备，任何时候只能有两个设备利用总线进行通信，一是信息发送者，一是信息接收者。
于是就应该有一个部件来确定当前总线由哪两个设备来使用。
如果有多个部件申请使用总线时，还应该由它根据申请者的优先级别来确定使用总线的优先次序，所有这些功能要由总线控制逻辑来完成。
因此总线应该是由一定数量的传输线和总线控制器两部分构成。
总线控制器可以是集中式的，集中在某个部件内部，也可以是分散式的，分散在共享总线的多个部件中。
8.2.2总线的控制方式以集中式总线控制方式为例来说明常用的3种总线控制与仲裁方式。
1．串行链式查询方式采用串行链式查询方式来实现判优功能的连接图如图8－3所示。
从图8-3中可以看出，该总线上连接着多个部件，对各个部件来说，除了共享数据总线和地址总线外，还有3条控制线(构成控制总线)：总线请求信号线(BR)、总线忙信号线(BS)和总线认可信号线(BG)。
由于总线认可信号线对共享总线的多个部件来说形成了一条串行的链，故串行链式查询方式因此而得名。
计算机组成原理 第八章 输入输出系统
• 要求：不需要增加额外的 硬件电路。
• 应用： 适同在CPU不太忙 且传送速度要求不高时。
Байду номын сангаас开始
读取状态
数据准备好？
是
否
交换并处理一个数据
否 操作完成？
是 结束
2、程序中断方式
• 工作原理：在外设准备数据时， CPU执行与传送 数据无关的工作，外设在准备好数据后，主动向 CPU发送一个中断请求，当CPU执行完当前指令 后，停止当前程序的执行，自动转向中断服务程 序，在中断服务程序中，完成一个数据的传送， 之后中断返回至原来的断点处，继续执行。
基本概念——CPU和外围设备的定时
• CPU和外围设备的定时，分为三种情况：
◦ 慢速外围设备 ◦ 中速外围设备 ◦ 高速外围设备
基本概念——CPU和外围设备的定时
• 速度极慢或简单的外围设备：对于这类设备CPU 总是能足够快地作出响应，也可以说，CPU认为 输入的数据一直有效，在这种情况下，CPU只要 接受和发送数据就可以了。
基本概念——CPU和外围设备之间信息交换的方式
• CPU和外设之间信息交换的方式： ◦ 程序查询方式 ◦ 程序中断方式 ◦ 直接内存访问（DMA）方式 ◦ 通道方式
基本概念——CPU和外围设备之间信息交换的方式
1、程序查询方式
• 工作原理：CPU查询外设 已准备好后，才传送数据。
• 特点：CPU与外设间通过 程序同步，CPU被外设独 占，CPU效率低下。
• 特点：能独立地执行用通道指令编写的输入输出 控制程序，产生相应的控制信号送给由它管辖的 设备控制器，继而完成复杂的输入输出过程。
• 要求：需要具有特殊功能的处理器，某些应用中 称为输入输出处理器（IOP）。
• 应用： 适同在CPU不太忙 且传送速度要求不高时。
Байду номын сангаас开始
读取状态
数据准备好？
是
否
交换并处理一个数据
否 操作完成？
是 结束
2、程序中断方式
• 工作原理：在外设准备数据时， CPU执行与传送 数据无关的工作，外设在准备好数据后，主动向 CPU发送一个中断请求，当CPU执行完当前指令 后，停止当前程序的执行，自动转向中断服务程 序，在中断服务程序中，完成一个数据的传送， 之后中断返回至原来的断点处，继续执行。
基本概念——CPU和外围设备的定时
• CPU和外围设备的定时，分为三种情况：
◦ 慢速外围设备 ◦ 中速外围设备 ◦ 高速外围设备
基本概念——CPU和外围设备的定时
• 速度极慢或简单的外围设备：对于这类设备CPU 总是能足够快地作出响应，也可以说，CPU认为 输入的数据一直有效，在这种情况下，CPU只要 接受和发送数据就可以了。
基本概念——CPU和外围设备之间信息交换的方式
• CPU和外设之间信息交换的方式： ◦ 程序查询方式 ◦ 程序中断方式 ◦ 直接内存访问（DMA）方式 ◦ 通道方式
基本概念——CPU和外围设备之间信息交换的方式
1、程序查询方式
• 工作原理：CPU查询外设 已准备好后，才传送数据。
• 特点：CPU与外设间通过 程序同步，CPU被外设独 占，CPU效率低下。
• 特点：能独立地执行用通道指令编写的输入输出 控制程序，产生相应的控制信号送给由它管辖的 设备控制器，继而完成复杂的输入输出过程。
• 要求：需要具有特殊功能的处理器，某些应用中 称为输入输出处理器（IOP）。
计算机组成原理课件(第8章__输入输出系统)
1、定义 在这种方式中CPU需要根据外设的工作 状态来决定何时进行数据传送，它要 求CPU随时对接口状态进行查询，如果 接口尚未准备好，CPU必须等待，并进 行查询。如果已准备好，CPU才能进行 数据的输入输出，这就是程序查询方 式。
2、程序查询方式的数据传送过程 具体步骤： ①向外设发出命令字，请求数据传送； ②从外设状态字寄存器读入状态字； ③检查状态字中的各种约定标志，看数据交换是否 可以进行。 ④若外设就绪，则进行数据传送，否则，重复②、 ③两步，一直到该设备准备好交换数据，发出就 绪信号“READY”为止。 ⑤在数据传送的同时，CPU将I/O接口中的状态标志 复位
4．外围处理机方式 外围处理机(PPU)方式是通道方式的进一步发 展．由于PPU基本上独立于主机工作，它的结 构更接近一般处理机，甚至就是一般的微小型 计算机．在一些系统中，设置了多台PPU，分 别承担I／O控制、通信、维护诊断等任 务．从某种意义上说，这种系统已变成分布式 的多机系统
8.2 程序查询方式
2．程序中断方式
中断是外围设备用来“主动”通知 CPU ，准 备送出输入数据或接收输出数据的一种方 法．通常，当一个中断发生时， CPU 暂停它 的现行程序，而转向中断处理程序，从而可 以输入或输出一个数据．当中断处理完毕后， CPU 又返回到它原来的任务，并从它停止的 地方开始执行程序．这种方式和我们前述例 子的第二种方法相类似．可以看出，它节省 了 CPU宝贵的时间，是管理 I ／ O 操作的一个 比较有效的方法。中断方式一般适用于随机 出现的服务，并且一旦提出要求，应立即进 行．同程序查询方式相比，硬件结构相对复 杂一些，服务开销时间较大
8.3 程序中断方式
8.2.1 中断的基本概念 采用程序查询方式，当外设速度较低 时，CPU大量的时间用于无效的查 询．不能处理其他事务，也不能对其他 突发事件及时作出反应。如何使CPU既 能对突发事件作出及时响应，避免无效 的查询以提高效率呢?
2、程序查询方式的数据传送过程 具体步骤： ①向外设发出命令字，请求数据传送； ②从外设状态字寄存器读入状态字； ③检查状态字中的各种约定标志，看数据交换是否 可以进行。 ④若外设就绪，则进行数据传送，否则，重复②、 ③两步，一直到该设备准备好交换数据，发出就 绪信号“READY”为止。 ⑤在数据传送的同时，CPU将I/O接口中的状态标志 复位
4．外围处理机方式 外围处理机(PPU)方式是通道方式的进一步发 展．由于PPU基本上独立于主机工作，它的结 构更接近一般处理机，甚至就是一般的微小型 计算机．在一些系统中，设置了多台PPU，分 别承担I／O控制、通信、维护诊断等任 务．从某种意义上说，这种系统已变成分布式 的多机系统
8.2 程序查询方式
2．程序中断方式
中断是外围设备用来“主动”通知 CPU ，准 备送出输入数据或接收输出数据的一种方 法．通常，当一个中断发生时， CPU 暂停它 的现行程序，而转向中断处理程序，从而可 以输入或输出一个数据．当中断处理完毕后， CPU 又返回到它原来的任务，并从它停止的 地方开始执行程序．这种方式和我们前述例 子的第二种方法相类似．可以看出，它节省 了 CPU宝贵的时间，是管理 I ／ O 操作的一个 比较有效的方法。中断方式一般适用于随机 出现的服务，并且一旦提出要求，应立即进 行．同程序查询方式相比，硬件结构相对复 杂一些，服务开销时间较大
8.3 程序中断方式
8.2.1 中断的基本概念 采用程序查询方式，当外设速度较低 时，CPU大量的时间用于无效的查 询．不能处理其他事务，也不能对其他 突发事件及时作出反应。如何使CPU既 能对突发事件作出及时响应，避免无效 的查询以提高效率呢?
《计算机组成原理》8-输入输出系统
允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O
计算机组成原理 第08章 总线与输入输出系统
6
8.2.1 总线类型与结构—-分类
按照总线连接对象在计算机系统中所处的层次不同 （位臵）
片内总线 系统总线 通信总线/I/O总线 并行总线 串行总线 专用总线 公用（共享）总线 同步总线 异步总线
7
按照总线中数据线的多少不同（传送信息）
按照总线的使用方式不同
按照总线的传输方式不同（定时）
2
8.1 总线与输入输出系统概述
任何模块间的信息（地址、数据、控制）都是 通过总线来传递的，总线成为了系统的中枢、 信息的通路，自然而然地成为影响系统性能的 一个重要的组成部分。
控制
地址
数据
系 统 总 线
CPU
Cache /主存
I/O 设备1
I/O 设备2
图8.1 利用单总线进行连接通信的计算机系统
11
33
66
8.2.1 总线类型与结构—的20条地址线时，允许寻 址的内存空间有多大？使用PCI总线的32条地 址线时，允许寻址的内存空间又有多大？ 解：
ISA总线内存空间=220个内存单元=1M个内存单元 PCI总线内存空间=232个内存单元=4G个内存单元
总线的标准化
为了充分发挥总线性能、保障兼容性、便于系 统组建，总线需要标准化。 总线标准：正式公布的工业标准和实际存在的 工业标准。符合某种标准的总线称为标准总线。 总线的标准化包括：各种特性、数据传输率、 通信协议、政策协议等一系列规定和约定。 典型的标准总线：ISA、EISA、PCI、PCI-E、 RS232、USB、1394等。同一标准可有多种版 本。
在串行异步通信中，采用了一种更为简单的通 信方式，即在串行异步通信总线中，既不用握 手信号，也没有时钟线，它利用收、发双方事 先约定的数据传输格式和传输速率来协调数据 的传输。 例如，RS232串行异步通信总线。
8.2.1 总线类型与结构—-分类
按照总线连接对象在计算机系统中所处的层次不同 （位臵）
片内总线 系统总线 通信总线/I/O总线 并行总线 串行总线 专用总线 公用（共享）总线 同步总线 异步总线
7
按照总线中数据线的多少不同（传送信息）
按照总线的使用方式不同
按照总线的传输方式不同（定时）
2
8.1 总线与输入输出系统概述
任何模块间的信息（地址、数据、控制）都是 通过总线来传递的，总线成为了系统的中枢、 信息的通路，自然而然地成为影响系统性能的 一个重要的组成部分。
控制
地址
数据
系 统 总 线
CPU
Cache /主存
I/O 设备1
I/O 设备2
图8.1 利用单总线进行连接通信的计算机系统
11
33
66
8.2.1 总线类型与结构—的20条地址线时，允许寻 址的内存空间有多大？使用PCI总线的32条地 址线时，允许寻址的内存空间又有多大？ 解：
ISA总线内存空间=220个内存单元=1M个内存单元 PCI总线内存空间=232个内存单元=4G个内存单元
总线的标准化
为了充分发挥总线性能、保障兼容性、便于系 统组建，总线需要标准化。 总线标准：正式公布的工业标准和实际存在的 工业标准。符合某种标准的总线称为标准总线。 总线的标准化包括：各种特性、数据传输率、 通信协议、政策协议等一系列规定和约定。 典型的标准总线：ISA、EISA、PCI、PCI-E、 RS232、USB、1394等。同一标准可有多种版 本。
在串行异步通信中，采用了一种更为简单的通 信方式，即在串行异步通信总线中，既不用握 手信号，也没有时钟线，它利用收、发双方事 先约定的数据传输格式和传输速率来协调数据 的传输。 例如，RS232串行异步通信总线。
计算机组成原理——输入输出
口
备
串行
命令字
“Strobe”
数据字
命令字
0110 1 000
起
终
始
止
9.09ms 位
位
(3) 同步工作采用同步时标
2× 9.09ms
计算机组成原理与结构
5. I/O 与主机的连接方式
(1) 辐射式连接
外设 Ⅰ 每台设备都配有一套
主
外设 Ⅱ 控制线路和一组信号线
机
外设 Ⅲ 不便于增删设备
(2) 总线连接
周期挪用（周期窃取）
CPU 和 I/O 并行工作
一个存取周期
CPU 执行现行程序 存取周期结束
启动I/O
DMA请求 I/O准备
CPU 执行现行程序 I/O准备
实现I/O与主存之间的传送
计算机组成原理与结构
程序 查询 方式
CPU 执行 现行程序
启动I/O
CPU查询等待并传输I/O数据 I/O 准备及传送
外 部 设 备
计算机组成原理与结构
三、接口类型
1. 按数据 传送方式 分类
并行接口
Intel 8255
串行接口
Intel 8251
2. 按功能 选择的灵活性 分类
可编程接口 Intel 8255、 Intel 8251
不可编程接口 Intel 8212
3. 按 通用性 分类
通用接口
Intel 8255、 Intel 8251
计算机组成原理与结构
一、输入输出系统的发展概况
1. 早期
分散连接
CPU 和 I/O 串行 工作 程序查询方式
2. 接口模块和 DMA 阶段
总线连接 CPU 和 I/O 并行 工作
计算机组成原理-E第8章输入输出系统
第8章 输入输出系统
8.1
主机与外设的连接
8.2 程序查询方式及其接口
8.3 中断系统和程序中断方式
8.4
DMA方式及其接口
8.5
通道控制方式
8.6
总线技术
8.1 主机与外设的连接
8.1.4 输 入输出信 息传送控
制方式
8.1.1 输 入输出接
口
8.1.3 外设的识 别与端口
寻址
8.1.2 接口 的功能和 基本组成
2． 接口的基本组成 如上所述，接口中要分别传送数据信息、控制信息和状态信息，数据信息、控制信息和 状态信息都通过数据总线来传送。大多数计算机都把外部设备的状态信息视为输入数据，而 把控制信息看成输出数据，并在接口中分设各自相应的寄存器，赋以不同的端口地址，各种 信息分时地使用数据总线传送到各自的寄存器中去。接口的基本组成及与主机、外设间的连 接如图 8-1 所示。
（4）按通用性分类 有通用接口和专用接口。通用接口是可供多种外设使用的标准接口，通用性强。专用
接口是为某类外设或某种用途专门设计的。 （5）按输入/输出的信号分类 有数字接口和模拟接口。数字接口的输入输出全为数字信号，以上列举的并行接口和
串行接口都是数字接口。而模数转换和数模转换器属于模拟接口。 （6）按应用来分类 ① 运行辅助接口。运行辅助接口是计算机日常工作所必需的接口器件，包括：数据总
8.1.1 输入输出接口
主机和外设的连接方式有辐射型连接、总线型连接等。输入输出接口（I/O 接口）是主机和外设之间的交接界面，通过接口可以实现主机和外设之间 的信息交换。
主机和外设之间进行信息交换为什么一定要通过接口呢？这是因为主机和 外设各自具有自己的工作特点，它们在信息形式和工作速度上具有很大的 差异，接口正是为了解决这些差异而设置的。
8.1
主机与外设的连接
8.2 程序查询方式及其接口
8.3 中断系统和程序中断方式
8.4
DMA方式及其接口
8.5
通道控制方式
8.6
总线技术
8.1 主机与外设的连接
8.1.4 输 入输出信 息传送控
制方式
8.1.1 输 入输出接
口
8.1.3 外设的识 别与端口
寻址
8.1.2 接口 的功能和 基本组成
2． 接口的基本组成 如上所述，接口中要分别传送数据信息、控制信息和状态信息，数据信息、控制信息和 状态信息都通过数据总线来传送。大多数计算机都把外部设备的状态信息视为输入数据，而 把控制信息看成输出数据，并在接口中分设各自相应的寄存器，赋以不同的端口地址，各种 信息分时地使用数据总线传送到各自的寄存器中去。接口的基本组成及与主机、外设间的连 接如图 8-1 所示。
（4）按通用性分类 有通用接口和专用接口。通用接口是可供多种外设使用的标准接口，通用性强。专用
接口是为某类外设或某种用途专门设计的。 （5）按输入/输出的信号分类 有数字接口和模拟接口。数字接口的输入输出全为数字信号，以上列举的并行接口和
串行接口都是数字接口。而模数转换和数模转换器属于模拟接口。 （6）按应用来分类 ① 运行辅助接口。运行辅助接口是计算机日常工作所必需的接口器件，包括：数据总
8.1.1 输入输出接口
主机和外设的连接方式有辐射型连接、总线型连接等。输入输出接口（I/O 接口）是主机和外设之间的交接界面，通过接口可以实现主机和外设之间 的信息交换。
主机和外设之间进行信息交换为什么一定要通过接口呢？这是因为主机和 外设各自具有自己的工作特点，它们在信息形式和工作速度上具有很大的 差异，接口正是为了解决这些差异而设置的。
大学计算机组成原理 第8章 输入输出系统
输入输出系统
2.慢速或中速的外围设备
这类设备的速度和CPU的速度不在一个数
量级，或者由于设备(如键盘)本身是在不规则
时间间隔下操作的，因此，CPU与这类设备之
间的数据交换通常采用异步定时方式。
输入输出系统
[异步定时过程]：
如果CPU从外设接收一个字，则它首先询问外设 的状态，如果该外设的状态标志表明设备已“准备就 绪”，那么CPU就从总线上接收数据。CPU在接收数据 以后，发出回应信号，告诉外设已经把数据总线上的 数据取走。然后，外设把“准备就绪”的状态标志复 位，并准备下一个字的交换。如果CPU起先询问外设 时，外设没有“准备就绪”，那么它就发出表示外设 “忙”的标志。于是，CPU将进入一个循环程序中等 待，并在每次循环中询问外设的状态，一直到外设发 出“准备就绪”信号以后，才从外设接收数据。
二.程序查询方式的接口 “接口”是总线与I/O设备之间的一个逻辑部 件。它作为一个转换器．用以保证I/O设备 用计算机系统待性所要求的形式发送或接 收信息． 由于主机和I/O设备之间进行数据传送的方式 不同，因而接口的逻辑结构也相应有所不 同。程序查询方式最简单的．
1.设备选择电路 接到总线上的每个设备都预先给定设备地址码．CPU 执行I/O指令时需要把指令中的设备地址送到地址 总线上，用以指示CPU要选择的设备．每个设备接 口电路都包含一个设备选择电路．用它判别地址 总线上呼叫的设备是不是本设备．如果是，本设 备就进入工作状态，否则不予理睬．设备选择电 路实际上是设备地址的译码器． 2．数据缓冲寄存器 当输入操作时，用数据缓冲寄存器来存放从I／O设 备读出的数据．然而送往CPU;当输出操作时。用 数据缓冲寄存器来停放CPU近来的数据，以便送给 I/O设备输出．
白中英计算机组成原理第8章_输入输出系统
① 对I/O接口的控制触发器置1或0，控制其进行某些操作；
• CPU向IO接口发命令字；
② 测试设备的某些状态；
• CPU读取IO接口的状态字；
以数据形式传送 控制、状态信息
③ 输入或输出数据；
• CPU与IO接口之间的数据传送；
2020年5月8日星期五
14
3、程序查询方式的接口
CPU通过地址信号选中某 设备接口；
接口内部组成
数据缓冲寄存器； 就绪触发器RD、忙状态触发器BS、允许中断触发器EI； 中断向量产生逻辑；
CPU的相应部件
中断请求触发器IR、中断屏蔽触发器IM；
程序中断的数据传送过程：
CPU启动外设 外设准备就绪后，向CPU请求中断 CPU接受请求，完成数据传送
2020年5月8日星期五
27
程序中断方式数据传送示意
第7章
1. I/O接口的功能和基本结构
2. I/O端口及其编址 (四) I/O方式
1. 程序查询方式 2. 程序中断方式
中断的基本概念 中断响应过程 中断处理过程 多重中断和中断屏蔽的概念
3. DMA方式
DMA控制器的组成；DMA传送过程。
2020年5月8日星期五
3
8.1 外围设备的速度分级与信息交换方式
特点
可通过改变查询顺序修改设备的优先权； CPU工作效率低；
2020年5月8日星期五
动画演示： 8-3.swf
16
8.3 程序中断方式
8.3.1 8.3.2 8.3.3 8.3.4 8.3.5 8.3.6
中断的基本概念 程序中断方式的基本IO接口 单级中断 多级中断 中断控制器 PC系列机中断机制
• 采用异步定时方式，或称为应答式数据如交：换键；盘、显示器
计算机组成原理第八章输入输出系统
数据缓冲器用于保存CPU内部总线与系统数据总线之间进行 传送的数据。
读/写逻辑决定数据传送的方向，其中IOR为读控制，IOW为 写控制，CS为设备选择，A0为I/O
计算机组成原理第八章输入输出系统
23
8.3.5中断控制器
多个8259进行级联以处理多达64个中断请求。在这种 情况下允许有一个主中断控制器和多个从中断控制器， 称为主从系统。
12
8.3.2程序中断方式的基本接口
设备选择器。设备选择器用来判别总线上 送出的地址（或称呼叫的设备）是否为本 设备，它实际上是设备地址的译码比较电 路。
BS外设接口忙（BuSy）标志 RD外设准备就绪（ReaDy）标志 EI（Enable Interrupt中断允许触发器） IR（Interrupt Request）中断请求触发器 IM（Interrupt Mask）中断屏蔽触发器 ⑨表①示表在示中④控⑤由断⑥将表表制程⑦后服表 中示示信序表受务（示断当允号启示理程②③1在请设许，0动如外序表表）一求备中将外果设通示示表条线动断数⑧设“的过接数示指的作标据表，中中输口据C令请结志“示将断 断入P向 由执求束准E转U该屏请指I外外行信为或备计发向外蔽求令算设设末号“缓就出该机设”，把发传尾接1冲绪组控设接”标向接成出送时收C寄”制备原口志外口P启到，到存标理信的U设I中第动接接M“器志号检中八“发数为信口口中数R章C查断忙出据输“D将号的向断据中服入”置响缓0接；缓C请填输断”务标“P应时冲出口冲求满请U程系志1中，寄中寄发””时统求序；B断C存的存出标，线S入P信器置B器中志U设，口S号的在“；断I备和R；并数一1请；向R”关据，条D求接标闭读“指信口志中至准令号送复断C备执；出P位；就行U一。绪结中”束的标寄1志3存R器D；清
③轮换优先级方式B：要求CPU可在任何时间规定最优 优先级，然后顺序地规定其他IR线上的优先级。
读/写逻辑决定数据传送的方向，其中IOR为读控制，IOW为 写控制，CS为设备选择，A0为I/O
计算机组成原理第八章输入输出系统
23
8.3.5中断控制器
多个8259进行级联以处理多达64个中断请求。在这种 情况下允许有一个主中断控制器和多个从中断控制器， 称为主从系统。
12
8.3.2程序中断方式的基本接口
设备选择器。设备选择器用来判别总线上 送出的地址（或称呼叫的设备）是否为本 设备，它实际上是设备地址的译码比较电 路。
BS外设接口忙（BuSy）标志 RD外设准备就绪（ReaDy）标志 EI（Enable Interrupt中断允许触发器） IR（Interrupt Request）中断请求触发器 IM（Interrupt Mask）中断屏蔽触发器 ⑨表①示表在示中④控⑤由断⑥将表表制程⑦后服表 中示示信序表受务（示断当允号启示理程②③1在请设许，0动如外序表表）一求备中将外果设通示示表条线动断数⑧设“的过接数示指的作标据表，中中输口据C令请结志“示将断 断入P向 由执求束准E转U该屏请指I外外行信为或备计发向外蔽求令算设设末号“缓就出该机设”，把发传尾接1冲绪组控设接”标向接成出送时收C寄”制备原口志外口P启到，到存标理信的U设I中第动接接M“器志号检中八“发数为信口口中数R章C查断忙出据输“D将号的向断据中服入”置响缓0接；缓C请填输断”务标“P应时冲出口冲求满请U程系志1中，寄中寄发””时统求序；B断C存的存出标，线S入P信器置B器中志U设，口S号的在“；断I备和R；并数一1请；向R”关据，条D求接标闭读“指信口志中至准令号送复断C备执；出P位；就行U一。绪结中”束的标寄1志3存R器D；清
③轮换优先级方式B：要求CPU可在任何时间规定最优 优先级，然后顺序地规定其他IR线上的优先级。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
外围处理机方式
8．3 程序中断方式
一、 中断的基本概念
从此过程可以 总结：
1. 发生中断了和 响应中断区别 是什么？
2. 一条指令执行 过程会被中断 吗？
3. 中断周期是由 硬件完成的 4. 当一个中断服 务程序执行结 束后，会马上 响应新的中断 吗？
一些问题：P243
(1) CPU只有在当前一条指令执行完毕后（公操作）才受理设 备的中断请求。（中断源锁存器） (2) 为了正确地返回到原来主程序被中断的断点(PC内容)而继 续执行主程序，必须保存程序计数器PC的内容到堆栈中去，称 保存断点。 (3)在进入设备服务之前，当前程序的CPU状态要保存到堆栈中 去。这些操作叫做保存现场。 (4) 当CPU响应中断后，正要去执行中断服务程序时，可能有另 一个新的中断源向它发出中断请求。（中断屏蔽 寄存器、中断 优先级） (5) 中断处理过程是由硬件和软件结合来完成的。
四、多级中断
每一个中断源都有一个优先级，优先级高的中断 可以打断优先级低的中断的执行，即中断可以嵌 套执行。
•第一，中断请求寄存器，中断屏 蔽寄存器 根据系统的配置不同，多级中断可分为一 •第二，一维和二维，二维在同级 内不能再中断 维多级中断和二维多级中断 •第三，响应逻辑由硬件实现，二 优先权与优先级的区 维采用独立请求与链式查询结合 别是… 一维多级中断是指每一级中断里只有一个中断源 •第四，用堆栈保存现场信息 二维多级中断是指每一级中断里又有多个中断源。
8．2．5 中断控制器
是一个集成电路芯片，它将中断接口与优级判断 等功能汇集于一身。
8259为例
程序中断方式总结
中断请求是外围设备向CPU发出的 CPU响应中断就会执行相应的中断程序 中断处理过程 中断过程是CPU中的中断部件和中断接口配合 完成的 单级中断就是中断程序不能再被打断 中断向量是… 多级中断 中断控制器是中断接口与优先级判断等功能集 成在一起
第8章习题
P269－－1，2，3，6，8，9，11，13
复习第7章
硬磁盘的结构：
记录面 磁道（柱面） 扇区 逻辑记录排列 存储密度（道密度，位密度，面密度）、 存储容量、 平均存取时间[找道时间（平均）＋等待时间(平均)＋信息 传送时间]、 数据传输率
硬磁盘的指标：
硬磁盘的计算
第八章 输入输出系统
计算机的输入输出系统简称为I/O系统 包括I/O接口、 I/O管理部件、有关软件 内容：
加入这两个 过程会有什 么结果？
由硬件完成 由软件完成
开中断 关中断
二、程序中断方式的基本接口
复位
三、单级中断
1.概念：单级中断中，所有的中断源都属于同一 个级别，不允许有中断嵌套。但有中断优先权
2.单级中断源的识别－目标是找中断程序入
口地址
中断向量：中断服务 程序入口地址 P247
例1. 请问：(1)在中断情况下，CPU和设备的优先级如何 (1)在中断情况下，CPU的优先级最低。各设备的优先次序是： 考虑?请按降序排列各设备的中断优先级。 A→B→C→ D→E→F→G→H→I→CPU。 (2)若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的 (2)执行设备B的中断服务程序时IM2IM1IM0=111；执行设备D的中 状态是什么?如果CPU执行设 备D的中断服务程序，IM2， 断服务程序时，IM2IM1IM0=011。（1屏蔽，0不屏蔽；屏蔽同级 IM1，IM0的状态又是什么? 及低级） (3)每一级的IM能否对某个优先级的个别设备单独进行屏蔽? (3)每一级的IM标志不能对某个优先级的个别设备进行单独屏蔽。 如果不能，采取什么办法可达到目的? 可将接口中的EI(中断允许)标志清“0”，它禁止设备发出中断请求。 (4)假如设备C一提出中断请求，CPU立即进行响应，如何调 整才能满足此要求? (4)要使设备C的中断请求及时得到响应，可将设备C从第2级取出来， 单独放在第3级上，使第3级的优先级最高，即令IM3=0即可。
CPU与外围设备之间的定时有 三种方式：
速度极慢或简单的外围设备：在这种情 况下，CPU只要接收或发送数据就可以 了。 慢速或中速的外围设备：CPU与这类设 备之间的数据交换通常采用异步定时方 式，或称为应答式数据交换。 高速的外围设备：采用同步定时方式。
二、 信息交换方式
•程序查询方式和程序中 断方式适用于数据传输率 程序查询方式 比较低的外围设备 程序中断方式 •DMA方式、通道方式和 直接内存访问（DMA）方式 PPU方式适用于数据传输 率比较高的设备。 通道方式
定时方式和信息交换方式 程序查询方式 程序中断方式 DMA方式 通道方式
一、 外围设备的定时方式 ：对于不同速度的外围设备，需 候数据才成
要有不同的定时方式。 为有效？
8．1 外围设备的定时方式与信息交换方 究竟什么时 式
பைடு நூலகம்
•输入过程： (1)CPU把一个地址值放在地址总线上，这一步将选择某一输入设备 (2)CPU等候输入设备的数据成为有效； (3)CPU从数据总线读入数据，并放在一个相应的寄存器中。 •输出过程： (1)CPU把一个地址值放在地址总线上，选择输出设备； (2)CPU把数据放在数据总线上； (3)输出设备认为数据有效，从而把数据取走。