EDA实验指导书
EDA实验指导书_2
EDA 技术与VHDL实验指导书通信实验室编制2012年9月实验一组合电路的设计 (3)实验二时序电路的设计.................................错误!未定义书签。
实验三8位全加器的设计................................错误!未定义书签。
实验四含异步清零和同步时钟使能的加法计数器的设计错误!未定义书签。
实验五十六进制七段数码显示译码器设计.错误!未定义书签。
实验六数控分频器的设计.............................错误!未定义书签。
实验七序列检测器的设计.............................错误!未定义书签。
实训一组合电路的设计一、实验目的熟悉QuartusⅡ的VHDL文本设计流程全过程, 学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
二、实验内容1: 首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤, 给出仿真波形。
最后在实验系统上进行硬件测试, 验证本项设计的功能。
2：将此多路选择器看成是一个元件mux21a, 利用元件例化语句描述一个双2选1多路选择器, 并将此文件放在同一目录中。
三、实验仪器ZY11EDA13BE型实验箱通用编程模块, 配置模块, 开关按键模块, LED显示模块。
四、实验原理1.2选1多路选择器的VHDL源代码ENTITY mux21a ISPORT ( a, b, s: IN BIT;y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s)BEGINIF s = '0' THEN y <= a ; ELSE y <= b ;END IF;END PROCESS;END ARCHITECTURE one ;下图为本例2选1多路选择器的仿真图形2.双2选1多路选择器以下是部分参考程序:...COMPONENT MUX21APORT ( a, b, s : IN STD_LOGIC;y : OUT STD_LOGIC);END COMPONENT ；...u1 : MUX21A PORT MAP(a=>a2, b=>a3, s=>s0, y=>tmp);u2 : MUX21A PORT MAP(a=>a1, b=>tmp, s=>s1, y=>outy);END ARCHITECTURE BHV ;五、实验报告:根据以上的实验内容写出实验报告, 包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
EDA实验指导书
实验一 MAX+PLUSII软件的使用[实验目的] 掌握MAX+PLUSII软件的使用。
[实验内容] 学习MAX+PLUSII软件的设计操作步骤。
[实验原理] MAX+PLUSII软件介绍。
MAX+PLUSII软件功能简介：1 原理图输入（Graphic Editor）MAX+PLUSII软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功能形成的功能块。
2 硬件描述语言输入(Text Editor)MAX+PLUSII软件中有一个集成的文本编辑器,该编辑器支持VHDL,AHDL和Verilog硬件描述语言的输入,同时还有一个语言模板使输入程序语言更加方便,该软件可以对这些程序语言进行编译并形成可以下载配置数据。
3 波形编辑器(waveform Editor)在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编辑器可以生成和编辑仿真用的波形（*.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。
4 编译与仿真当设计文件被编译好,并在波形编辑器中将输入波形编辑完毕后,就可以进行行为仿真了,通过仿真可以检验设计的逻辑关系是否准确。
5 器件编程当设计全部完成后,就可以将形成的目标文件下载到芯片中,实际验证设计的准确性。
[实验步骤]设计过程如下：1)输入项目文件名(File/Project/Name)2)输入源文件(图形、VHDL、AHDL、Verlog和波形输入方式)(Max+plusⅡ/graphic Editor, Max+plusⅡ/Text Editor, Max+plusⅡ/Waveform Editor)3)指定CPLD型号(Assign/Device)4)设置管脚、下载方式和逻辑综合的方式(Assign/Global Project Device Option,Assign/Global Logic Synthesis)5)保存并检查源文件(File/project/Save & Check)6)指定管脚(Max+plusⅡ/Floorplan Editor)7)保存和编译源文件(File/project/Save & Compile)8)生成波形文件(Max+plusⅡ/Waveform Editor)9)仿真(Max+plusⅡ/Simulator)10)下载配置(Max+plusⅡ/Programmer)[实验报告要求]不做要求。
电子设计自动化(eda)实验指导书
电子设计自动化（EDA）实验指导书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗的可编程逻辑器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA/CPLD之争在所难免。
然而PLD器件具有先天的竞争优势，那就是可以反复编程，在线调试。
EDA技术正是这场较量的推动引擎之一。
一般来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由EDA软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera 公司的MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司的Foundation 、ISE软件，Lattice公司的ispExpert软件，Actel公司的Libero 软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的EDA技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
EDA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板的灵活结构，可方便进行基于不同PLD芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
EDA实验指导书1209
实验一QuartusII软件应用一、实验目的1、熟悉EDA开发平台的基本操作。
2、掌握EDA开发工具的图形设计方法。
3、掌握图形设计的编译与验证方法。
二、实验仪器PC机一台QuartusII软件三、实验内容1、实验原理图：建立一个4-bit 计数器图形设计文件（如图1.1示）；图 1.1 图形设计例图对上述计数器进行功能和时间仿真，验证其功能并测试其最高工作频率。
利用向导创建一个新器件（6位全加器：使能、流水线等参数自行设定）。
2、实验步骤：①新建一个文件夹，一般在F盘里。
②打开QuartusII软件，选择File/New,在弹出的窗口中选Device Design Files选项卡，再选择Block Diagram/Schematic 选项，单击OK后打开图形编辑窗口。
③选择File/Save As命令，保存文件在已经创建的文件夹里。
当出现询问是否创建工程的窗口，应当单击是进入创建工程流程，否则要重新创建工程把文件添加进去。
④打开工程中的原理图文件，在原理图编辑窗口的任何一个位置右击，将出现快捷菜单，选择Insert /Symbol命令，出现元件输入对话框，选择相应的器件，并连接好电路，然后分别在input和output 的PIN NAME上双击使其变黑色，再分别输入引脚名。
⑤选择Processing/Start Compilation命令，进行全程编译。
⑥打开波形编辑器，选择File/New，在New中选择Other Files中的 Vector Waveform File 选项，单击OK，出现空白的波形编译窗口⑦选择File/Save As命令，存盘。
文件名一定要与原理图文件名一致。
然后添加相应的端口信号节点到波形编辑器中，设置合理的输入信号。
⑧选择Processing/Start Simulation，进行波形仿真。
⑨选择Tools/MegaWizard Plug-In M anager,根据向导提示创建一个６位全加器。
EDA实验指导书
EDA技术实验指导书2012.09第一章针对HDL设计的EDA基本实验与设计实验1．计数器设计(1) 实验目的：熟悉Quartus II的Verilog/VHDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
(2) 实验原理：参考教材[1]3.3节。
实验程序为例(3) 实验内容1：根据教材[1]的4.1节在Quartus II上对例3-22进行编辑、编译、综合、适配、仿真。
说明例中各语句的作用。
给出其所有信号的时序仿真波形，根据波形详细描述此设计的功能特点，包括RST、EN、LOAD、DA TA，CLK等信号等异步和同步特性。
查阅编译后的计数器的时序特点，从时序仿真图和编1 原理图示意图译报告中了解计数时钟输入至计数数据输出的延时情况，包括设定不同优化约束后的改善情况以及当选择不同FPGA后的延时情况，给出分析报告。
(4) 实验内容2：用教材[1]第4章介绍的不同方式锁定引脚并硬件下载测试。
引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告。
硬件实验中，注意测试所有控制信号和显示信号，包括RST、EN、LOAD、DA TA等的同步、异步特性，进位信号等。
时钟CLK换不同输入：手动有抖动或无抖动键输入，1Hz或4Hz时钟脉冲输入，这需要附录1.3的模块B4板才能获得，或直接使用KX_DN5/7系列EDA/SOPC实验系统。
(5) 实验内容3：使用SignalTap II对此计数器进行实时测试，流程与要求参考教材[1]第4章，给出报告。
(6) 实验内容4：从设计中去除SignalTap II，要求全程编译后，将生成的SOF文件转变成用于配置器件EPCS4的压缩的间接配置文件*. jic，并使用USB-Blaster对实验板上的EPCS4进行编程，最后进行验证。
编程和全程编译前，按教材[1]图4-6所示，设定所有控制和参数。
(7) 实验内容5：为此项设计加入一个可用于SignalTap II采样的独立的时钟输入端CLK0。
EDA实验指导书(已改)
10-11学年第二学期《EDA实验指导书》（试用）学时：12班级：机电811、812指导教师：孙立香盐城纺织职业技术学院机电系电子教研室目录实验一 Protel 99 SE 启动、建库、文件环境参数设置 (3)实验二熟悉元器件库，编辑简单原理图 (5)实验三电路原理图设计 (6)实验四原理图元件制作 (9)实验五 PCB 设计基础 (11)实验六 PCB 图元件制作 (12)附加印制电路板设计 (14)实验一 Protel 99 SE 启动、建库、文件环境参数设置一、实验目的1 ．熟悉 scH 99 的基本界面。
2 ．学会文件环境参数设置。
二、实验内容1. 启动 Protel99SE ，建立名为 MYPRO 的文件夹，并在文件夹中建立名为MYFIRST 的设计数据库文件。
提示：单击桌面上的 Protel99SE 快捷图标，进入 Protel99SE 设计环境。
若环境中已经有设计数据库文件，就执行菜单 File/Close Design 将其关闭。
若环境中没有设计数据库文件，就执行菜单 File/New ，在弹出的窗口中，单击Browse 按钮，在弹出的文件名输入窗口中建立 MYPRO 的文件夹，并在文件夹中建立 MYFIRST 的设计文件。
2. 在练习 1 的基础上，建立名为 FIRSCH 的原理图文件，并进入原理图设计窗口。
提示：执行 File/New 菜单，在弹出的窗口中选择 Schematic Document 图标。
3. 设置原理图的图纸尺寸为 A0 ，去掉可视栅格，去掉标题栏。
提示：在原理图设计环境中，执行菜单 Design/Options ，在弹出的窗口中选择 Sheet Options 页面，在页面右上角的 Standard Styles 下拉框中选择A0 。
4. 把光标设置成大十字，并把光标移动到图纸边沿时的移动速度设置为 Auto Pan Recenter 。
提示：设置光标：在原理图设计环境中，执行菜单 Tools/Preferences ，在弹出的窗口中选择 Graphical Editing 页面，然后在该页面 Cursor/Grid Options 区域的 Cursor Type 下拉列表框中选择 Large Cursor 90 。
EDA实验指导书(最新)
EDA技术实验指导书吕常智尹唱唱卫阿盈山东科技大学信息与电气工程学院EDA实验室使用说明本实验指导书适用于EDA技术、VHDL语言及电子设计自动化等相关课程使用。
它们都属于实践性很强的软件应用类课程，主要包含电子线路设计与仿真（EWB，MuiltSim等）、电子线路原理图与印刷电路板的设计与绘制（Protel99SE、PowerPCB等）、可编程逻辑器件CPLD/FPGA、VHDL语言及其应用设计（MAX+PlusII/QuartusII）等相关内容，涉及到电子信息、通信工程、电气技术、自动化、生物医学等所有电气信息类专业。
基于以上原因，在设计本实验指导书时考虑到各专业和课程的需要，安排了有关EWB的实验一个，Protel99SE的实验两个，基于CPLD/FPGA的VHDL语言的实验十七个。
二十个实验中包含验证性实验9个、设计性实验2个、综合性实验9个（具体请查看试验大纲）。
实验的设计强调了提高学生的实践动手能力和创新设计能力，实验时，课程教师可以根据专业和课程的需要进行选择。
由于所有试验都是基于软件开发平台的上机操作完成，实现设计和运行的方法较多，因此本指导书没有固定实验步骤和规定试验结果记录方式，这些在书写报告时由实验者自己拟定。
另外，本实验指导书基于EDA 实验系统GW48-PK3编排，有关试验系统的默认设置及相关资料请参考附件1，并要求学生实验时一定注意预览。
当然，由于涉及的知识面比较广，时间紧迫，水平也比较有限，实验的编排不一定非常合理，书中也难免有误，不当之处敬请课程教师、实验指导教师及实验指导书使用者批评指正。
目录试验一EWB设计应用 (1)试验二Protel99SE 原理图设计 (4)试验三Protel99SE 印刷板设计 (5)试验四Max+plusII/QuartusII软件应用 (7)试验五VHDL软件设计 (8)试验六3-8译码器 (9)试验七组合逻辑电路的VHDL描述 (10)试验八触发器的VHDL描述 (11)试验九扫描显示驱动电路 (13)试验十VHDL硬件设计 (15)试验十一数字钟 (18)试验十二字符发生器 (19)试验十三模拟信号检测 (20)试验十四函数信号发生器 (22)试验十五VHDL硬件设计 (23)试验十六序列检测器设计 (27)试验十七嵌入式锁相环PLL的应用实验 (28)试验十八信号采集与频谱分析 (30)试验十九循环冗余校验CRC模块设计 (32)试验二十USB与FPGA通信实验 (33)附录1 GW48 EDA/SOPC主系统使用说明 (35)实验一EWB设计应用一、实验目的1、熟悉EWB的使用环境和EWB使用一般步骤。
EDA实验指导书全
实验一Quartus II开发环境入门一、实验目的1、了解QuartusII软件及基本操作2、熟悉图形编辑器Block Builder/Schematic File的设计输入3、掌握电路的编译和适配4、掌握电路仿真与时序分析5、熟悉3/8线译码器工作原理和五人表决器设计二、实验原理1、以3/8线译码器为例，总体思路以EP1C3中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七个彩灯上显示。
2、三、实验步骤主要仪器和设备：计算机，EDA实验箱。
步骤一：1、建立工程，设计输入。
选择菜单“File”→“New Preject Wizard”将设计文件加入工程中：点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)。
Cyclone系列的EP1C3T144C8按下“Next”后，出现仿真工具选择对话框。
不作任何选择。
4、完成设置点击“Next”后，完成工程的设定，点击“finish”。
步骤二：1、选择File/New或点击主菜单中的空白图标，进入新建程序文件状态，选择VHDL file 。
VHDL程序文件的扩展名是：* .vhd程序代码：-- A simple 3 to 8 decoderlibrary ieee;use ieee.std_logic_1164.all;entity decoder isport ( inp: in std_logic_vector(2 downto 0);outp: out std_logic_vector(7 downto 0)); end decoder;architecture behave of decoder isbeginoutp(0) <= '1' when inp = "000" else '0';outp(1) <= '1' when inp = "001" else '0';outp(2) <= '1' when inp = "010" else '0';outp(3) <= '1' when inp = "011" else '0';outp(4) <= '1' when inp = "100" else '0';outp(5) <= '1' when inp = "101" else '0';outp(6) <= '1' when inp = "110" else '0';outp(7) <= '1' when inp = "111" else '0';end behave;步骤三：1、选择菜单“File”→“New ” →“ Schematic File”，即弹出原理图编辑框。
EDA 实验指导书
EDA技术基础实验指导书海南大学信息学院编目录实验一MAX –plusII及开发系统使用 1 实验二高速四位乘法器设计7 实验三秒表的设计9 综合性设计性实验实验四序列检测器的设计12 实验五数字频率计的设计14 数字密码锁17 交通灯控制器182EDA实验指导书实验一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
3(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
EDA技术实验指导书
《EDA技术》实验指导书面向专业：通信工程信息工程自动化电子信息工程电气工程及其自动化信息与通信工程学院2016年9月前言一、课程性质本课程是电子信息工程、通信工程、信息工程和自动化专业必修的专业实验课程。
通过本课程的教学，使学生掌握EDA技术的开发流程，学会利用以硬件描述语言为描述工具，以可编程逻辑器件为实现载体，在数字系统设计领域熟练应用EDA技术，使其具备研究和开发现代数字系统的能力。
二、专业安排本系统分为多个模块，适合通信工程、信息工程、自动化、电子信息工程、电气工程及其自动化等专业使用。
三、本书特点本实验指导书的特点是引入工程项目机制来管理实验项目，着重培养学生的方案设计、算法分析和现场调试能力，为培养卓越工程师打下坚实的基础。
目录前言 (I)第一章实验系统 (1)1.1 系统整体结构 (1)1.2 核心板 (1)1.3 基础扩展模块 (2)1.4 自动控制模块 (3)1.5 信号处理模块 (3)1.6 通信接口模块 (4)第二章开发平台简介 (5)2.1 Quartus II简介 (5)2.2 Quartus II开发流程 (5)第三章实验项目 (9)实验1 平台应用及全加器设计 (9)实验2 信号发生器设计 (11)实验3 数字电压表设计 (13)实验4 数字频率计设计 (16)实验5 交通灯控制器设计 (19)第一章实验系统1.1 系统整体结构本实验指导书采用的EDA综合实验开发系统是我院电子信息与通信技术实验教学中心自主研制，整体结构如图所示。
1.2 核心板核心板采用Altera公司的EP4CE22E22C8N芯片，具有低内核电压、低功耗的特点。
芯片内部具有22320个逻辑单元，594kbit RAM嵌入式储存器，66个嵌入式18×18乘法器，4组通用PLL。
1、DIP开关主要功能是控制高低电平，通过手动控制为系统提供稳定的逻辑信号。
系统总共提供了3位拨档开关，当开关的档位在上方时则输出高电平“1”，反之则为低电平“0”。
EDA实验指导书
EDA实验指导书计算机科学与技术系2008.09目录实验一Quartus II 开发环境实验 (3)实验二半加器 (18)实验三全加器 (19)实验四多路数据选择器 (21)实验五编码器 (23)实验六7段数码管控制接口 (25)实验七计数器 (28)实验八MOORE机 (30)实验九MEALY机 (34)实验十串入/并出移位寄存器 (38)实验十一并入/串出移位寄存器 (40)实验十二数字钟 (42)实验一Quartus II 开发环境实验一、实验目的：1、通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：Quartus II软件的基本操作与应用三、实验内容：学习Quartus II软件的基本操作并设计3人表决器一．Quartus II 7.2 启动◆方法一、直接双击桌面上的图标，可以打开Quartus II 7.2 软件；◆方法二、执行：【开始】→【程序】→【Altera】→【Quartus II 7.2】→【Quartus II 7.2 TalkBackInstall】菜单命令，可以打开软件。
◆启动软件后，若你的电脑没有连接到Internet互联网，会出现提示，提示你没有连接到Altera的官方网站，将无法获得更新的资源。
点击〖确定〗继续，因为这不影响软件的正常使用。
二．Quartus II 7.2软件界面Quartus II 7.2软件的默认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真的结果显示窗口和工程编辑工作区组成。
三．Quartus II 7.2软件使用1. 新建项目工程使用QuartusII7.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件（CPLD、FPGA）中。
《EDA》实验指导书--精讲
辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院2013年6月目录目录 (1)实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。
实验二半加器 . (2)实验三带进位输入的8位加法器 (4)实验四数据比较器 (6)实验五编码器 (9)实验六组合逻辑电路的设计 (12)实验七计数器 (14)实验八触发器功能的模拟实现 (17)（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器实验类型： 验证性实验课时： 2指导教师： 李海成 时 间：201 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1.设计并实验一个一位半加器2.掌握CPLD/FPGA 组合逻辑设计基本方法。
二、 实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、输出，如图2-1。
图2-1 一位半加器示意图表2-1一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=三、 实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。
四、 实验记录五、实验注意事项1.提前编辑实验程序。
2.根据教师要求正确操作，并检验逻辑的正确性六、思考题1.EDA半加器实现与数字电路设计方法的根本区别。
2.简述EDA设计半加器的不同方法，并比较其优缺点。
3.心得体会及其他。
实验三 带进位输入的8位加法器实验类型： 验证性实验课时： 2 指导教师：时 间：200 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1. 设计并实现一个8位全加器2. 掌握EDA 中模块调用方法 二、 实验原理利用实验二构建的半加器构建一位的全加器，然后设计一个8 位的全加器，其框图如图4-1所示。
EDA实验指导书_实验指导06_EDA_硬件综合实验
“电子设计自动化(EDA)”实验指导书(六)一、实验课程编码：105009二、实验课程名称：电子设计自动化(EDA)三、实验项目名称：综合硬件实验二(带时分秒按键调整和静态数码管显示的数字钟)四、实验目的1）学会看硬件原理图，2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力五、主要设备1）PC机，2）硬件实验箱，3）Max plusII软件开发平台。
六、实验内容1．6个数码管静态显示驱动2．按键模式选择(时\分\秒)与调整控制3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。
要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
七、实验步骤1．打开Max plusII ，连接实验箱上的相关硬件资源，如下图1所示。
2．建立新文件，选择文本类型或原理图类型。
3．编写程序。
4．编译5．仿真，加载程序到芯片，观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确，则修改程序，再编译，直到正确。
图1 综合硬件实验二对应的硬件资源连接八、实验结果直接观察实验箱的数码管显示、操作按键进行控制和调整。
数字钟包括正常的时分秒计时，DS2B DS1B.125 H z.25 H z.5 H zH zH zH zH z4 H z56 H z024 H z096 H z6384 H z2768 H z5536 H z50 K H z.5 M H zM H zM H z2 M H z4 M H zHour 00-23 Minute 00-59Second 00-59实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒。
adjust 递增调整时分秒，mode按键循环调整模式。
EDA技术实验指导书
实验一 QuartusII 软件使用方法一、QuartusII简介QuartusII是Aitera公司推出的新一代开发软件，适合于大规模逻辑电路设计。
QuartusII支持多种编辑输入法，包括原理图输入法，VHDL、VerilogHDL 和AHDL的文本输入法，符号编辑输入法，以及内存编辑输入法。
QuartusII与MATLAB和DSP Buider结合可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具，与SOPC Buider结合，可实现与SOPC系统开发。
二、设计流程2.1设计流程图图1-12.2创建工程首先建立工作库目录F：\ 0620101 \ sy1.（注意：文件夹名不能用中文。
）执行菜单File\New Preject Wizard命令，对“工程设置”对话框进行设置。
图1-2 工程设置图中第一行表示工程所在的工作库文件夹,第二行表示此项工程的工程名，工程名可以取任何其它的名，也可直接用顶层文件的实体名作为工程名，第三行是当前工程顶层文件的实体名。
单击Finish按钮，在工程管理窗中可以看到本工程项目的层次结构和各层次的实体名。
2.3设计输入2.3.1 VHDL文本输入选择菜单File\New，在New窗口中的Device Design Files中选择文件的类型为VHDL File (如图1-4所示)。
在VHDL文本编译窗中输入VHDL程序后保存，存盘文件名应该与实体名一致，扩展名为*.vhd。
图1-4 文件类型选择2.3.2 原理图输入在图 1－4中选择Block Diagram/Schematic File进入原理图编辑器。
如图1- 5所示。
图1－5 原理图编辑执行命令：Edit\Insert Symbol 或双击鼠标左键，将出现元件选择对话框，如图1－6。
进行器件选择和输入逻辑电路符号及进行电路连接，如图1－7。
绘制完成后，点击保存按钮，对原理图进行保存，扩展名为*.bdf。
EDA实验指导书
实验三 简易一位数码显示系统（4 小时）
一 实验目的 1． 掌握典型数码显示系统组成及工作原理。 2． 掌握基本组合逻辑电路的 FPGA 实现。 3． 熟练应用 Quartus II 进行 FPGA 开发。 硬件需求 1．EDA/SOPC 实验箱一台。 实验原理
二 三
图 3-1 一位数码显示系统 图 3-1 中 0~9 对应十个拨段开关（或按钮） ，bmq 为二-十进制编码器，负责对 0~9 进行二十制编码 （例如 8421 码） ， xian 为显示译码器。 具体原理参见数字电子技术教材或相关课件。 四 实验内容 本实验要完成的任务是设计一个一位数码显示器。 具体的实验过程就是利用 EDA/SOPC 实验箱上的拨挡开关模块的 K1～K9 作为电路输入，电路输出接八段码显示器，K1～K9 若 无动作则显示 0，否则显示对应数字。 五 实验步骤 完成四位全加器的实验步骤如下： 1．首先打开 Quartus II 软件，新建一个工程，并新建一个 VHDL File。 2．按照自己的想法，编写 VHDL 程序 3．对自己编写的 VHDL 程序进行编译并仿真。 4．仿真无误后，根据附录一的引脚对照表，对实验中用到的拨挡开关 及 LED 进行管脚绑定，然后再重新编译一次。 5．用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中。 6．观察实验结果是否与自己的预期想法相吻合。
二 三
S
4 R 5
B 6 Q S
5 6
B 4 Q
图 4-1 基本触发器电路图
成，也可以由两个或非门交叉耦合组成。现在以两个与非门组成的基本触发器为例，来分析 其工作原理。根据与非逻辑关系，可以得到基本触发器的状态转移真值表及简化的真值表， 如下表 2-2 所示： 状态转移真值表 简化真值表
EDA技术实验指导书
可编程逻辑设计实验指导书2010.9实验一利用原理图输入法设计简单组合电路一、实验目的：熟悉QuartusII软件界面, 学习简单组合电路的多层次化电路设计方法，掌握文本输入和原理图输入设计方法。
掌握时序仿真测试及测试结果分析的方法。
二、实验原理：三选一数据选择器可以由两个二选一数据选择器构成，原理图如图1 所示。
图1 三选一数据选择器上图中，二选一数据选择器MUX21A的功能如下：当s=0时，y=a；当s=1时，y=b 。
两个MUX21A 如上图连接后，实现三选一功能s1s0=00,outy=a1；s1s0=01,outy=a1；s1s0=10,outy=a2；s1s0=11,outy=a3。
三、实验内容：1.利用QuartusⅡ完成2选1多路选择器MUX21A的文本编辑输入，然后编译、仿真，检查程序设计正确无误后，生成一个元件待用。
给出文本设计文件和仿真波形图。
entity mux21a isport (a,b:in bit;s:in bit;y:out bit);end entity mux21a;architecture one of mux21a isbeginy<=a when s='0' else b;end architecture one;INCLUDEPICTURE "C:\\Documents and Settings\\Administrator\\Application Data\\Tencent\\Users\\970546411\\QQ\\WinTemp\\RichOle\\97Y2MLW9QPY[F5VI2 9$OZ{2.jpg" \* MERGEFORMATINET2.利用原理图输入法，按照图1进行连线，完成三选一电路的设计。
然后编译、仿真测试，结果正确后锁定管脚，下载到FPGA芯片中，进行硬件测试。
给出原理图设计文件和仿真设计图。
《EDA》实验指导书
EDA技术与应用实验指导书实验一MAX+PLUSII 软件使用实验一 实验目的1 熟悉MAX+PLUSII 软件的使用2 了解图形法的设计过程 二 实验内容1 在MAX+PLUSII 环境下，执行“File ”→“New ”命令，弹出如图1.1所示的“编辑文件类型”对话框，选择“Graphic Editor file ”后单击“OK ”按钮，进入MAX+PLUSII 图形编辑方式，其界面如图1.2所示。
图形编辑界面中的空白处，即原理图编辑区，相当于一张空白图纸，设计者可以在此画出自己的电路设计图。
图1.1 编辑文件类型对话框图形编辑器文件 符号编辑器文件 文本编辑器文件 波形编辑器文件图1.2图形编辑器界面在原理图编辑区的任何一个空白位置上双击鼠标的左键，将弹出一个“元件选择”对话框，如图1.3所示。
调出所需的器件后，连线，修改输入输出引脚的名称，存盘。
原理图如下：由此输入所需的元件名用户自己设置的元件库基本逻辑元件库老式宏函数元件库参数可设置的强函数元件库基本逻辑元件库的元件图1.3 元件选择对话框 图1.4 模12进制原理图2 编译执行“File ” →“Project ” →“Set Project Current File ”。
单击“MAX+plusII ” →“Compiler ”,在弹出的编译对话框中单击“Start ”按钮，即可对当前文件进行编译。
如果当前文件不存在问题，编译后的结果如图2.1所示。
在编译中，MAX+plusII 自动完成编译网表提取（Compiler Netlist Extractor ）、数据库建立（Database Bulder ）、逻辑综合（Logic Synthesizer ）、逻辑分割（Partitioner ）、适配（Fitter ）、延时网表提取（Timing SNF Extractor ）和编译文件汇编（Assembler ）等操作，并检查设计文件是否正确。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA技术实验指导书2012.09第一章针对HDL设计的EDA基本实验与设计实验1．计数器设计(1) 实验目的：熟悉Quartus II的V erilog/VHDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
(2) 实验原理：参考教材[1]3.3节。
实验程序为例3-22，设计流程参考本章。
(3) 实验内容1：根据教材[1]的4.1节在Quartus II 上对例3-22进行编辑、编译、综合、适配、仿真。
说明例中各语句的作用。
给出其所有信号的时序仿真波形，根据波形详细描述此设计的功能特点，包括RST、EN、LOAD、DATA，CLK等信号等异步和同步特性。
查阅编译后的计数器的时序特点，从时序仿真图和编译报告中了解计数时钟输入至计数数据输出的延时情况，包括设定不同优化约束后的改善情况以及当选择不同FPGA后的延时情况，给出分析报告。
(4) 实验内容2：用教材[1]第4章介绍的不同方式锁定引脚并硬件下载测试。
引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告。
硬件实验中，注意测试所有控制信号和显示信号，包括RST、EN、LOAD、DATA等的同步、异步特性，进位信号等。
时钟CLK换不同输入：手动有抖动或无抖动键输入，1Hz或4Hz时钟脉冲输入，这需要附录1.3的模块B4板才能获得，或直接使用KX_DN5/7系列EDA/SOPC实验系统。
(5) 实验内容3：使用SignalTap II对此计数器进行实时测试，流程与要求参考教材[1]第4章，给出报告。
(6) 实验内容4：从设计中去除SignalTap II，要求全程编译后，将生成的SOF文件转变成用于配置器件EPCS4的压缩的间接配置文件*. jic，并使用USB-Blaster对实验板上的EPCS4进行编程，最后进行验证。
编程和全程编译前，按教材[1]图4-6所示，设定所有控制和参数。
(7) 实验内容5：为此项设计加入一个可用于SignalTap II采样的独立的时钟输入端CLK0。
计数时钟可以低一点，而采样时钟可高一些，如选择clock0=2MHz，而计数时钟CLK可分别选择256Hz、16384Hz、6MHz，并进行实时测试。
(8) 实验内容6：建立一个原理图工程，将教材[1]例3-22文件变成图4-1所示的CNT10元件。
然后按照此图的连接方式完成设计。
对此电路进行仿真，并说明此电路的功能特点。
如何利用此电路设计一个不同模的计数器，或可预置的分频器? 最后在开发板上硬件实现，验证分频情况。
(9) 实验内容7：利用Synplify综合教材[1]例3-22，并用QuartusII适配和下载验证。
利用Chip Planner分别对此计数器的RST 和所有输出位取反，然后下载验证。
(10) 实验报告：将实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果写进实验报告。
示例路径：\KX_DN7\EDA_EP3C5E\EXPERIMENTs\EXP3_CNT10B（注意参考对应的ppt实验指导课件，以下大部分实验示例都包含对应的ppt实验指导课件）。
PPT文件路径：\KX_DN7\EDA_EP3C5E\EXPxx_PPT_3C5E，此路径也对应以下KX_DN5/7系列创新实验开发系统的实验示例和对应的ppt实验指导课件。
另请注意，对多数实验都给出了经硬件验证调试好的演示示例，目的就是为读者能顺利完成实验验证或设计，有的示例的目的是希望能启发或引导读者完成更有创意的设计，其中一些示例尽管看上去颇有创意，但都不能说是最佳或最终结果，这给读者留有许多改进和发挥的余地。
此外还有少数示例未提供源代码，是考虑到实验示例设计者的著作权，这些示例仍能给读者在设计的可行性、创意和创新方面以宝贵的启示。
示例分两部分：对应KX_DN5/7系统，在文件夹\KX_DN7\EDA_EP3C5E\EXPERIMENTs中的示例包含完整的源代码，并公开全部设计；而在文件夹\KX_DN7\EDA_EP3C5E\DEMOs中的设计，仅供演示，无源代码。
所有的示例演示操作都有详细说明，可分别参考对应文件夹中的PDF/PPT文件。
实验2．多路选择器设计(1) 实验目的：进一步熟悉Quartus II的V erilog/VHDL文本设计流程，组合电路的设计仿真和硬件测试。
(2) 实验内容1：根据教材[1]4.1节的流程，利用Quartus II完成4选1多路选择器（例3-2）的文本编辑输入(MUX41a.v)和仿真测试等步骤，给出教材[1]图3-5所示的仿真波形。
(3) 实验内容2：在实验系统上硬件测试，验证此设计的功能。
对于引脚锁定以及硬件下载测试，a、b、c和d分别接来自不1 原理图示意图同的时钟或键；输出信号接蜂鸣器（5E+板的引脚标于板上）。
最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使蜂鸣器输出不同音调）。
(4) 实验内容3：对V erilog/VHDL 不同描述方式的4选1多路选择器进行硬件实验，比较它们的特性。
(5) 实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
参考ppt 实验指导课件。
示例文件路径：/EDA_EP3C5E/EXPERIMENTs/EXP0_MUX41/MUX41B 。
分别按下或放开键K1，K2，蜂鸣器将发出4种不同声音。
实验3．8位全加器设计(1) 实验目的：熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握文本和原理图输入方式设计的详细流程。
(2) 实验原理：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout 与相邻的高位加法器的最低进位输入信号cin 相接。
(3) 实验内容1：按照教材[1]4.5.1节完成半加器和1位全加器的设计，包括用文本或原理图输入，编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个元件符号入库。
(4) 实验内容2：参考教材[1]4.6节，使用keep 属性，在仿真波形中了解信号e 的输出情况。
(5) 实验内容3：参考教材[1]4.6，4.7节，使用keep 属性和SignalProbe ，在实验板上观察信号e 随输入的变化情况。
(6) 实验内容4：建立一个更高层次的原理图或文本设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。
实验4．原理图输入法设计频率计(1) 实验目的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。
完成8位十进制频率计的设计。
(2) 原理说明：利用教材[1] 4.5节介绍的2位计数器模块，连接它们的计数进位，用四个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。
最后按照设计流程和方法即可完成全部设计。
(3) 实验内容1：首先根据教材[1] 4.5节完成2位频率计的设计，包括各模块和顶层系统的仿真测试，然后进行硬件测试。
(4) 实验内容2：设计一个全新的电路，能取代教材[1] 图4-53电路的功能，仿真并硬件测试。
(5) 实验内容3： 然后建立一个新的原理图设计层次，在此基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。
(6) 实验报告： 给出各层次的原理图、工作原理、仿真波形，详述硬件实现过程验结果。
KX_DN5/7实验系统演示示例： \KX_DN7\EDA_EP3C5E\EXPERIMENTs\EXP10_FTEST_6LED 实验5．十六进制7段数码显示译码器设计(1) 实验目的：学习7段数码显示译码器的V erilog/VHDL 硬件设计。
(2) 实验原理：7段数码是纯组合电路。
通常的小规模专用IC ，如74或4000系列的器件只能作十进制BCD 码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的。
为了满足十六进制数的译码显示，最方便的方法就是利用V erilog/VHDL 译码程序在FPGA 中来实现。
所以首先要设计一段程序。
该程序可按照教材[1]例3-2的case 语句表述方法，再根据表4-1的真值表写出程序。
设输入的4位码为A[3:0]，输出控制7段共阴数码管（图3）的7位数据为LED7S[6:0]。
输出信号LED7S 的7位分别接图4-3的共阴数码管的7个段，高位在左，低位在右。
例如当LED7S 输出为“1101101”时，数码管的7个段g 、f 、e 、d 、c 、b 、a 分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h ，然后将LED7S 改为8位输出。
(3) 实验内容1：将设计好的V erilog 译码器程序在Quartus II 上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
提示：设仿真激励信号时用输入总线的方式给出输入信号仿真数据，仿真波形图如图4-2所示。
1 7段译码器真值表图2 7段译码器仿真波形图3 共阴数码管图4 计数器和译码器连接电路的顶层文件原理图(4)实验内容2：引脚锁定及硬件测试。
(5) 实验内容3：用教材[1]第3章介绍的例化语句，按图4的方式连接成顶层设计电路(用V erilog/VHDL表述)，图中的CNT4B是一个4位二进制加法计数器。
模块DECL7S即为以上的7段译码设计文件。
重复以上实验过程。
注意图4中的tmp 是4位总线，led是7位总线。
KX_DN5/7实验系统演示示例(含实验指导pdf课件)：\KX_DN7\EDA_EP3C5E\EXPERIMENTs\EXP2_7S_DECODER即可。
(6) 实验内容4：用SignalProbe将图4-4的信号tmp引出，并于数码管上显示出来。
实验6 数码扫描显示电路设计（1）实验目的：学习硬件扫描显示电路的设计。
（2）实验原理：图5所示的是8位数码扫描显示电路，其中每个数码管的8个段h、g、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1～k8来选择。
被选通的数码管显示数据，其余关闭。
如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其他7个数码管呈现关闭状态。
根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1～k8分别被单独选通，同时在段信号输入口加上希望该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。