湖南大学2011级李达计算班数字逻辑教学日历课程信息

《逻辑与计算机设计基础》教学大纲一、课程信息二、课程内容(一) 课程教学目标“逻辑与计算机设计基础”是计算机、电子技术、仪器仪表、机电一体化等弱电类各专业本科学生的一门重要课程，是“计算机组成原理”、“微机原理”、“计算机控制”、“测控技术”、“嵌入式系统”等课程的主要先导课程之一，为这些课程提供器件、部件和系统三方面的基础知识，是一门重要的专业基础课。

本课程的主要教学目标是使学生了解和掌握从对数字电路或数字系统提出要求开始，到利用商用集成电路芯片或FPGA来实现所需逻辑功能为止的整个过程的完整知识。

本课程的基本要求除了系统地掌握组合逻辑电路和同步时序逻辑电路的分析与设计的经典方法之外，还要求掌握利用现代EDA工具进行数字系统设计的先进思想与基本方法。

(二) 基本教学内容第一章数字系统与信息内容：计算机课程的特点；本课程介绍；信息表示；数制；算术运算；十进制编码、字符编码、格雷码。

要求：了解数字计算机的基本构成，为什么要使用二进制；学习二进制运算方法，二进制与十进制、八进制、十六进制之间的相互转换；掌握几种常用的二—十进制编码。

重点：计算机课程的特点；编码。

难点：模拟信号的离散化表示。

第二章组合逻辑电路内容：二值逻辑与逻辑门；布尔代数；布尔函数的标准形；两级电路的优化；卡诺图；程序化的两级电路优化；多级电路优化；其它门类型；异或操作和异或门；高阻态。

要求：掌握包括异或门在内的门电路以及布尔函数的标准形；熟悉电路设计的成本标准，能熟练运用布尔代数和卡诺图对逻辑函数进行化简；了解程序化优化方法的基本思想和多级电路优化。

重点：布尔代数；布尔函数的标准形；卡诺图。

难点：程序化多级优化。

第三章组合逻辑电路设计内容：设计过程；分层设计；工艺映射；验证；组合函数模块；基本逻辑函数；译码；编码器；选择。

要求：了解数字电路的设计过程、工艺映射和验证；熟悉基本逻辑函数；掌握数字电路或数字系统设计的层次性方法；熟练掌握译码、编码和选择器件的工作原理及使用方法。

重点：基本逻辑函数、译码、编码器、选择。

难点：基于译码器或多路复用器的组合电路。

第四章算术功能块与硬件描述语言内容：迭代组合电路；二进制加法器；二进制减法器；二进制加减法器；其它算术功能块；硬件描述语言；VHDL。

要求：了解迭代电路的相关概念；熟练掌握二进制加法器、减法器、加减法器的工作原理，特别是有符号数的补码表示与加减法运算；掌握电路压缩技术；初步学会用VHDL 语言描述组合逻辑电路。

重点：二进制加法器、减法器；电路压缩技术；VHDL语言。

难点：有符号数的补码表示及其加减法运算；VHDL的数据流描述方式。

第五章时序电路内容：时序电路的定义；锁存器；触发器；时序电路分析；时序电路设计；其它类型的触发器；状态机图及其应用；用VHDL表示时序电路。

要求：能正确使用锁存器与触发器；掌握时序电路分析的基本步骤；熟练掌握时序电路设计的基本步骤，能根据实际需求熟练地构建状态图和状态表，掌握用格雷码和单热点码进行状态赋值的方法；了解JK触发器和T触发器；掌握状态机图及其应用；初步学会用VHDL语言描述时序逻辑电路。

重点：锁存器与触发器；时序电路设计；状态机图；VHDL语言。

难点：锁存器与触发器的差异；构建正确的状态图或状态表；时序电路设计验证。

第六章选择的设计主题内容：设计空间；门的传播延迟；触发器定时；时序电路定时；异步交互；同步与亚稳态；同步电路陷阱；可编程实现技术。

要求：了解CMOS门电路的工作原理，会使用常见的工艺参数；建立牢固的有关门电路、触发器和时序电路“定时”的概念，确保所设计的电路能够正确、稳定地工作；掌握可编程实现技术。

重点：CMOS门电路及工艺参数；触发器与时序电路定时；可编程实现技术。

难点：触发器与时序电路定时。

第七章寄存器与寄存器传输内容：寄存器与加载使能；寄存器传输及其操作；微操作；对单个寄存器的微操作；寄存器单元设计；基于多路复用器和总线的多寄存器传输；串行传输及其微操作；寄存器传输控制；移位寄存器和计数器的VHDL描述。

要求：充分理解数据通路、控制单元和总线的概念，掌握用数据通路和控制单元设计复杂数字电路或数字系统的基本方法；能正确设置与处理各种微操作；掌握各种不同移位寄存器和计数器的工作原理。

重点：寄存器、计数器及它们的作用；微操作的控制及其实现；对单个寄存器的微操作；寄存器单元设计。

难点：对单个寄存器的微操作（专享逻辑设计）。

(三) 实践教学环节用EDA软件进行原理性验证型及创新型仿真实验。

三、学时分配四、考核方式考勤10%，作业10%，实验20%，期中考试20%，期末考试40%。

五、教材[美] M.Morris Mano著, 邝继顺等译. 逻辑与计算机设计基础(原书第4版), 机械工业出版社, 2012.六、参考书[1] [美] John F. Wakerly 著. 林生, 葛红, 金京林等译. 数字设计原理与实践（Digital Design Principles and Practices）北京: 机械工业出版社，2007.[2] [英] Mark Zwolinski 著. VHDL数字系统设计（英文版），北京: 电子工业出版社，2006.[3] 毛法尧. 数字逻辑. 北京: 高等教育出版社，2000.[4] [巴西] Volnei A. Pedroni著. 乔庐峰, 王志功等译. 北京：电子工业出版社，2005.[5] 廖裕评.CPLD数字电路设计——使用MAX+plusII.北京: 清华大学出版社,2001.[6] [7] 超星图书：数字集成电路应用与实验（第二版）[8] /, [9] [10] [11] [12] 潘松,黄继业.EDA 技术实用教程.北京:科学出版社,2002. [13] 曾繁泰,陈美金. VHDL 程序设计.北京:清华大学出版社,2001.理论考核办法本课程的考试实行严格的教考分离制度，相同学分、相同课程号的课堂实行统一命题、统一考试、统一流水阅卷。

1、考试形式本课程采用闭卷考试方式，也可以根据情况辅以其他方式，试卷按照课程组指定的考试大纲要求命题。

2、考试题型考试题型一般包括填空题、单项选择、判断说明、简答题、分析化简题、设计题等多种题型。

3、试题结构每份试卷应当含有多种题型，试题难易程度适中。

在试题覆盖内容的组合上，数字系统设计基本理论和设计方法之比大约为4: 6。

4、成绩评定期评成绩：平时成绩（20%）+课程实验考试成绩（20%）+期中考试（20%）+期末考试（40%），其中平时成绩含作业、实训、课堂发言与讨论以及学习态度等方面成绩。

一、成绩评定1. 实验总成绩（100%）=平时成绩1（40%）+平时成绩2（40%）+测试成绩（20%）2. 平时成绩1=实践操作总成绩（综合考查课堂训练+实验操作验收，用百分比分等级）3. 平时成绩2=预习报告总成绩（10%）+实验报告及日志总成绩（30%）4. 测试成绩 =20%5. 实践操作总成绩、预习报告总成绩、实验报告及日志总成绩（下全简写为总成绩）计算公式如下：总成绩=∑=81i 第i 次实验成绩 =∑=⨯⨯81i ii Sβα说明：α：占实验总成绩的比，即“实验验收操作总成绩”为40%，“预习报告总成绩”为10%， “实验报告总成绩”为30%。

βi：第i次实验比重(百分比)；即：S i：第i次实验成绩（百分制）。

ABCD等级制需要折算成百分制。

二、实验考核表格项目设置预设计以下几项最小项目：A：课堂训练：等级法表示，例：A等=0.9 , B等=0.8，C等=0.7 ,D等=0.6。

B：实验验收：等级法表示。

C：预习报告：百分制。

D：实验报告：百分制。

E：测试成绩：百分制。

三、课程测试1、“硬件技术基础实验1（EDA部分）”安排1次考试。

具体时间另行通知。

2、考试内容：不超出完成实验基本内容所必须的知识。

3、考试成绩占本课程EDA部分的总评成绩20%。

4、提前完成实验任务或完成综合实验2个以上者，经本人申请，可以获取免试资格。

课程知识点一、数字系统中的信息表示深入理解信息的表示以及数字化原理；了解数字系统与计算机的关系；掌握二、十、八、十六进制及相互转换；掌握常用的几种编码。

二、组合逻辑电路基础掌握开关代数(逻辑代数)的基本概念，初步学会用函数描述逻辑问题的基本方法；掌握逻辑代数的公理、基本定理和重要规则；熟练掌握用卡诺图化简逻辑函数。

三、组合逻辑电路设计掌握组合逻辑电路的特点；掌握组合逻辑电路分析和设计的基本方法；掌握常用组合逻辑器件使用方法。

四、算术功能块与硬件描述语言掌握二进制数加法器原理；掌握二进制数的原码、反码和补码表示及其加减运算；了解硬件描述语言。

五、时序逻辑电路设计原理了解时序逻辑电路的基本结构、分类和常用的描述方法；熟悉各种锁存器和触发器的功能和使用；熟悉状态图的建立，状态简化和状态分配等各个重要环节；了解同步时序逻辑电路分析和设计的基本方法；六、设计专题基础知识掌握有关数字电路电气方面的基础知识，以便构建出符合实际要求的电路和系统；掌握CMOS逻辑门的构成及特性参数；了解电路时延等概念。