习题讨论5
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
| 分类： | 并入并出
REVIEW
| Lec11——常用时序逻辑电路 y 3、计数器(Counter)
| 状态图包含一个循环的任何时钟时序电路都可称为计数器 | 模m计数器(modulo‐mcounter)
| 包含m个状态 | 若模m不是2的幂，会存在多余态
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
习题讲解
| 8.14 y 起始状态0000，接下来的15个QDQCQBQA:
| 0001Æ0010Æ0011Æ0100Æ0101Æ1000Æ1001Æ1010Æ0000 | 逻辑图：
Vcc
习题讲解
| 8.16 5位LFSR计数器
X4X3X2X1X0 X5
y N=5的反馈方程：X5=X2 ⊕ X0
00001
| 定义：共用一个时钟输入信号的多个以上的D触发器组合在一起 | 作用：通常用来存储一组相关的二进制数 | 公共信号端：
| 时钟(Clock) | 置位(Preset) | 复位(Reset) | 使能(Enable) | 相关器件：
| 74x74,74x75 | 74x109 | 74x174, 74x175 | 74x273, 74x274 | 74x373, 74x375
1
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 并入串出 y 可用来完成并‐串变换(parallel‐to‐serial conversion) y MSI器件：74x165
2008‐5‐8
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
2
REVIEW
| Lec12——时序电路设计实例研究 y 时序电路设计步骤
| 分析功能 | 状态转换图 | 状态化简 | 状态赋值 | 激励方程和输出方程
2008‐5‐8
习题讲解
| 8.13 y 74x169的RCO信号何时有效？ y 计时顺序：8Æ9Æ10Æ11Æ12Æ13Æ14Æ15Æ7Æ 6Æ5Æ4Æ3Æ2Æ1Æ0Æ8Æ...
00000000Æ10000000Æ...
Q4 Q5
Q6 Q7
习题讲解
| 8.42
Clock Vcc
N0 N1 N2 N3
习题讲解
| 8.46
习题讲解
| 8.54 y 参考答案：
| 题目上说是串行计算器，即可能进行加法、减法等操作，所以 应该先传送和处理LSB，因为存在低位向高位进位的问题。
习题讲解
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 串入串出 y 一个信号经过n个时钟周期的延时后才输出
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 串入并出 y 可以用来完成串‐并变换(serial‐to‐parallel conversion) y MSI器件：74x164
REVIEW
| Lec11——常用时序逻辑电路 y 2、移位寄存器(shift register)
| N位寄存器，每个时钟触发沿到来时所存储的数据移一位 | 分类：
| 串入串出(serial‐in, serial‐out shift register) | 串入并出(serial‐in, parallel‐out shift register) | 并入串出(parallel‐in, serial‐out shift register) | 并入并出(parallel‐in, parallel‐out shift register)
| 8.55 Vcc
4
习题讲解
| 8.57 y 串行计数
| 升序/降序
习题讲解
| 8.69 y 迭代电路
Serial Data Clock
2008‐5‐8
习题讲解
| 8.86 y 参考答案：
| 因为非门的延迟，导致CLOCK_L比CLOCK略有延迟；因此如 果Q正常情况出现翻转， 在翻转的过程中，当电压既不是H也 不是L的时候，被M电路判为亚稳态，从而在M输出 高电平，结 果经过NAND后对DFF复位...
Questions?
5
数字逻辑电路 习题讨论5
张义尉 2008-5-6 happyiwei@gmail.com
OUTLINE
| Review y Lec11——常用时序逻辑电路 y Lec12——时序电路设计实例研究
| 习题讲解
2008‐5‐8
REVIEW
| Lec11——常用时序逻辑电路 y 1、寄存器(register)
习题讲解
| 8.27 y 用D触发器实现T触发器 y 行波降序计数！
3
习题讲解
| 8.35 y 模11计数器：
| 4Æ...Æ13Æ14(1110)Æ4(0100)Æ...
2008‐5‐8
习题讲解
Clock Vcc
| 8.38
Q0
y 只用两个74x163!
Q1 Q2
y 模ห้องสมุดไป่ตู้29计数器
Q3
y 10000000Æ...Æ11111111Æ
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
| 类别： | 行波计数器/同步计数器 y 同步计数(synchronous counter) • 所有触发器共用一个CLK信号，速度快 • 分类：按使能信号EN的接法分为
{ 同步串行计数器 { 同步并行计数器
| 类别： | 异步计数器/同步计数器 | 二进制计数/非二进制计数 | Up/Down
| MSI器件：74x161/ 74x163, 74x160/ 74x162, 74x169
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
| 类别： | 异步计数器/同步计数器 y 行波计数(ripple counter) • 只用n个触发器不用其他组件即可构成 • 优点：所需组件少 • 缺点：速度慢
1
10000
0
01000
0
00100
1
10010
0
01001
1
10100
1
11010
0
01101
0
00110
1
10011
1
习题讲解
| 8.21 y 若把一个门的输出与地瞬间短路，若当前输出为高态， 则会在输出与地之间瞬间产生电流尖峰，影响其他电路 的性能 y 对TTL器件的数据手册，需要说明“任意时刻最多只能有 一个输出短路，电路的短路时间不应超过1秒” y 对于不同的器件序列没有什么变化
REVIEW
| Lec11——常用时序逻辑电路 y 3、计数器(Counter)
| 状态图包含一个循环的任何时钟时序电路都可称为计数器 | 模m计数器(modulo‐mcounter)
| 包含m个状态 | 若模m不是2的幂，会存在多余态
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
习题讲解
| 8.14 y 起始状态0000，接下来的15个QDQCQBQA:
| 0001Æ0010Æ0011Æ0100Æ0101Æ1000Æ1001Æ1010Æ0000 | 逻辑图：
Vcc
习题讲解
| 8.16 5位LFSR计数器
X4X3X2X1X0 X5
y N=5的反馈方程：X5=X2 ⊕ X0
00001
| 定义：共用一个时钟输入信号的多个以上的D触发器组合在一起 | 作用：通常用来存储一组相关的二进制数 | 公共信号端：
| 时钟(Clock) | 置位(Preset) | 复位(Reset) | 使能(Enable) | 相关器件：
| 74x74,74x75 | 74x109 | 74x174, 74x175 | 74x273, 74x274 | 74x373, 74x375
1
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 并入串出 y 可用来完成并‐串变换(parallel‐to‐serial conversion) y MSI器件：74x165
2008‐5‐8
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
2
REVIEW
| Lec12——时序电路设计实例研究 y 时序电路设计步骤
| 分析功能 | 状态转换图 | 状态化简 | 状态赋值 | 激励方程和输出方程
2008‐5‐8
习题讲解
| 8.13 y 74x169的RCO信号何时有效？ y 计时顺序：8Æ9Æ10Æ11Æ12Æ13Æ14Æ15Æ7Æ 6Æ5Æ4Æ3Æ2Æ1Æ0Æ8Æ...
00000000Æ10000000Æ...
Q4 Q5
Q6 Q7
习题讲解
| 8.42
Clock Vcc
N0 N1 N2 N3
习题讲解
| 8.46
习题讲解
| 8.54 y 参考答案：
| 题目上说是串行计算器，即可能进行加法、减法等操作，所以 应该先传送和处理LSB，因为存在低位向高位进位的问题。
习题讲解
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 串入串出 y 一个信号经过n个时钟周期的延时后才输出
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)2、移位寄存器(shift register)
| 分类： | 串入并出 y 可以用来完成串‐并变换(serial‐to‐parallel conversion) y MSI器件：74x164
REVIEW
| Lec11——常用时序逻辑电路 y 2、移位寄存器(shift register)
| N位寄存器，每个时钟触发沿到来时所存储的数据移一位 | 分类：
| 串入串出(serial‐in, serial‐out shift register) | 串入并出(serial‐in, parallel‐out shift register) | 并入串出(parallel‐in, serial‐out shift register) | 并入并出(parallel‐in, parallel‐out shift register)
| 8.55 Vcc
4
习题讲解
| 8.57 y 串行计数
| 升序/降序
习题讲解
| 8.69 y 迭代电路
Serial Data Clock
2008‐5‐8
习题讲解
| 8.86 y 参考答案：
| 因为非门的延迟，导致CLOCK_L比CLOCK略有延迟；因此如 果Q正常情况出现翻转， 在翻转的过程中，当电压既不是H也 不是L的时候，被M电路判为亚稳态，从而在M输出 高电平，结 果经过NAND后对DFF复位...
Questions?
5
数字逻辑电路 习题讨论5
张义尉 2008-5-6 happyiwei@gmail.com
OUTLINE
| Review y Lec11——常用时序逻辑电路 y Lec12——时序电路设计实例研究
| 习题讲解
2008‐5‐8
REVIEW
| Lec11——常用时序逻辑电路 y 1、寄存器(register)
习题讲解
| 8.27 y 用D触发器实现T触发器 y 行波降序计数！
3
习题讲解
| 8.35 y 模11计数器：
| 4Æ...Æ13Æ14(1110)Æ4(0100)Æ...
2008‐5‐8
习题讲解
Clock Vcc
| 8.38
Q0
y 只用两个74x163!
Q1 Q2
y 模ห้องสมุดไป่ตู้29计数器
Q3
y 10000000Æ...Æ11111111Æ
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
| 类别： | 行波计数器/同步计数器 y 同步计数(synchronous counter) • 所有触发器共用一个CLK信号，速度快 • 分类：按使能信号EN的接法分为
{ 同步串行计数器 { 同步并行计数器
| 类别： | 异步计数器/同步计数器 | 二进制计数/非二进制计数 | Up/Down
| MSI器件：74x161/ 74x163, 74x160/ 74x162, 74x169
REVIEW
| Lec11——常用时序逻辑电路 y (cont.)3、计数器(Counter)
| 类别： | 异步计数器/同步计数器 y 行波计数(ripple counter) • 只用n个触发器不用其他组件即可构成 • 优点：所需组件少 • 缺点：速度慢
1
10000
0
01000
0
00100
1
10010
0
01001
1
10100
1
11010
0
01101
0
00110
1
10011
1
习题讲解
| 8.21 y 若把一个门的输出与地瞬间短路，若当前输出为高态， 则会在输出与地之间瞬间产生电流尖峰，影响其他电路 的性能 y 对TTL器件的数据手册，需要说明“任意时刻最多只能有 一个输出短路，电路的短路时间不应超过1秒” y 对于不同的器件序列没有什么变化