2.8086系统结构

7
寄存器既可存放数据， 也可存放地址。
* 既可作为16位寄存器 也可作为8位寄存器使用。 （例：AH，AL） 8bit
寄存器只能存放数据。
*通用性强，对任何指令 都具有相同的功能
DX
2. 指针及变址寄存器（SP，BP，SI，DI）
SP BP SI DI 堆栈指针 在间址寻址中作基址指针 地址和变址寄存器，串操作时的 源变址寄存器（隐含） 地址和变址寄存器，串操作时的 目的变址寄存器（隐含）
执执 1
执执 2
执执 3
执执 4
执执 5
执执 6
BIU
取取 1
取取 2
取取 3
取取 4
取取 5
取取 6
BUS
忙
忙
忙
忙
忙
忙
t
六字节指令队列工作原理
5
二、 8088/8086的寄存器结构 8088/8086有14个16位寄存器 1. 通用寄存器组 2. 指针/变址寄存器 3. 2个控制寄存器 4. 4个段寄存器
16位
CS DS SS ES IP
内内标存器 输输 / 输输 控控 电电
8086总总 16位
1 2 3 4 5 6
取指 队队
总总 接接接接
*当指令队列有2个或2个以上的字节空余时，BIU 自动将指令取到指令队列中。若遇到转移指令等， 则将指令队列清空，BIU重新取新地址中的指令代 码，送入指令队列。
20
（7）READY ）
准备就绪信号。由外部输入，高电平有效，表示CPU 访问的存储器或I／O端口己准备好传送数据。当READY 无效时，要求CPU插入一个或多个等待周期Tw，直到 READY信号有效为止。
T4
T1
T2
T3
Tw
Tw
T4
T1
T2
总线周期
21
（8）INTR( Interrupt Request) ） 中断请求信号，由外部输入，电平触发，高电 平有效。INTR有效时，表示外部设备向CPU发出 中断请求，CPU在每条指令的最后一个时钟周期 对INTR进行测试，一旦测试到有中断请求，并且 当中断允许标志IF＝1时，则暂停执行下条指令转 入中断响应周期。
* BP，SP寄存器称为指针寄存器，与SS联用。 * DI，SI寄存器称为变址寄存器，与DS联用， 在串指令中，SI，DI均为隐含寻址，此时，SI与 DS联用， DI与ES联用。
8
3. 指令指针和状态寄存器 （1） 指令指针 I P 是一个16位的专用寄存器。当BIU 从内存中取出一条指令，自动修改IP，始终指向下一条将 要执行的指令在现行代码段中的偏移量。 8086/8088中的某 些指令执行后会改变IP的内容，但用户不能编写指令直接 改变IP 的内容。 * I P是指令地址在代码段内的偏移量（又称偏移地址）， IP要与CS配合构成共同物理地址。 （2） 状态（标志）寄存器PSW PSW 是一个16位的专用寄存器（6位状态位，3位控制位）存 放运算结果的特征。
13
2-2 8086引脚及其功能
• 8086有两种工作模式 一种是最小工作模式 用于单机系统，系统所需的控制信 号全部由8086直接提供。 一种是最大工作模式 用于多处理机系统，系统所需的控 制信号由总线控制器8288提供
14
一.8086/8088在最小模式中引脚定义
• 8086外部引 脚图
15
22
（9）INTA (Interrupt Acknowledge) ）
中断响应信号。向外部输出，低电平有效，表示CPU响应 了外部发来的INTR信号。
（10） NMI( Non—Maskable Interrupt Request) ）
不可屏蔽中断请求信号。由外部输入，边沿触发，正跳沿 有效。CPU一旦测试到NMI请求信号，待当前指令执行完就 自动从中断入口地址表中找到类型2中断服务程序的入口地址， 并转去执行。
T4
T1
T2
T3
Tw
Tw
T4
T1
T2
总线周期
16
（2） A19/S6～A16/S3 (Address/Status)： ） ～ ： 地址/状态复用信号，输出。在总周期的T1状态 A19/S6～A16/S3上是地址的高4位。在T2～T4状 态，A19/S6～A16/S3上输出状态信息。
T4
T1
T2
T3
例：将801FH和9923H相加，说明其标 志位状态
• 解： 1000 0000 0001 1111 1001 1001 0010 0011 + 1 0001 1001 0100 0010
运算结果为：1942H 标志位为：CF=1, PF= 1 , AF= 1, ZF= 0, SF=0 , OF= 1
11
各标志位在DEBUG中的表示符合
12
4. 段寄存器
8086/8088按信息存储的不同性质分为四类，分别由四个 段寄存器存放该段的首地址，或称为段地址。 * CS（代码段寄存器）指向当前的代码段，指令由此段 取出； *SS （堆栈段寄存器）指向当前的堆栈段，栈操作的对象 是该段存储单元的内容； *DS（数据段寄存器）指向当前的数据段，该段中存放程 序的操作数； *ES （附加段寄存器）指向当前的附加段，主要用于字符 串数据的存放，也可以用于一般数据 的存放。
T4
T1
T2
T3
Tw
Tw
T4
T1
T2
总线周期
25
（13）ALE(Address Latch Enable) ） 地址锁存使能信号，输出，高电平有效。用来作 为地址锁存器的锁存控制信号。 （14）DEN (Data Enable) ） 数据使能信号，输出，三态，低电平有效。用于 数据总线驱动器的控制信号。
DS
18
（3）BHE /S7 (Bus High Enable/Status)： ） ： 数据总线高8位使能和状态复用信号，输出。在 总线周期T1状态，BHE有效，表示数据线上高8 位数据有效。在T2～T4状态BHE /S7 输出状态信 息S7。S7在8086中未定义。
19
（4） RD (Read) ）
9
D15
D11
OF DF IF
D8
TF SF
D6
ZF
D4
AF
D2
PF
D0
CF
CF（进位标志）： 当运算结果的最高位（D7/D15）出现进位（借位）时， CF=1； PF（奇偶校验标志）：当运算结果低8位中“1”的个数为偶数时，PF=1； AF（辅助进位标志）：当结果的D3向D4（低位字节）出现进位（借位）时， AF=1； ZF （零标志）： 当运算结果为零时，ZF=1； SF （符号标志）： 当运算结果的最高位D7/D15为1时，SF=1； OF （溢出标志）：当运算结果超过机器所能表示的范围时，OF=1； DF（方向标志）：在字符串操作时，决定操作数地址调整的方向，DF=1， 为递减； IF （中断允许标志）： IF=1，允许CPU响应外部的可屏蔽中断； TF （陷阱标志）：当TF=1，CPU每执行一条指令便自动产生一个内部中断， 在中断服务程序中可检查指令执行情况。 10
16位
输输 / 输输 控控 电电
8086总总 16位
ALU
1 2 3 4 5 6
取指 队队
8086CPU由总线接 口部件BIU 和指令执行部件 EU组成
2
标标标存器
执执 接接
总总 接接接接
1.总线接口部件BIU（Bus Interface Unit)
20位
组成：16位段寄存器，指令指针，20 位地址加法器，总线控制逻辑，6字节 指令队列。 作用：负责从内存指定单元中取出指 令，送入指令流队列中排队；取出指 令所需的操作数送EU单元去执行。 工作过程：由段寄存器与IP形成20位物理 地址送地址总线，由总线控制电路发出存 储器“读”信号，按给定的地址从存储器 中取出指令，送到指令队列中等待执行。
读信号， 三态输出，低电平有效，表示当前CPU正在 读存储器或I／O端口。
（5） WR (Write) ）
写信号，三态输出，低电平有效，表示当前CPU正在写 存储器或I／O端口。
（6）M／IO (Memory／IO ) ） ／ ／
存储器或I／O端口访问信号。三态输出，M／IO#为高 电平时，表示当前CPU正在访问存储器，M／IO# 为低电 平时，表示当前CPU正在访问I／O端口。
24
（12）RESET ） 复位信号。由外部输入，高电平有效。RESET信 号至少要保持4个时钟周期，CPU接收到该信号后， 停止进行操作，并对标志寄存器(FR)、IP、DS、SS、 ES及指令队列清零，而将CS设置为FFFFH。当复 位信号变为低电平时，CPU从FFFF0H开始执行程 序，由此可见，采用8086CPU计算机系统的启动程 序就保持在开始的存储器中。
ALU
EU 控 控 系 系
标标标存器
4
3. 8086CPU结构的特点： 结构的特点： 结构的特点 总线接口部件BIU和指令执行部件EU是并行工作的，减 少了CPU为取指令而等待的时间，提高了CPU的运行速度。
CPU
取取 1
执执 1
取取 2
执执 2
取取 3
执执 3
取取 4
执执 4
BUS
忙
忙
忙
忙
t
EU
内内内存器 EU 控 控 系 系
8086系统结构
属第三代微处理器 运算能力： 数据总线：DB－ 16bit（8086）/ 8bit（8088） 地址总线：AB－20bit 内存寻址能力220＝1MB 内部寄存器是16位的，8086是 16位CPU,8088是准16位CPU
AL BL CL DL
20位
23ቤተ መጻሕፍቲ ባይዱ