Verilog HDL学习笔记

合集下载

Verilog HDL 学习笔记(二)数据类型及其常量、变量

Verilog HDL 学习笔记（二）数据类型及其常量、变量Verilog HDL中总共有19种数据类型。

数据类型是用来表示数字电路硬件中的数据储存和传送元素的。

常量类型：一、数字1.整数（1）二进制整数（b或B)（2）十进制整数（d或D)（3）十六进制整数（h或H）（4）八进制整数（o或O）。

数字表达方式有以下3种：（1）<位宽><进制><数字>，这是一种全面的描述方式。

（2）<进制><数字> 这种描述方式中，数字的位采用缺少位宽（这由具体的机器系统决定，但至少是32位）。

（3）在<数字> 这种描述方式中，采用十进制作为转为。

在表达式中，位宽指明了数字的精确位数，例如：一个4位二进制数的位宽为4，一个4位十六进制数的位宽为16（因为每个十六进制数就要用4位二进制数来表示）。

如：8'b101011008'ha22.x和z在数字电路中，x代表不定值，z代表高阻值（z可用?代替）。

比如：8'b101011x0表示，从右数第二位为不定值。

8'ha?表示从右数前四位二进制位（一位十六进制位）为高阻值。

还有一个我不太懂的也写出来：12‘d?表示，位宽为12的十进制整数。

（有些不十分明白，但也大致可以理解）3.负数-8'ha3 //正确用法（负号必须在最前面）8'h-a3 //错误用法4.下划线正确的加适当下划线可以增加程序的可读性，不影响程序的运行：16'b1101_1111_0011_1101 //正确（下划线只能在数字中加，不能在其它位置）16'b_1101_1111_0011_1101 //错误二、参数型常量parameter e=22,f=e+1;(个人感觉：挺像C语言中的宏定义的最基础用法）需要改变参数型常量的值时，用defparam语句变量：后面的越来越不懂……。

第04讲 Verilog-HDL语法——第2部分语法要点

` timescale
`timescale 说明延时单位及延时精度
格式：`timescale <time_unit> / <time_precision> 如：`timescale 1 ns / 100 ps
`timescale必须在模块之前出现 `timescale 1 ns / 100 ps // All time units are in multiples of 1 nanosecond module MUX2_1 (out, a, b, sel); output out; input a, b, sel; wire sel_;
12 'H83a 8'b1100_ 0001 64'hff01 9'O17 32'bz01x 3’b1010_ 1101 6.3 32e- 4 4.1E3 unsized decimal (zero-extended to 32 bits) unsized hexadecimal (zero- extended to 32 bits) 8-bit binary 64-bit hexadecimal (zero- extended to 64 bits) 9-bit octal Z-extended to 32 bits 3-bit number, truncated to 3’b101 decimal notation scientific notation for 0.0032 scientific notation for 4100
hex
oct
dec
bin
ACSII
string
time
strength module
转义符
\t \n \\ \” %% \<1-3 digit octal number>

学习verilog DHL问题笔记——Quartus常见错误

学习verilog DHL问题笔记——Quartus常见错误我初学verilog语言，很多细节都没注意，按着自己的思想就写了，编译的时候才发现各种问题。

这些都是我在学习中遇到的问题，还是很常见的。

1.Error (10028): Can't resolve multiple constant drivers for net ……解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想到。

2.Error (10158): Verilog HDL Module Declaration error at clkseg.v(1): port "XXXX" is not declared as port解析：大意了，端口类型还没定义啊！3.Error (10110): variable "en" has mixed blocking and nonblocking Procedural Assignments -- must be all blocking or all nonblocking assignments解析:en在程序中有时用非阻塞赋值，有时用阻塞赋值，这是禁止的。

在初学的时候，可能分得不是很清楚，所以在检查时，一定要一步步观察慢慢来。

4.Error (10161): Verilog HDL error at clkseg.v(36): object "count" is not declared解析：这个错误应该很明显啦，只要能读得懂。

5.Error (10170): Verilog HDL syntax error at clkseg.v(37) near text "***"; expecting ";"解析：意思应该也很简单，就是检查的时候要细心点。

Verilog_HDL教程

主要能力：下面列出的是 Verilog 硬件描述语言的主要能力： * 基本逻辑门，例如 and、or 和 nand 等都内置在语言中。 * 用户定义原语（UDP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。 * 开关级基本结构模型，例如 pmos 和 nmos 等也被内置在语言中。 * 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。
习题
1. Verilog HDL 是在哪一年首次被 IEEE 标准化的？ 2. Verilog HDL 支持哪三种基本描述方式？ 3. 可以使用 Verilog HDL 描述一个设计的时序吗？ 4. 语言中的什么特性能够用于描述参数化设计？ 5. 能够使用 Verilog HDL 编写测试验证程序吗？ 6. Verilog HDL 是由哪个公司最先开发的？ 7. Verilog HDL 中的两类主要数据类型什么？ 8. UDP 代表什么？ 9. 写出两个开关级基本门的名称。 10. 写出两个基本逻辑门的名称。
2.3 数据流描述方式
用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值指派给线网变量。连续赋值语句的语法为:
assign [delay] LHS_net = RHS_ expression;
右边表达式使用的操作数无论何时发生变化, 右边表达式都重新计算, 并且在指定的时延后变化值被赋予左边表达式的线网变量。时延定义了右边表达式操作数变化与赋值给左边表达式之间的持续时间。如果没有定义时延值, 缺省时延为 0。下面的例子显示了使用数据流描述方式对 2-4 解码器电路的建模的实例模型。
module HalfAdder (A, B, Sum, Carry); input A, B; output Sum, Carry;

第三章 Verilog HDL的基本语法汇总

单元，每个单元为8位 reg [32:1] memory2[1:512]; //存储器为
512个单元，每个单元为32位
3.3 Verilog HDL的运算符
算术运算符逻辑运算符关系运算符等值运算符位运算符缩减运算符移位运算符条件运算符拼接运算符
1.算术运算符
算术运算符包括： + （加法运算符或正值运算符，如x+y，+8） - （减法运算符或负值运算符，如x-y，-90） * （乘法运算符，如x*y） / （除法运算符，如x/y） % （取模运算符，如x % y）
1．间隔符: Verilog 的间隔符主要起分隔文本的作用，可以使文本错落有致，便于阅读与修改。
间隔符包括空格符（\b）、TAB 键（\t）、换行符（\n）及换页符。
2．注释符:注释只是为了改善程序的可读性，在编译时不起作用。多行注释符(用于写多行注释): /* --- */；单行注释符 :以//开始到行尾结束为注释文字。
3．标识符和关键词
标识符:给对象（如模块名、电路的输入与输出端口、变
量等）取名所用的字符串。以英文字母或下划线开始
如，clk、counter8、_net、bus_A 。
关键词:是Verilog语言本身规定的特殊字符串，用来定义语言的结构。例如，module、endmodule、input、 output、wire、reg、and等都是关键词。关键词都是小写，关键词不能作为标识符使用。出始终根据输入的变化而更新其值的变量,它一般指的是硬件电路中的各种物理连接.
例:网络型变量L的值由与门的驱动信号 a和b所决定，即L＝a&b。a、b的值发生变化，线网L的值会立即跟着变化。
a
&L

Verilog语言基础知识

2．常量
在Verilog HDL中，用parameter来定义常量，即用parameter来定义一个标志符，代表一个常量，称为符号常量。其定义格式如下:
parameter 参数名1=表达式，参数名2=表达式，参数名3=表达式……;
例如:
parameter sel=8，code=8'ha3;
//分别定义参数sel为常数8(十进制)，参数code为常数a3(十六进制)
Verilog HDL中共有19种数据类型。数据类型是用来表示数字电路中的数据存储和传送单元的。在此介绍4个最基本的数据类型:integer型、parameter型、reg型和wire型。
Verilog HDL中也有常量和变量之分，他们分属以上这些类型。
6.2.1 常量
在程序运行过程中，其值不能被改变的量称为常量。
assign {cout,sum}=ina+inb+cin;//全加
endmodule
【例6.2】一个8位计数器的Verilog HDL源代码
module counter8(out,cout,data,load,cin,clk);
output[7:0]out;
output cout;
input[7:0] data;
6.1.2 Verilog HDL模块的结构
Verilog HDL的基本设计单元是"模块(block)"。一个模块是由两部分组成的，一部分描述接口;另一部分描述逻辑功能，即定义输入是如何影响输出的。下面举例说明，图6.1示出了一个"与-或-非"门电路。
图6.1"与-或-非"电路
该电路表示的逻辑函数可以写为:
6.2.2 变量

Verilog-HDL中的基本语法

⑤ 可以用/*……*/或//……对Verilog HDL程序的任何部分作注释。
一个完整的源程序都应当加上需要的注释，以加强程序的可读性。
2.2 Verilog HDL的语法
2.2.1 空白符和注释
Verilog HDL的空白符包括空格、tab符号、换行和换页。
空白符如果不是出现在字符串中，编译源程序时将被忽略。
8. 条件操作符(Conditional operators)
条件操作符为：？：
条件操作符的操作数有3个，其使用格式为
操作数 = 条件？表达式1：表达式2；
即当条件为真（条件结果值为1）时，操作数 = 表达式1；为假（条件结果值为0）时，操作数 = 表达式2。
9. 位并接操作符（Concatenation operators）并接操作符为：｛｝并接操作符的使用格式：｛操作数1的某些位，操作数2的某些位，…，操作数n 的某些位｝；
位运算操作符包括：~（按位取反）、&（按位与）、 |（按位或）、^（按位异或）、^~或~^（按位同或）。
在进行位运算时，当两个操作数的位宽不同时，计算机会自动将两个操作数按右端对齐，位数少的操作数会在高位用0补齐。
4. 关系操作符（Pelational operators）
关系操作符有：
<（小于）、<=（小于等于）、>（大于）、>=（大于等于）。
② 每个模块首先要进行端口定义，并说明输入（input）、输出（output）或双向（inouts），然后对模块的功能进行逻辑描述。
③ Verilog HDL程序的书写格式自由，一行可以一条或多条语句，一条语句也可以分为多行写。
④ 除了endmodule语句外，每条语句后必须要有分号“；”。

FPGA笔记之verilog语言(基础语法篇)

FPGA笔记之verilog语言（基础语法篇）笔记之verilog语言（基础语法篇）写在前面：verilogHDL语言是面对硬件的语言，换句话说，就是用语言的形式来描述硬件线路。

因此与等软件语言不同，假如想要在实际的中实现，那么在举行verilog语言编写时，就需要提前有个硬件电路的构思和主意，同时，在编写verilog语言时，应当采纳可综合的语句和结构。

1. verilog 的基础结构1.1 verilog设计的基本单元——module在数字电路中，我们经常把一些复杂的电路或者具有特定功能的电路封装起来作为一个模块用法。

以后在运用这种模块化的封装时，我们只需要知道：1.模块的输入是什么；2.模块的输出是什么；3.什么样的输入对应什么样的输出。

而中间输入是经过什么样的电路转化为输出就不是我们在用法时需要特殊重视的问题。

当无数个这样的模块互相组合，就能构成一个系统，解决一些复杂的问题。

verilog语言的基础结构就是基于这种思想。

verilog中最基本的模块是module，就可以看做是一个封装好的模块，我们用verilog来写无数个基本模块，然后再用verilog描述多个模块之间的接线方式等，将多个模块组合得到一个系统。

那么一个module应当具有哪些要素呢？首先对于一个module，我们应当设计好其各个I/O，以及每个I/O的性质，用于与模块外部的信号相联系，让用法者知道如何连线。

第二，作为开发者，我们需要自己设计模块内部的线路来实现所需要的功能。

因此需要对模块内部浮现的变量举行声明，同时通过语句、代码块等实现模块的功能。

综上所述，我们把一个module分成以下五个部分：模块名端口定义I/O解释第1页共9页。

第九章 Verilog HDL基本要素与语句

always@(code or a or b) begin case(code) 2„b00: my_and(a,b,c); 2'b01: c=a|b; //或 2'b10: c=a-b; //相减 2'b11: c=a+b; //相加 endcase end endmodule
9.4 Verilog HDL语句
9.4.4 任务和函数语句
1.任务（task）语句过程语句是顺序语句，若有多条，用块语句括起来。任务的调用必须在主程序的过程结构中。任务语句中不能出现有always或initial引导的过程语句结构。任务调用时和定义时端口变量的位置应该一一对应。
9.4 Verilog HDL语句
三态门类4个
低电平使能三态非门notif0
高电平使能三态非门notif1
门元件的调用方法与例化语句使用方法相同，注意必须是位置关联法，而非端口关联法。
9.5 基于库元件的结构描述
9.5 基于库元件的结构描述
9.5 基于库元件的结构描述
调用门元件的格式：
端口关联列表：
由于被调用的函数是一个操作数，所以不能作为语句单独出现。
9.5 基于库元件的结构描述
基于库基本元件的门级结构描述
与门and 与非门nand 多输入门类6个或门or 或非门nor 异或门xor 同或门xnor 高电平使能三态门bufif1 低电平使能三态门bufif0 多输出门类2个缓冲门buf 非门not
9.4.4 任务和函数语句
1.任务（task）语句
module alutask(code,a,b,c); input[1:0] code; input[3:0] a,b; output[4:0] c; reg[4:0] c; task my_and; //任务定义，注意无端口列表 input[3:0] a,b; //a,b,out 名称的作用域范围为 output[4:0] out; // task 任务内部 integer i; begin for(i=3;i>=0;i=i-1) out[i]=a[i]&b[i]; //按位与 end endtask

verilog综合心得

综合：不可综合的运算符：= = = ，!= =，/（除法），%（取余数）。

1、不使用初始化语句。

2、不使用带有延时的描述。

3、不使用循环次数不确定的循环语句，如：forever、while等。

4、尽量采用同步方式设计电路。

5、除非是关键路径的设计，一般不调用门级元件来描述设计的方法，建议采用行为语句来完成设计。

6、用always过程块描述组合逻辑，应在信号敏感列表中列出所有的输入信号。

7、所有的内部寄存器都应该能够被复位，在使用FPGA实现设计时，应尽量使用器件的全局复位端作为系统总的复位。

8、在verilog模块中，任务（task）通常被综合成组合逻辑的形式，每个函数（function）在调用时通常也被综合为一个独立的组合电路模块。

9、用户自定义原语（UDP）是不可综合的，它只能用来建立门级元件的仿真模型。

移位运算符：Verilog HDL提供向右（>>）及向左(<<)两种运算符，运算符高位或地位一旦移出即予丢弃，其空缺的位则予以补零。

连续赋值语句（assign）、case语句、if…else语句都是可以综合的initial 语句内若包含有多个语句时，必须以begin end 作聚合；单一的初值赋值，因此并不需以begin end做聚合。

循环（Loops）并不能单独地在程序中存在，而必须在initial和always块中才能使用。

initial过程块中的语句仅执行一次，而always块中的语句是不断重复执行的。

编写顶层模块的注意事项每个端口除了要声明是输入、输出还是双向外，还要声明其数据类型，是连线型（wire）还是寄存器型（reg），如果没有声明则综合器默认为wire型。

1、输入和双向端口不能声明为寄存器型。

2、在测试模块中不需要定义端口。

编写testbentch所归纳的心得module 模块名称；将input 定义为reg;将output定义为wire;引用欲测试的module 别名initial begin设定reg 初始值endalways处理变化值endmodule在always 、initial 过程块内，被赋值的每一个信号都必须定义成寄存器型。

verilogHDL培训教程华为

VerilogHDL培训教程——华为第一章：引言随着电子设计自动化（EDA）技术的不断发展，硬件描述语言（HDL）在数字电路设计领域扮演着越来越重要的角色。

VerilogHDL 作为一种主流的硬件描述语言，因其强大的功能、灵活的语法和广泛的应用范围，已成为数字集成电路设计工程师必备的技能之一。

本教程旨在帮助读者掌握VerilogHDL的基本概念、语法和设计方法，为华为等企业培养合格的数字电路设计人才。

第二章：VerilogHDL基础2.1VerilogHDL简介VerilogHDL是一种用于数字电路设计的硬件描述语言，它可以在多个层次上对数字系统进行描述，包括算法级、寄存器传输级（RTL）、门级和开关级。

VerilogHDL的设计初衷是为了提高数字电路设计的可重用性、可移植性和可维护性。

2.2VerilogHDL编程环境（1）文本编辑器：Notepad++、SublimeText等；（2）仿真工具：ModelSim、IcarusVerilog等；（3）综合工具：XilinxISE、AlteraQuartus等。

2.3VerilogHDL语法基础（1）关键字：VerilogHDL中的关键字具有特定含义，如module、endmodule、input、output等；（2）数据类型：包括线网类型（wire）、寄存器类型（reg）、整数类型（integer）等；（3）运算符：包括算术运算符、关系运算符、逻辑运算符等；（4）模块与端口：模块是VerilogHDL设计的基本单元，端口用于模块之间的信号传递；（5）行为描述与结构描述：行为描述用于描述电路的功能，结构描述用于描述电路的结构。

第三章：VerilogHDL设计流程3.1设计流程概述（1）需求分析：明确设计任务和功能要求；（2）模块划分：根据需求分析，将设计任务划分为若干个模块；（3）编写代码：使用VerilogHDL编写各个模块的代码；（4）仿真验证：对设计进行功能仿真和时序仿真，确保设计正确；（5）综合与布局布线：将VerilogHDL代码转换为实际电路，并进行布局布线；（6）硬件测试：在FPGA或ASIC上进行实际硬件测试。

Verilog HDL基础知识

task time tran tranif0 tranif1
tri tri0 tri1 triand trior trireg unsigned vectored wait wand weak0 weak1 while wire wor xnor xor
第3章 Verilog HDL基础知识
3.2 数据类型
Verilog HDL支持两种形式的注释符：/*……*/与//。其中， /*……*/为多行注释符，用于对多行语句注释；//为单行注释符，只对注释符所在的行有效。下面是一个使用注释符对1位加法器进行说明的例子。
第3章 Verilog HDL基础知识
【例3-2】注释符的例子。
/* 该例利用一位加法器来说明单行注释符与多行注释符的
第3章 Verilog HDL基础知识
1. 字符串变量的声明 Verilog HDL中采用寄存器变量来存储字符串，寄存器变量的位数要大于字符串的最大长度。需要注意的是，Verilog HDL中并不需要特殊位来存储终止符。【例3-6】字符串变量的声明。
reg [8*12：1] stringvar； initial
'<base_format><number> 符号“'”为基数格式表示的固有字符，该字符不能省略，否则为非法表示形式；参数<base_format>用于说明数值采用的进制格式；参数<number>为相应进制格式下的一串数字。这种格式未指定位宽，其缺省值至少为32位。
第3章 Verilog HDL基础知识
第3章 Verilog HDL基础知识
module addbit (a，b，ci，sum，co)；
input

fpga语法知识点总结

fpga语法知识点总结一、Verilog语言Verilog是一种硬件描述语言（HDL），用于描述数字电路和系统级设计。

在FPGA设计中，Verilog语言常常用于描述逻辑功能和时序控制。

Verilog语言包括模块、端口、信号声明、组合逻辑、时序逻辑、行为模拟等部分。

1. 模块：Verilog中的模块是一个最基本的组织单位，它类似于面向对象编程中的类。

每个模块都有自己的输入输出端口和内部逻辑实现。

在FPGA设计中，通常会设计多个模块来实现不同的功能，然后将这些模块连接起来，构成一个完整的系统。

2. 端口：在Verilog中，端口用于定义模块与外部环境的接口。

端口可以被定义为输入端口（input）、输出端口（output）、双向端口（inout）等，用于进行与外部信号的通信。

3. 信号声明：在Verilog中，信号用于传递逻辑信息。

信号可以是单个的位（bit）信号，也可以是多位（bus）信号。

在FPGA设计中，对信号的声明和使用是非常重要的，可以影响到设计的性能和资源占用。

4. 组合逻辑：组合逻辑是一种不含时钟的逻辑电路，其输出仅由输入决定。

在Verilog中，组合逻辑常常使用逻辑运算符和条件语句来描述。

5. 时序逻辑：时序逻辑是一种包含时钟信号的逻辑电路，其输出由时钟信号和输入信号共同决定。

在FPGA设计中，时序逻辑和时序约束非常重要，可以影响到设计的时序性能。

6. 行为模拟：行为模拟是一种用于验证设计功能和性能的技术。

在Verilog中，可以使用行为模拟语句来描述设计的行为，并进行仿真验证。

二、VHDL语言VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述数字电路和系统级设计。

在FPGA设计中，VHDL语言和Verilog语言一样，用于描述逻辑功能和时序控制。

VHDL语言包括实体、端口、信号声明、组合逻辑、时序逻辑、行为模拟等部分。

1. 实体：在VHDL中，实体是描述一个硬件单元的基本描述。

Verylog学习笔记

一般认为Verilog HDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下module adder(count,sum,a,b,cin);input[2:0] a,b;input cin;output count;output [2:0] sum;assign{count,sum}=a+b+cin;endmodule开始编译出现了几次错误，后来发现给实体的命名和程序中实体要一致而且大小写要一样，整个程序是嵌套再module和endmodule当中的而其中的注释和C/C++类似，用//和/*…*/来标明module compare(equal,a,b);output equal;input [1:0] a,b;assign equal=(a==b)?1:0;//和C语言中的相同endmoduleverilog的基本设计单元是“模块（BLOCK）”。

一个模块由两个部分组成，一部分描述端口，一部分描述逻辑功能，即定义输入是如何影响输出的。

如下module block(a,b,c,d);input a,b;output c,d;assign c=a|b;assign d=a&b;endmodule模块中最重要的部分是逻辑功能定义。

有三种方法可以再模块中产生逻辑。

1、用“assign”声明语句如：assign a=b&c;2、用实例元件，如同调入库元件一样如：and and_inst(q,a,b);3、用“always”块如：always @(posedge clk or posedge clr) //always块生成了一个带有异步清除端的D触发器。

beginif(clr) q<=0;else if(en) q<=d;end采用assign语句是最常用的方法之一。

“always”块可以用于产生各种逻辑，常用于描述时序逻辑。

Verilog入门教程笔记

译码器（Decoder）
将编码后的信号还原成原始信号，常用于数据解压缩和控制信号生成。例如，将3个输入信号译码成8个输出信号的3-8译码器。
多路选择器设计实例
多路选择器（Multiplexer）
根据选择信号从多个输入信号中选择一个输出，常用于数据选择和路由。例如，2选1 多路选择器、4选1多路选择器等。
明确CPU需要实现哪些指令集，具备哪些功能，以及达到什么样的性能指标。
选择合适的架构
根据需求和性能指标，选择适合的CPU架构，如RISC或CISC。
设计指令集
根据所选架构，设计相应的指令集，包括指令格式、操作码、寻址方式等。
规划寄存器组
设计寄存器组，包括通用寄存器、特殊功能寄存器等，以满足指令执行和数据存储的需求。
03
组合逻辑电路设计
基本门电路实现方法
01
02
03
04
05
与门（AND Gate）或门（OR Gate）非门（NOT Gate）与非门（NAND 或非门（NOR
Ga…
Gat…
实现逻辑与操作，当所有输入为高电平时输出高电平。
实现逻辑或操作，当任一输入为高电平时输出高电平。
实现逻辑非操作，将输入信号取反后输出。
实现二进制数的减法运算，可以通过加法器和取反器来实现。
实现二进制数的乘法运算，通常采用逐位相乘再相加的方式实现。
实现二进制数的除法运算，通常采用逐位相除再减去的方式实现，也可以使用更高效的算法如SRT除法算法等。
04
时序逻辑电路设计
触发器类型及特点介绍
RS触发器
具有置0、置1和保持功能，是基本存储单元。
数字电路的设计。
发展历程

HDL知识点总结

HDL 考前小结一、名词解释(专业术语的对应关系)：可编程阵列逻辑（PAL）、可编程逻辑器件（PLD）、大规模可编程逻辑器件两种：复杂可编程逻辑器件（CPLD）、现场可编辑门阵列（FPGA）；电子设计自动化（EDA）、电子设计系统自动化（EsDA）、自底向上（Bottom-Up）、自顶向下（Top-Down）、专用集成电路（ASIC）、可配置逻辑模块（CLB）、输入输出模块（IOB）、硬件描述语言（HDL）、寄存器传输级（RTL）、X(逻辑值不确定)、Z（高阻，浮动状态）、posedge（上升沿）、negedge（下降沿）、电路功能模块（IP）、TTL、仿真平台（Testbench）、UDP(用户自定义原语)二、选择题（语法、 EDA 的基本概念、课件）基础了解：1、标识符和关键字关键字是语言中预留的用于定义语言结构的特殊标识符。

Verilog 中关键字全部小写。

标识符是程序代码中对象的名字，程序员使用标识符来访问对象。

Verilog 中标识符由字母数字字符、下划线和美元符号组成，区分大小写。

其第一个字符必须是数字字符或下划线。

reg value;//reg 是关键字； value 是标识符2. FPGA技术概述与特点以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统并最终形成集成电子系统或专用集成芯片的一门新技术。

3 、FPGA 技术的特点用软件的方式设计硬件②设计过程中可用有关软件进行各种仿真③系统可现场编程，在线升级④片上系统，体积小、功耗低、可靠性高数字系统的设计准则①.分割准则②.系统的可观测性③.同步和异步电路④.最优化设计⑤ . 系统设计的艺术三、简答题1、串行、并行语句：verilog HDL 的 module 里一般由块语句组成,块语句既有并行块又有串行块 ,块与块之间是并行执行 ,顺序块内是串行执行,并行块内是并行执行 . 常用形式为 initial 和always 形式里插入块语句。

常用可综合Verilog HDL语法总结

常用可综合Verilog HDL语法总结
基本语法结构
module module_name(port1,port2,…);//Declarations 模块声明input,output,inout, //端口声明
reg,wire, //信号类型
parameter, //参数定义
function,task,…//任务函数声明
//Statements 以下功能描述语句部分
initial statement //初始化，用于仿真
always statement // always模块，敏感表可以为电平或边沿信号posedge/negedge，通常和@连用
Module instantiation
Gate instantiation
Continuous assignment
endmodule
运算操作符：各种逻辑操作符、移位操作符和算术操作符如下：按优先级排列
操作符类型符号
连接及复制操作符一元操作符
算术操作符
逻辑移位操作符关系操作符
相等操作符
按位操作符
逻辑操作符
条件操作符{} {{}}
！~ & | ^ * / %
+ -
<< >>
> < >= <=
= = = = = != != = &
^ ~^
|
&&
||
？:
连续赋值语句：assign ( ？: )
过程赋值语句：begin … end 阻塞= 非阻塞<= 比较判断：if else ; case default endcase
循环语句for。

自己整理的：学习verilogDHL问题笔记——Quartus常见错误

⾃⼰整理的：学习verilogDHL问题笔记——Quartus常见错误我初学verilog语⾔，很多细节都没注意，按着⾃⼰的思想就写了，编译的时候才发现各种问题。

这些都是我在学习中遇到的问题，还是很常见的。

1.Error (10028): Can't resolve multiple constant drivers for net ……解析：不能在两个以上always内对同⼀变量赋值，这个细节⼀般看书看资料会看到，但是编程时，就是没想到。

2.Error (10158): Verilog HDL Module Declaration error at clkseg.v(1): port "XXXX" is not declared as port解析：⼤意了，端⼝类型还没定义啊！3.Error (10110): variable "en" has mixed blocking and nonblocking Procedural Assignments -- must be all blocking or all nonblocking assignments解析:en在程序中有时⽤⾮阻塞赋值，有时⽤阻塞赋值，这是禁⽌的。

在初学的时候，可能分得不是很清楚，所以在检查时，⼀定要⼀步步观察慢慢来。

4.Error (10161): Verilog HDL error at clkseg.v(36): object "count" is not declared解析：这个错误应该很明显啦，只要能读得懂。

5.Error (10170): Verilog HDL syntax error at clkseg.v(37) near text "***"; expecting ";"解析：意思应该也很简单，就是检查的时候要细⼼点。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第一部分基本问答基本知识：问题一：Verilog HDL是在哪一年首次被IEEE标准化的？回答：1983年首次提出，1995年被IEEE标准化。

问题二：Verilog HDL支持哪三种基本描述方式？回答：行为描述方式（过程化结构建模），数据流方式（连续赋值语句方式），结构化方式（使用门和模块实例语句描述建模）。

问题三：Verilog HDL中的两类主要数据类型是什么？回答：线网数据类型wire型和寄存器数据类型reg型。

问题四：UDP代表什么？回答：用户定义原语，既可以是组合逻辑原语，也可以是时序逻辑原语。

问题五：开关级基本门和基本逻辑门？回答：pmos和nmos等为开关级基本门，and、or和nand等为基本逻辑门。

问题六：系统任务和系统函数的第一个字符标识符是什么？回答：$是系统任务和系统函数的字符标识符；问题七：Verilog HDL中是否有布尔类型？回答：有等效于布尔类型的，例如wire BIT;而且还有按位与，按位或等运算符；问题八：文本替换编译指令？`define BIT 32`undef BIT问题九：线网类型变量说明后未赋值，其缺省值为多少？回答：线网类型缺省值为z，寄存器类型缺省值为x；问题十：Verilog HDL允许没有显式说明的线网类型，此时怎样决定线网类型？回答：没有显式说明的线网类型取缺省为1位线网；问题十一：integer [0:3] Ripple;该说明错在哪里？回答：可以改成integer Ripple;或integer Ripple [0:3];前者定义一个整数型寄存器，后者定义一组4个整数型寄存器；问题十二：编写系统任务从数据文件”MEMA.DATA”加载32X64字存储器？reg [0:63] Mem [0:31];$readmemh (“MEMA.DATA”,Mem);问题十三：在编译时覆盖参数值的两种方法？回答：使用参数定义语句parameter或者在模块初始化语句中定义参数；问题十四：用移位操作符给2X4解码器建模？`timescale 1ns/1nsmodule Decoder(A,B,DecodeOut);input A,B;output [0:3]DecodeOut;assign DecodeOut=4’b1<<{A,B};endmodule问题十五：为什么有了if语句还要？：语句呢？回答：if语句只能用于always模块中，在assign中就用？：语句，而且某些时候后者更简洁灵活。

问题十六：如果case条件表达式和分支项表达式的长度不同会怎样？回答：在这种情况下，在进行任何比较前，所有的case表达式都统一为这些表达式的最长长度；而且case语句中x表示不确定值，z和?表示无关值；问题十七：顺序语句块和并行语句块的区别，顺序语句块能否出现在并行语句块中？回答：顺序语句块中的语句按顺序执行，并行语句块中语句按并行执行，这两者可以混合使用，可以相互出现在对方的语句块中；问题十八：语句块在什么时候需要标识符？回答：语句块的标识符是可选的，如果有标识符，寄存器变量可以在语句块内部声明，带标识符的语句块可被引用，语句块标识符提供唯一标识寄存器的一种方式，寄存器是静态的，它们的值在整个模拟运行中不变；问题十九：用一个initial语句和一个forever语句替代下面的always语句？always @(Expected or Observed)if(Expected !==Observed) begin$display (“MISMATCH:Expected = %b,Observed =%b”,Expected,Observed);$stop;end解答：initialbeginif(Observed!==Expected)forecer$display (“MISMATCH:Expected = %b,Observed =%b”,Expected,Observed);$stop;end问题二十：模块实例语句和门实例语句的区别？解答：门实例语句的端口定义不同的门对应有专门格式，如与门的第一个端口为输出，其他的端口为输入，模块实例语句的端口相对灵活，端口位置没有限制；模块实例语句有内部端口和外部端口之分，门实例语句没有；模块实例语句可以引用其他模块，门实例语句不能引用；问题二十一：函数和任务的区别？解答：函数，如同任务一样，也可以在模块不同位置执行共同代码。

函数与任务的不同之处是函数只能返回一个值，它不能包含任何时延或时序控制（必须立即执行），并且它不能调用其它的任务。

此外，函数必须带有至少一个输入，在函数中允许没有输出或输入输出说明。

函数可以调用其它的函数。

函数和任务定义中声明的局部寄存器都是静态的，在多个调用之间保持它们的值；模块是Verilog HDL的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。

连续赋值（即阻塞赋值）语句的语法为：assign [delay] LHS_net=RHS_expression;右边表达式使用的操作数无论何时发生变化，右边表达式都重新计算，并且在指定的时延后变化值被赋予左边表达式的线网变量，时延定义了右边表达式操作数变化与赋值给左边表达式之间的持续时间，如果没有定义时延值，缺省为0。

实例一：2X4解码器。

实例一是数据流描述方式，即采用连续赋值语句。

`timescale 1ns/1nsmodule Decoder2x4 (A,B,EN,Z);input A,B,EN;output [0:3] Z;wire Abar,Bbar;assign #1 Abar=~A;assign #1 Bbar=~B;assign #2 Z[0]=~(Abar&Bbar&EN);assign #2 Z[1]=~(Abar&B&EN);assign #2 Z[2]=~(A&Bbar&EN);assign #2 Z[3]=~(A&B&EN);endmodule注释：以反引号`开始的第一条语句是编译器指令，编译器指令`timescale将模块中所有时延的单位设置为1ns，时间精度为1ns，模块Decoder2x4有三个输入端口和一个4位输出端口，线网类型说明了两个连线型变量Abar和Bbar，模块包含6个连续赋值语句。

参见图2 - 3中的波形图。

当E N在第5 ns变化时,语句3、4、5和6执行。

这是因为E N是这些连续赋值语句中右边表达式的操作数。

Z[ 0 ]在第7 ns时被赋予新值0。

当A在第15 ns 变化时, 语句1、5和6执行。

执行语句5和6不影响Z[ 0 ]和Z[ 1 ]的取值。

执行语句5导致Z[ 2 ]值在第17 ns变为0。

执行语句1导致A b a r在第16 ns被重新赋值。

由于A b a r的改变，反过来又导致Z[ 0 ]值在第18 n s变为1。

请注意连续赋值语句是如何对电路的数据流行为建模的；这种建模方式是隐式而非显式的建模方式。

此外,连续赋值语句是并发执行的，也就是说各语句的执行顺序与其在描述中出现的顺序无关。

实例二：1位全加器。

实例二是行为描述方式，即采用过程语句结构描述，always语句总是循环重复执行。

module FA_Seq (A,B,Cin,Sum,Cout);input A,B,Cin;output Sum,Cout;reg Sum,Cout;reg T1,T2,T3;always@(A or B or Cin)beginSum=(A^B)^Cin;T1=A&Cin;T2=B&Cin;T3=A&B;Cout=(T1|T2)|T3;endendmodule注释：模块FA_Seq有三个输入和两个输出，由于Sum和Cout和T1和T2和T3在always语句中被赋值，他们被说明为reg类型，always语句中有一个与事件控制（跟在@后面的表达式）相关联的顺序过程（begin-end对），只要A、B或Cin之一的值发生变化，顺序过程就执行，顺序过程中的语句顺序执行，顺序过程执行结束之后被挂起，always语句再次等待触发事件。

实例三：initial语句。

实例三也是行为描述方式，采用initial语句，只执行一次。

`timescale 1ns/1nsmodule Test (Pop, Pid) ;output Pop, Pid;reg Pop, Pid;initialbeginPop=0;Pid=0;Pop=#5 1;Pid=#3 1;Pop=#6 0;Pid=#2 0;endendmodule注释：initial语句包含一个顺序过程，这一顺序过程在0ns时开始执行，所有语句全部执行完毕后，initial语句永远挂起，顺序过程中包含定义语句内时延的分组过程赋值的实例，只有寄存器类型数据reg型能够在这两种语句（initial语句和always语句）中被赋值，所有初始化语句和always语句在0时刻并发执行。

实例四：用内置门原语描述1位全加器，即结构化描述方式。

在Verilog HDL中可用如下方式描述结构：内置门原语，开关级原语，用户定义原语，模块实例；通过使用线网来相互连接。

module FA_Str (A,B,Cin,Sum,Cout);input A,B,Cin;output Sum,Cout;wire S1,T1,T2,T3;xorX1 (S1,A,B);X2(Sum,S1,Cin);andA1 (T3,A,B);A2(T2,B,Cin);A3 (T1,A,Cin);orO1 (Cout,T1,T2,T3);endmodule注释：在该实例中，模块包含门的实例语句，也就是说包含内置门xor、and、or的实例语句（在这种表达方式中，将内置门看成是已经存在的实例），门实例由线网类型变量S1,T1,T2,T3互连，由于没有指定的顺序，门实例语句可以以任何顺序出现，xor、and、or是内置门原语，X1,X2,A1,A2,A3,O1是实例名称，紧跟在每个门后的信号列表是它的互连，列表中第一个是门输出，余下的是输入。

实例五：由4个1位全加器构成一个4位全加器，采用结构描述形式。

module FourBitFA(FA,FB,FCin,FSum,FCout);parameter SIZE=4;input [SIZE:1] FA,FB;output [SIZE:1] FSum;input FCin;output FCout;wire [1:SIZE-1] FTemp;FA_StrFA1( .A(FA[1]), .B(FB[1]), .Cin(FCin), .Sum(FSum[1]), .Cout(FTemp[1])),FA2( .A(FA[2]), .B(FB[2]), .Cin(FTemp[1]), .Sum(FSum[2]), .Cout(FTemp[2])),FA3(FA[3],FB[3],FTemp[2],FSum[3],FTemp[3]),FA4(FA[4],FB[4],FTemp[3],FSum[4],FCout);endmodule注释：在这一实例中，模块实例用于建模4位全加器，在模块实例语句中，端口可以与名称或位置关联；前两个实例FA1,FA2使用名称关联方式，也就是说，端口的名称和它连接的线网被显式描述（每一个的形式都为.port_name(net_name)）；后两个实例语句，实例FA3,FA4使用位置关联方式将端口与线网关联，关联顺序很重要（FA[4]与FA_Str端口A连接，FB[4]与FA_Str的端口B连接，余下的由此类推），临时变量FTemp定义成wire类型。

Verilog HDL学习笔记