一种新型的抽取滤波器设计

合集下载

高频数字抽取滤波器的设计

耗，第二级采用传统结构。ＣＩＣ补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈一反馈结构 △ 调制器，作为数字抽取滤波器的输入，最终在输入信号频率为０．５ＭＨｚ
ｓｔｒｕｃｔｕｒｅｏｆｔｗｏｓｔａｇｅｓｆｏｒｏｐｅｒａｔｉｎｇｉｎｈｉｇｈ￣ｅｑｕｅｎｃｙ．１１１ｅｉｆｓｔｒｓｔａｇｅａｄｏｐｔｓｐｏｌｙｐｈａｓｅｄｅｃｏｍｐｏｓｉｔｉｏｎｔｏｄｅｃｒｅａｓｅｔｈｅｏｐｅｒａｔｉｎｇｆｒｅ・
ｑｕｅｎｃｙＳＯｔｈａｔｔｈｅｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｃａｎｂｅｒｅｄｕｃｅｄｓｉｇｎｉｉｆｃａｎｔｌｙ．ａｎｄｔｈｅｓｅｃｏｎｄｓｔａｇｅｕｓｅｓｔｒａｄｉｔｉｏｎａｌｓｔｕｃｒｔｕｒｅ．ＴｈｅＣＩＣｅｏｍ— ｐｅｎｓａｔｉｏｎｐａｒｔａｃｈｉｅｖｅｓａｌｆａｔｐａｓｓｂａｎｄａｎｄｔｈｅｈａｌｆ－ｂａｎｄｆｉｌｔｅｒｍｅｅｔｓｔｈｅｄｅｍａｎｄｏｆｓｔｏｐｂａｎｄａｔｔｅｎｕａｔｉｏｎ．Ｉｎｏｒｄｅｒｔｏｖｅｒｉｆｙｔｈｅ

低功耗Delta-Sigma ADC抽取滤波器的设计与实现的开题报告

低功耗Delta-Sigma ADC抽取滤波器的设计与实现的开题报告一、选题背景与意义Delta-Sigma ADC是一种高精度、低功耗的模数转换器，广泛应用于信号采集和处理、电力电子、无线通信等领域。

其中，抽取滤波器是Delta-Sigma ADC的核心部件之一，用于对模数转换器输出的无穷序列进行数字滤波和抽取操作，得到有限序列的数字信号。

因此，对Delta-Sigma ADC抽取滤波器的设计和实现具有重要的理论和应用价值。

二、研究内容和研究方法本文以Delta-Sigma ADC抽取滤波器的设计和实现为研究目标，包括以下内容：1. Delta-Sigma ADC的原理和应用，介绍Delta-Sigma调制器、数字滤波器等基本原理。

2. 抽取滤波器的设计和实现，包括数字信号处理中的抽取和滤波操作、滤波器结构和参数的设计和优化等方面。

3. 模拟电路和数字电路的设计和实现，包括滤波器的模拟电路、数字电路、系统级集成等方面。

4. 系统仿真和测试验证，通过理论分析、MATLAB仿真和硬件实现等方式对抽取滤波器的性能进行分析和测试。

研究方法主要包括文献综合、数学分析、MATLAB仿真、软件编程和电路实现等技术手段。

三、研究进度目前，已经完成Delta-Sigma ADC的理论研究和抽取滤波器的设计方案，初步确定了数字电路和模拟电路的方案设计。

下一步，将进行MATLAB仿真和电路模拟验证，并进行实际系统测试。

四、预期研究成果本研究的预期成果包括：1. 抽取滤波器的设计方案和实现流程，提高Delta-Sigma ADC抽取滤波器的设计和实现水平。

2. 系统仿真和测试验证结果，提高Delta-Sigma ADC抽取滤波器的性能和应用范围。

3. 发表相关论文及优秀学术著作，提高科研水平。

五、研究难点和风险控制Delta-Sigma ADC抽取滤波器的设计和实现具有一定难度，其风险主要体现在以下方面：1. 短时间内难以完成全部设计和实现工作。

一种新型滤波器的设计与实现

k- 1
3
直接型 FIR 滤波器的 FPG A 实现
FIR 滤波器最吸引人的特点之一就是使其设
h( 3) = h( 9) = 0. 0545 h( 5) = h( 7 ) = 0 . 1756
计结果具有线性相位。具有线性相位的因果 FIR 数字滤波器的冲激响应具有偶对称特性, 即: h( n) = h( N - 1- n) , 线性相位 F IR 滤波器由于系数对称, 因此每个滤波周期的乘法器数是直接型 FIR 滤波器的一半 , 加法器的数目相等。其运算速度和所消耗的硬件资源具有明显的优势。设计线性相位数字滤波器的一般方法: 是给出所要求的理想数字滤波器的频率响应 H d ( e ) , 要求设计一个 FIR 数字滤波器频率响应 H ( e ) 来逼近 H d ( e ) , 但设计是在时域进行的 , 因而先有 H d ( ej w ) 的傅立叶反变换得出: H d ( n) = 1 2
( N- 1) / 2- 1 [ 1]
H[z]=
n= 0 2K
h[ n] z - n =
k= 1
(
0K
+
1K
z-1+
z
- 2
) 为 H ( z ) 分解成实系数二阶因子的乘积形
式。这种结构所需要的系数 ( i = 0, 1 , 2; k = 1, 2, , N / 2 ) 比卷积型的系数 h[ n] 要多, 因而需要更多的储存单元。理论上需要 N 个单元储存系数 , 再加上 N 个单元储存中间结果, 结果一共需要 5N / 2 个储存单元。由于每一个子系统都是二阶系统, 故量化误差对整个系统的影响较小, 可以使用较短的系数量化字长。 2. 3 频率抽样型 H ( z ) 的内插公式为 H ( z ) = ( 1- Z

FPGA的FIR抽取滤波器设计

FPGA的FIR抽取滤波器设计用FPGA实现抽取滤波器比较复杂，主要是因为在FPGA中缺乏实现乘法运算的有效结构，现在，FPGA中集成了硬件乘法器，使FPGA在数字信号处理方面有了长足的进步。

本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。

具体实现结构设计基于抽取滤波器的工作原理，本文采用XC2V1000实现了一个抽取率为2、具有线性相位的3阶FIR抽取滤波器，利用原理图和VHDL共同完成源文件设计。

图1是抽取滤波器的顶层原理图。

其中，clock是工作时钟，reset是复位信号，enable是输入数据有效信号，data_in(17:0)是输入数据，data_out(17:0)是输出数据，valid是输出数据有效信号。

adder18是加法器模块，mult18是乘法器模块，acc36是累加器模块，signal_36to18是数据截位器模块，fir_controller是控制器模块。

控制器定时向加法器、乘法器和累加器发送数据或控制信号，实现流水线操作。

图1 抽取滤波器顶层原理图控制器控制器是抽取滤波器的核心模块，有两个功能：一是接收输入数据，二是向其它模块发送数据和控制信号。

它根据加法器、乘法器和累加器的时序特性，有规律地向加法器发送抽头数据，向乘法器发送系数，向累加器发送控制信号，让加法器、乘法器和累加器在每个时钟周期都完成指定的任务，从而实现流水线操作。

控制器用VHDL语言描述，用寄存器存放抽头和系数。

加法器加法器的输入和输出都是18 bit，用VHDL语言描述实现。

它有两个工作时钟的延迟，在输入数据准备好的情况下，第一个时钟得出相加结果，第二个时钟把相加结果锁存输出。

乘法器乘法器为18 bit输入，36bit输出，用库元件MULT18X18S和36 bit锁存器实现。

MULT18X18S是XC2V1000自带的18×18bit硬件乘法器，单个时钟就可完成乘法运算。

Sigma-Delta ADC中抽取滤波器的设计与实现的开题报告

Sigma-Delta ADC中抽取滤波器的设计与实现的开题报告一、选题背景及研究意义Sigma-Delta ADC抽取滤波器是Sigma-Delta调制器中最为关键的一个组成部分，它对ADC整个系统性能的影响非常大。

抽取滤波器的作用是减小Sigma-Delta ADC的过采样率，缩小ADC转换器的宽带，从而减小数字滤波器的计算量，提高Sigma-Delta ADC抽取率和工作效率。

抽取滤波器设计精度要求高，设计难度大，对滤波器设计者的理论水平有着很高的要求。

因此，设计一种高效、高性能的Sigma-Delta ADC抽取滤波器是当前研究热点之一。

本篇开题报告旨在探索Sigma-Delta ADC抽取滤波器的设计与实现，为其优化提供理论参考和技术支持。

二、研究内容和方法本研究的内容主要包括：1. 研究Sigma-Delta ADC抽取滤波器的主要设计原理和特点，分析其难点和瓶颈；2. 探索Sigma-Delta ADC抽取滤波器设计的各种算法和方法，比较其优缺点，实现对各种算法的评估、验证和对比；3. 设计一种符合IFI6UHPC架构的Sigma-Delta ADC抽取滤波器电路，实现其关键算法和方法功能；4. 对设计的Sigma-Delta ADC抽取滤波器电路进行实验测试，验证其设计的正确性和性能优越性；5. 最后，对设计过程和实验结果进行详细分析和总结，并提出改进和优化方案。

本研究的方法主要包括：1. 文献资料研究法：查阅与Sigma-Delta ADC抽取滤波器相关的文献资料，了解其发展历程、设计思路和实现细节；2. 算法研究法：针对Sigma-Delta ADC抽取滤波器的各种算法和方法，比较其优缺点，实现对各种算法的评估、验证和对比；3. 仿真模拟法：利用计算机软件对设计的Sigma-Delta ADC抽取滤波器电路进行仿真模拟，进行性能分析和优化调试；4. 实验验证法：采用硬件电路搭建方式对设计的Sigma-Delta ADC抽取滤波器电路进行实验验证，验证其设计的正确性和性能优越性。

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现张杰;戴宇杰;张小兴;吕英杰【摘要】为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA 验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.【期刊名称】《现代电子技术》【年(卷),期】2009(032)010【总页数】3页(P22-24)【关键词】CIC抽取滤波器;COSINE滤波器;SINE滤波器;设计优化;FPGA【作者】张杰;戴宇杰;张小兴;吕英杰【作者单位】南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071【正文语种】中文【中图分类】TP368.1抽取滤波器是Σ-Δ模/数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器,用以实现抽取和低通滤波[1]。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR滤波器相比，节约了硬件开销[2]。

经过仿真，抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)[3]。

但经过CIC降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC抽取滤波器原理经典的抽取滤波器为Hogenauer [3]CIC滤波器，其传输函数表达式为：(1)式中：参数M为降频因子，决定了CIC的通带大小；K为滤波器的阶数，对阻带衰减起到加深作用。

一种性能良好的高效CIC抽取滤波器的设计

的通阻带进行优化，得ＣＣ抽取滤波器幅频特性得到很好的改善。通过应用非递归结构和部分多相分解技术对使ＩＣＣ抽取滤波器的结构进行分解，出一个能实现任意抽取因子的改进的ＣＣ抽取滤波器的实现结构。后的仿真Ｉ得Ｉ最
一
种性能良好的高效ＣＣ抽取滤波器的设计Ｉ
叶和忠，赵利，彭小卫，周胜源
（林电子科技大学信息与通信学院，西桂林桂广５１０）４０４
摘要：对传统ＣＣ抽取滤波器性能和结构存在的问题，用一个ＩＯ针Ｉ利ＳＰ滤波器和余弦滤波器对ＣＣ抽取滤波器Ｉ
ＹｅＨｅｈｏｎｇ，Ｚｈａ，ＰｅａｚｏＬｉｎｇＸｉｏｗｅ，ＺｈｏｉｕＳｈｅｇｙｎｎｕａ
（ｃｏｌｆｎｏｍａｉｎａｄＣｍｍｕｉａｉｎＥｇｎｅｉｇ，ＧｕｌｎｖｒｉｆｅｔｎｃＴｃｎｌｇ，Ｇｕｌ４０４，ＳｈｏｆｒｔｎｏｏＩｏｎｃｔｎｉｅｒｎｏｉｎＵｉｅｓｔｏｃｒｉｅｈｏｏｙｉｙＥｌｏｉｎ５１０Ｃｈｎ）ｉｉａ
表明：设计方法使得ＣＣ抽取滤波器性能得到改善，现结构高效，实际工程中有很大的应用价值。该Ｉ实在

一种短波数字化电台CIC抽取滤波器的设计

台接收机数字化信道必需的重要组成部分，而级联积分一状梳（ａｃｄｄｎｅｒｔｒＣｍ，Ｉ）ＣｓａｅＩｔｇａｏ — ｏｂＣＣ滤波器作为一种高效的数
Ｄ
０罄害罄咨ｔ２罄＾，
图１００波器幅频特性１滤
Ⅳ
图１区间ｆ丌中，Ｄ称为ＣＣＩ滤波器的主瓣，其余区间称为旁瓣。由图可见，随着频率的增大，旁瓣电平不断减小。阻但带抑制比较小，一般采用多级ＣＣＩ滤波器级联的方法来增大阻带抑制。
字滤波器，广泛应用于数字下变频器前级处理中，是数字下变
根据式（）４可得单级带内容差：
ｔ｛ｒ
≈ ２５Ｘ１．０
‘
～
．
：
＝：＝：：
根据式（）６可计算无用边带的抑制为：
ａ１１
．
。
３．ｄ３５Ｂ
８ｈ．
＾
Ｉ矗．妻．
采用单级ＣＣＩ抽取滤波器时，其无用边带抑制为３．ｄ，３５Ｂ无法满足系统９ｄ的要求。０Ｂ所以，需求采用３Ｉ抽取滤波器进级ＣＣ
数。（ｚ专是积分器，（＝— 是梳妆滤波器，）＝ｚＩ）ｚ所以，
命名为级联积分一梳状滤波器。ＣＣＩ抽取滤波器的幅频公式为：
带内容差。以，Ｉ滤波器的级数不宜太长。所ＣＣ
４ＣＩＣ抽取滤波器的设计
根据此短波电台项目要求，电台数字化在中频５０Ｈ上０Ｋｚ进行。收时，接首先对５０Ｈ中频信号进行采样，０Ｋｚ采样速率为

抽取速率可编程CIC滤波器设计

数目
ＣＩＣ抽取滤波器结构如下图所示：
处理。采样率变换可能会造成频谱的混叠或镜像效应，因此仅靠简单的改变系统采样时钟是难以实现的，必须对采样的数据另行处理，即通过特殊的滤波器来尽可能地减弱频谱的混叠或镜像效应。ＣＩＣ滤波器是一种极、零点相消的ＦＩＲ滤波器，没有乘法器，只有加法器，性能较好，所以被广泛应用。在实际应用中对多种中频带宽信号进行下变频处理时，通常要求ＣＩＣ的抽取速率可变，并且在不同抽取速率下要求滤波器的输入、输出信号的动态范围、精度等得到保证。因此本文在传统ＣＩＣ抽取滤波器的基础上，提出了抽取速率可编程的ＣＩＣ抽取滤波器设计方案，并对抽取速率变化时的截位方
编程的ＣＩＣ滤波器设计方案，并针对不同速率时的截位问题进行分析。验证表明，本文提出的截位方案
符合项目性能要求。关键词：ＣＩＣ滤波器；可编程；截位
ＴｈｅＤｅｓｉｇｎｆｏｒＲａｔｅＰｒｏｇｒａｍｍａｂｌｅＣＩＣＦｉｌｔｅｒ
很难跟上。因此必须对Ａ／Ｄ后的数据流进行下变频
【ｌ】国集成电路
ＣｈｉｎａＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ
抽样率的级联理想积分器和低抽样率的级联梳状器组成，根据抗混叠和抗镜像的指标确定所需的级联

一种数字下变频抽取滤波器的设计

国家自然科学基金资助项目60906009电路与系统设计一种数字下变频抽取滤波器的设计中国电子科技集团公司第二十四研究所重庆400060国家知识产权局专利审查协作中心北京100190模拟集成电路重点实验室重庆400060对一个针对数字下变频应用的抽取滤波器从设计指标到版图实现的设计过程进行了详细介绍
第 41 卷第 1 期 2011 年 2 月
图 1 数字下变频器 Fig . 1 Dig ital do wn conver ter
收稿日期: 2010 08 09; 定稿日期: 2010 09 20 基金项目: 国家自然科学基金资助项目( 60906009)
2
兰金保等: 一种数字下变频抽取滤波器的设计
2011 年
2 抽取滤波器总体结构
2. 1 抽取滤波器的三级串联实现由于 IIR 滤波器不具有线性相频特性, 且在定点
通过对 F IR 滤波器的传输函数进行多相分解, 再利用图 3 所示的抽取滤波器的等价变换性质, 可得到 F IR 型抽取滤波器的一种高效实现结构, 其处理过程如图 4 所示。
假设 H ( z 1) 的阶数为 N , 令: H e ( z 1 ) = h0 + h2 z 1 + + hN - 2 z + ( N - 2) / 2 hN z N / 2
3. S cie nce and T ech nol og y on A nal og Int eg rat ed Ci rcu it L aborat or y , Ch ong qi ng 400060, P. R. Chi na)
Abstract: Design of a decimation filter fo r digit al do wn conversion w as presented in detail. T he decimatio n filter,

改进的抽取滤波器设计

ＨｇｎｕｒＩｏｅａｅＣ滤波器中的差分器，而减小数字电路的面积。一个采用这种结构的４阶３Ｃ从２倍降采样数字滤波器在ＳｒｔＩ系列２３ＰＡ芯片中实现。经过测试，费的硬件资源比传统ｔｉＩａｘＳ０ＦＧ耗
第１期２１０１年２月
微
处
理
机
Ｎｌｌｌ＿
ＭｌＣＲＯＰＲＯＣＥＳＯＲቤተ መጻሕፍቲ ባይዱ Ｓ
Ｆｂ，０ｌｅ２１
改进的抽取滤波器设计
潘桃莉，光忠，谢周云，亚东蒋
（电子科技大学光电信息学院电子薄膜与集成器件国家重点实验室，成都６０５）１０４
ｐａｔｅ，ｉｏｔｈｐｒｓｕｃｓ１１ｅｃｎｔｌｓｈａｈｔｕｉｇｔａｉｉｎａｇｎｕｒｓｒｃｕｅｒｃｉｃｔｃｓｓｃｉｅｏｒｅｐｒｅｅｓｔｎｔａｓｎｒｄｔｏｌＨｏｅａｅｔｕｔｒ．Ｋｅｏｄｓ：ｇｎｕＦ］ｅＤｅｉａｉｎＦｉｅ；ｙｗｒＨｏｅａｍ’ ｉｔｒ；ｃｍｔｏｌｒＦＰＧＡｔ
ａｅｕｅｔ ’ｐａｅｍｕｌｐｅｏｄｒｓｄｏｌｌｃ（ｔｌｆａｄｍ’ ｉｒｄｔｎｌＨｏｅａｅＣｉｅ’ ｎｏｄｌｔｐｔｚｈｏｉｓｎｔａｉｉａｇｎｕｒＣＩｆｌ￣ｏｔ．ｉｒｅ’ ｏｏｉｅｔｅｃｍｂｍｉ
的模拟器件相对较少，字器件增多，数更易与数字电

FIR抽取滤波器的工作原理

FIR抽取滤波器的工作原理FIR（有限脉冲响应）滤波器是一种数字滤波器，常用于信号处理和数字通信领域。

它的工作原理基于对输入信号的离散时间样本进行线性加权求和的方式。

FIR滤波器的工作原理可以分为三个主要步骤：采样、加权和求和。

1.采样：输入信号经过模数转换器（A/D转换器）转换为数字形式，以离散时间点的方式进行采样。

这意味着信号在时间上是离散的，并以一定的时间间隔采集样本。

2.加权：每个采样点都乘以一个系数，称为滤波器的冲激响应。

冲激响应是一个数字序列，表示了滤波器的频率响应特性。

它决定了滤波器如何对不同频率的信号进行加权。

冲激响应的长度决定了滤波器的阶数，即影响滤波器频率响应的能力。

3.求和：加权后的采样点按顺序相加，得到输出信号。

输出信号是滤波器对输入信号进行处理后得到的结果。

FIR滤波器的特点是其脉冲响应是有限长度的，因此它不具有反馈回路。

这意味着它的稳定性得到了保证，并且不会引入频率抖动或波动。

此外，FIR滤波器的相应通带和停带特性可以精确设计，其幅频响应在通带内的波动较小，同时对停带内的频率具有较高的抑制能力。

设计FIR滤波器的关键是确定滤波器的冲激响应。

常见的设计方法有窗函数法、频率采样法和最小平方误差法等。

窗函数法通过在理想传递函数和实际传递函数之间引入窗函数来设计滤波器。

频率采样法在设计过程中提前选择一组所需的频率样本点，然后通过这些样本点确定滤波器的冲激响应。

最小平方误差法是基于最小化输入信号和期望响应之间的均方误差来设计滤波器。

FIR滤波器的应用广泛，例如语音处理、图像处理、音频处理和无线通信等领域。

它可以实现低通、高通、带通和带阻等多种滤波器类型，具有较好的抗混叠性能和相位线性特性，能够有效地去除信号中的干扰和噪声。

总结起来，FIR滤波器的工作原理是将输入信号离散采样后，对每个采样点乘以滤波器的冲激响应系数，并将这些加权后的采样点求和，得到输出信号。

滤波器的冲激响应可以通过不同的设计方法获得，以满足特定的频率响应要求。

基于FPGA的CIC抽取滤波器设计与实现

（）４
ＣＩＣ抽取滤波器的幅频特性如图２所示。／其中［为其主瓣，其它的区间为旁瓣。由图０．２ＤＭ］ π 可见，随着频率的增大，旁瓣电平不断减小，但旁瓣电平相对主瓣电平较大，阻带衰减较差。为降低旁瓣电平，可以采用多级ＣＩＣ滤波器级联的办法来实现。
总第２６７期２０１２年第１期
计算机与数字工程Ｃｏｍｕｔｅｒ＆ＤｉｉｔａｌＥｎｉｎｅｅｒｉｎｐｇｇｇ
Ｖｏｌ．４０Ｎｏ．１１３７
基于ＦＰＧＡ的ＣＩＣ抽取滤波器设计与实现
雷能芳
（）渭南师范学院物理与电气工程学院渭南７１４０００
［２］／可以由ＦＰＧＡＣＰＬＤ开发工具Ｑｕａｒｔｕｓ Ⅱ来完成。采用比直接采用该方法进行数字信号处理系统的ＦＰＧＡ设计，
图５测试电路
在Ｑ对测试电路进行编译，下载到ｃｕａｒｔｕｓ Ⅱ 环境中，－ｙ就可以对硬件进行测ｃｌｏｎｅ系列ＥＰ１Ｃ１２Ｑ２４０Ｃ８器件后，／经Ｄ试。调制器的输出信号为数字信号，Ａ转换后可以通过示波器进行测试，也可以直接采用Ｑｕａｒｔｕｓ Ⅱ 软件中的嵌
图３３级ＣＩＣ抽取滤波器模型图
滤波器常结合半带滤波器来完成采样速率的抽取功能。滤波时只做加法运算，大大简化了计算量，从而降低后续电路的处理速度。本文的创新之处在于：应用现代ＤＳＰ技术设计ＣＩＣ抽取滤波器，图形化界面使设计简单易行，避免了繁琐的设计者甚至不需要了解ＦＶＨＤＬ语言编程；ＰＧＡ和硬件描述语言，真正实现了电子系统设计的黑盒子化、积木化和简

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

２变级数的非递归抽取滤波器
梳状滤波器常用作抽取滤波器．其单位脉冲响应全部为
基金项目：国家部委预研项目资助
Ｈ（ｚ）＝ＩＩＺ１－卜（ ‘ “ 一 ‘ ）ｎ（ｌ＋ｚＺ）＂．．．（Ｉ＋ＺＩ）ｎ
（４）
作者简介：陈雷（１９７８－），男，汉族，西北工业大学航空微电子中心博士生，主要研究方向：高精度ｓｉｇｍａｄｅｌｔａＡ／Ｉ〕转换器设计，数模混合设计及计算机体系结构。赵元富（１９６２一，男，汉族，北京微电子技术研究所研究员，主要研究方向：ＶＬＳＩ设计，片上系统集成技术，ＳＯＩ技术等。高德远（１９４２－），男，汉族，西北工业大学教授，博士导师，主要研究方向：计算机体系结构，ＶＩＳＩ设计，ＳＯＣ设计技术等。
计算机工程与应用２００５．３２２５
假设滤波器的输入字长ｍ位，每级字长增加ｎ位，第ｉ级的字长为ｍ＋ｉｘｎ，采样速率每级降低２倍。信号速率变小。这种结构的优点是前级的字长非常短，功耗较低；当采样率和滤波器阶次增加时，功耗增加的较少。同时这种规则的结构使得电
偶数部分：
ｎ＝ｏｎ＝Ｏ
Ｘ（ｎ）＝ｘ（０）＋ｘ（Ｉ）：一，＋ｘ（３）ｚ＇＋．．－＋ｚ＇
１＿一６吞１
ｄｅｃｉｍａｔｉｏｎｆｉｌｔｅｒｓａｔｓａｍｅｃｉｒｃｕｉｔｃｌｏｃｋ．
Ｋｅｙｗｏｒｄｓ：ｄｅｃｉｍａｔｉｏｎｆｉｌｔｅｒ，ｃｏｍｂｉｆｌｔｅｒ，ｐｏｌｙｐｈａｓｅｔｒａｎｓｆｏｒｍａｂｌｅｓｔａｇｅｎｏｎ－ｒｅｃｕｒｓｉｖｅｃｏｍｂｆｉｌｔｅｒ
ＣｈｅｎＬｅｉ＇ＺｈａｏＹｕａｎｆｕ２ＧａｏＤｅｙｕａｎ＇ＷｅｎＷｕ２ＷａｎｇＺｏｎｇｍｉｎ＇ＺｈｕＸｉａｏｆｅｉ２ＰｅｎｇＨｅｐｉｎｇ＇
＇（ＡｖｉａｔｉｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＣｅｎｔｅｒ，ＮｏｔｒｈｗｅｓｔｅｎｒＰｏｌｙｔｅｃｈｎｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｘｉ＇ａｎ７１Ｍ７２）
１前言通信、过采样ｓｉｇｍａｄｅｌｔａＡ／Ｉ〕转换器被广泛地用在音频、航空航天、雷达、测控系统、地震勘探、水声等领域。Ｓｉｇｍａｄｅｌｔａ
Ａ／１）成为实现高分辨率ＡＤＣ的主流技术。数字抽取滤波器是过
１，其中Ｍ为抽取滤波器抽取因子，梳状滤波器的传输函数
一种新型的抽取滤波器设计
陈雷 ‘ 赵元富２高德远 ’ 文武２王宗民２朱小飞２彭和平 ’
权西北工业大学航空微电子中心，西安７１００７２）２（北京微电子技术研究所，北京１０００７６）
Ｅ－ｍａｉｌ：ｃｈｅｎｌｅｉｎｐｕ＠ｙａｈｏｏ．ｃｏｍ
１－６，６ｆｉ，／，
－＿０４＼６－
ｎｌｚ／＝Ｌ丁了万不￣二不－１＝［二丽二了节万丙Ｊ１ｉ＇Ｚ／
Ｏ咔又１－Ｚ）ＵＨｋ１－Ｚ）
（５）
Ｍ（１二一，）
（３）
器。ＡｂｏｕｓｈａｄＹＥ＇ｌ讨论和对比各种抽取滤波器的第一级结构。
Ｃｒｏｃｈｉｅｒｅｒ＇ｌ描述了多速率多级滤波器结构，减小采样频率来减小
硬件和功耗。Ｂａｒｅｔｔｅ给出了多相半带滤波器结构来简化滤波器系数。Ｊｏｈａｎｓｓｏｎｉ９－提出了使用全通ＩＩＲ滤波器增加速度减小功耗。这些研究大多数从改变滤波器的抽取结构上考虑，本文从滤波器的级数和抽取结构上考虑，在面积和性能上折衷考虑，提出了一种小面积低功耗的多相变级数抽取滤波器设计。
器很大程度上决定了ｓｉｇｍａｄｅｌｔａＡｌｌ〕转换器的转换速率，功耗
和面积。抽取滤波器的功耗直接和滤波器的阶数、字长和采样频率相关。近年来对抽取滤波器有很多研究，主要是用梳状滤波器来实现，结构上大体分为递归结构和非递归结构。Ｎａｖｉｎｅｒ等ｎＮ出梳状一ＦＩＲ滤波器结构作为一个有效的低功耗抽取滤波
Ｈ（ｚ）及相应的频率Ｈ（ｅ－）如等式（１）和（２）：
Ｈ（ｚ）＝
采样ｓｉｇｍａ－ｄｅｌｔａＡ／Ｄ转换器的重要组成部分，用于滤出有用信
号带外的噪声和降低采样频率至奈奎斯特频率。数字抽取滤波
ｅ－ｐ－（膝Ｉ班ｓｉｎ（（ｏＭ／２）Ｈ（ｅ＂＇）＝Ｈ（ｚ）Ｉ＝｝－＝ｓｉｎ（ｏ）／２）
样速率。同时采用多相结构进一步减小字长，降低功耗，提高电路速率。多速率信号处理理论中一个Ｎ阶ＦＩＲ滤波器输出Ｙ（ｚ）表示为等式（８）：
Ｎ－１刀ｅｓｌ
路设计和布线都比较容易实现，这样可以降低功耗。
我们对抽取滤波器设计的通用方法进行分析，定义整体设计指标。假设系统要设计一个抽取６４倍的梳状滤波器，前面调制器是５阶，按模字长理论应该用６级抽取滤波器。阻带衰减６５ｄＢ。其滤波器传递函数Ｈ（ｚ）表达式如等式（５）和（６）：
１１／＼「
摘要文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构，这种滤波器适合高阶过
采样ｓｉｇｍａｄｅｌｔａＡ／Ｄ转换器。抽取滤波器采用Ｔｏｐ－ｄｏｗｎ方法设计，用０．６－ＷｍＣＭＯＳ标准单元实现，相比同样速度下的
抽取因子Ｍ和滤波器器级数ｎ比较大的时候就会带来非常大的功耗。因为ＩＩＲ部分一直工作在非常高的频率下（过采样频率）。总体电路速度将受到积分器大字长和递归环的制约。因此ＩＩＲ部分限制了递归结构在Ｍ和ｎ比较大的时候的应用。非递归结构算法梳状滤波器是另一种实现方法。使用置换原则，非递归结构每级有相同的低阶ＦＩＲ滤波器但是有不同的采样率。将等式（３）写成非递归结构传递函数如等式（４），／Ｍ－ｔ＼ ”
２（ＢｅｉｊｉｎｇＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｏｌｏｇｙＩｎｓｔｉｔｕｔｅ，Ｂｅｉｊｉｎｇ１０００７６）
Ａｂｓｔｒａｃｔ：Ｔｈｅｐａｐｅｒｐｒｅｓｅｎｔｓａｎｏｖｅｌｌｏｗｅｒｐｏｗｅｒｐｏｌｙｐｈａｓｅｔｒａｎｓｆｏｒｍａｂｌｅｓｔａｇｅｎｏｎ－ｒｅｃｕｒｓｉｖｅｃｏｍｂｆｉｌｔｅｒａｒｃｈｉｔｅｃｔｕｒｅｃｏｎｓｉｄｅｒｉｎｇｔｈｅａｒｅａａｎｄｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎ，ｗｈｉｃｈｉｓｖｅｙｒｓｕｉｔａｂｌｅｆｏｒｈｉｇｈ－ｏｒｄｅｒｏｖｅｒｓａｍｐｌｉｎｇｓｉｇｍａｄｅｌｔａＡ／Ｄｃｏｎｖｅｔｒｅｒｓ．ＴｈｅｆｉｌｔｅｒｉｓｄｅｓｉｇｎｅｄｂｙＴｏｐ－ｄｏｗｎｍｅｔｈｏｄａｎｄｉｍｐｌｅｍｅｎｔｅｄｕｓｉｎｇ０．６－｝ｔｍＣＭＯＳｓｔａｎｄａｒｄｃｅｌ．Ｔｈｅｐｒｏｐｏｓｅｄｄｅｃｉｍａｔｉｏｎｆｉｌｔｅｒｈａｓ１／３ｌｅｓｓｈａｒｄｗａｒｅａｒｅａａｎｄｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｃｏｍｐａｒｅｄｔｏｔｈａｔｏｆｃｏｎｖｅｎｔｉｏｎａｌｎｏｎ－ｒｅｃｕｒｓｉｖｅ
们艺ｎ＝０
ｚ，二
１－ｚ＇Ｉ－ｚ＇
产‘、了．、
、，矛、卫夕
，１２
Ｉ－Ｚ＇ｌｎ－ｆＩＩｎ／，－－Ｍ＼ｎ
］－Ｌ－Ｗ，，，一－１｝Ｊ、，－Ｌ）
２性ｋｉ－ａ）
标准的非递归结构抽取滤波器节省了约１／３面积和功耗。
关键词
抽取
００２－８３３１－（２００５）３２－００２５－０３文章编号１
文献标识码Ａ
中图分类号ＴＰ３１１
ＤｅｓｉｇｎｏｆａＮｏｖｅｌＤｅｃｉｍａｔｉｏｎＦｉｌｔｅｒ