数电期末复习卷3txt学习资料
数字电路-期末考试复习题及答案
数字电路-期末考试复习题及答案题目1题目描述请简要解释什么是布尔代数。
答案布尔代数是一种数学结构和符号系统，用来分析和操作逻辑表达式和逻辑函数。
题目2题目描述请说明什么是逻辑门。
答案逻辑门是用来实现布尔代数运算的电子元件，根据输入信号的不同组合产生不同的输出信号。
题目3题目描述请列举并解释四种常见的逻辑门。
答案1. 与门 (AND Gate)：输出为真仅当所有输入都为真。
2. 或门 (OR Gate)：输出为真当至少有一个输入为真。
3. 非门 (NOT Gate)：输出为真当输入为假，反之亦然。
4. 异或门 (XOR Gate)：输出为真当输入中只有一个为真。
题目4题目描述请简述卡诺图的作用。
答案卡诺图是一种通过绘制格子状图表来简化逻辑函数的工具。
它可以帮助找到最简约的逻辑表达式，并减少数字电路的复杂性。
题目5题目描述请解释什么是时序逻辑和组合逻辑。
答案时序逻辑是一种根据输入信号的不同时间顺序产生不同输出的逻辑电路。
组合逻辑是仅根据输入信号的当前状态产生输出的逻辑电路。
题目6题目描述请说明同步电路和异步电路的区别。
答案同步电路中的各个部件在时钟信号的控制下按照一定的顺序工作。
异步电路中的各个部件则不受时钟信号的控制，可以独立工作。
题目7题目描述请列举至少三个常见的数字电路应用。
答案1. 计算机内存2. 数字时钟3. 数据传输和存储系统以上是数字电路期末考试复习题的部分内容，希望能帮助你进行复习。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
数字电路与逻辑设计期末复习试题3套(大学期末复习资料).docx
试题一一、填空题。
(每空1分，共30分)。
1、(11001.01)2 =( )8=( )|6=( )102、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二进制时采用 _______ 法。
3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。
6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________________ 等四种类型。
7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。
8、J K触发器特征方程为____________ o9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。
10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。
11、_____________________________ D/A转换器的主要参数有、和o12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗干扰能力强， _______ 的转换速度快。
二、选择题。
(每题1分，共15分)1、以下说法正确的是()：(A)数字信号在大小上不连续，时间上连续，模拟信号则反之；(B)数字信号在大小上连续，时间上不连续，模拟信号则反之；(C)数字信号在大小和时间上均连续，模拟信号则反之；(D)数字信号在大小和吋间上均不连续，模拟信号则反之；2、A+BC=()。
(A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C3、具有“有1出0、全0出1”功能的逻辑门是()。
数字逻辑电路期末考试试卷及答案资料
数字逻辑电路期末考试试卷与答案资料期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟学院 系 级 班姓名 学号 毛一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式。
A ．AB F = B ． C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用可以将减法运算转化为加法运算。
A ． 原码B ．码C ． 补码D ． 码4．对于如图所示波形,其反映的逻辑关系是。
装订线 内请勿答题A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为。
A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现0时，AB ；1时，F 为高阻态的逻辑功能的是。
FCB A & ∇DCB A F& ∇AB FCB A & ∇FCB A & ∇C8. 如图所示电路，若输入脉冲的频率为100，则输出Q 的频率为。
A ． 500B ．200C ． 100D ．509．下列器件中，属于时序部件的是。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为。
A ． 0100100B ．1100011C ． 1011011D ．0011011装订线内答题二、填空题（每小题2分，共20分）Array11电路的电源是5，高电平1对应的电压范围是2.4-5。
数字逻辑电路期末考试试卷及答案资料
------------------------------------------------------------精品文档--------------------------------------------------------期末考试试题（答案）装考试时间：110 分钟考试科目：数字逻辑电路试卷类别：3卷级班______________系学院XXXX毛学号姓名订一二三题号四总分得分线一、选择题（每小题2分，共20分）评卷人得分内1．八进制（273）中，它的第三位数2 的位权为___B___。
8 A．(128) B．(64) C．(256) D．(8) 1010 1010与它功能相等的函数表达式2. 已知逻辑表达式F?AB?AC?BC，_____B____。
请F?AB?CAB?F．A．BF?AB?AC F?AB?BC．．D C3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
勿A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。
答题A．与关系B．异或关系C．同或关系D．无法判断5．连续异或1985个1的结果是____B_____。
A．0B．1 C．不确定D．逻辑概念错误页8 共页1 第卷答案3 数字逻辑电路与逻辑函数功能相等的表达式为___C_____。
6. DF?A?B?C?DC?F?A?B?D?C?F?A?B．AB．D．C．D?F?AB?CDBCF?A为高阻态的逻辑时，FC=0时，F=；C=17．下列所给三态门中，能实现AB ____A______。
功能的是A A &BFFB?C CEN ENB AA A &&F F B B ??C C EN END C的频率为Q脉冲的频率为100KHZ，则输出8. 如图所示电路，若输入CP 。
_____D_____200KHz ． 500KHz B A．50KHz ． 100KHz D C．Q DCPC Q_____A_____。
数字电子技术 4套期末试卷 含答案
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）．逻辑函数的两种标准形式分别为（）、（ 1 ）。
C?Y?AB 2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
Q波形。
C的P、Q 门电路构成，写出P、的表达式，并画出对应A、B、1图、2中电路均由CMOS2．10分）（三、分析图3所示电路：数据选择器的输出函数式；8）试写出选11 的波形图；连续变化时，YA1、A0从000~111、2）画出A2 3）说明电路的逻辑功能。
1。
要求只设定一个输出，并画出用最少码）四、设计“一位十进制数”的四舍五入电路（采用8421BCD 15“与非门”实现的逻辑电路图。
（分）、的波和，试画出输出端BC0五、已知电路及CPA的波形如图4(a) (b)所示，设触发器的初态均为“”8（分）形。
B2C六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
数字电子技术期末复习资料
数字电子技术复习一、单选题1.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=000时，输出应为（A）。
A.11111110 B。
11011111 C。
11110111 D.11111011。
2。
以下电路中可以实现“线与”功能的有BA.与非门B。
三态输出门C.集电极开路门D.不定3.,当时，DA。
B.C。
D。
4.分别用842lBCD码表示(10011000）2为(B）（2分）A。
230 B.98 C。
9805.已知R、S是或非门构成的基本RS触发器输入端，则约束条件为BA.RS=0 B。
R+S=1 C。
RS=1 D。
R+S=0。
6。
由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为D A。
置0 B。
置1 C。
保持D。
不定。
7。
以下电路中常用于总线应用的有AA.TSL门B.OC门C.漏极开路门D。
CMOS与非门8。
功能最全的触发器是(B）A。
主从RS触发器B.JK触发器C.同步RS触发器D.D触发器9.存在约束条件的触发器是AA。
基本RS触发器B。
D锁存器C.主从JK触发器D。
D触发器。
10。
数字电路中使用的数制是（A)。
A.二进制B。
八进制C。
十进制D.十六进制。
11.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D)A.m1与m3B。
m4与m6C.m5与m13D.m2与m812.仅具有“置0”“置1”“保持”“翻转”功能的触发器是___A________. A。
JK触发器;B.T触发器；C.D触发器；D。
T’触发器.13。
下列触发器具有空翻现象（B）A。
边沿D触发器B.同步D触发器C。
主从JK触发器14.设计一个6进制的同步计数器，需要个触发器。
AA.3B.4 C。
5 D。
6。
15。
42．下列关于74LS194的描述，__A___是错误的。
A。
74LS194是通用移位寄存器，可以实现四种基本移位功能B。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
《数字电子技术》复习题.docx
《数字电子技术》复习题(一)一、填空题1 •数制转换：(143 )10= ( )2 = ( )8。
2 •按逻辑功能的不同特点，数字电路可分为________ 和—一两大类。
3. 8线—3线编码器是由_ _位二进制数表示_ _个信号的编码电路。
4 •同步D触发器的特性方程为_ _。
5. 时序逻辑电路的逻辑功能可以用_ _、和_ 一等方程式表示。
二、单项选择题1. (33)10转化为二进制是(—_)2。
(A) 100001 ; (B) 10001 ; (C) 100010 ; (D) 10000012. 下列各式中，为四变量A、B、C、D最小项的是：_ -。
(A) ABCD ; (B) AB(C+D) ; (C) A +B+C+ D ; (D) A+B+C+D3. _____________________________________________________ 8421 BCD码译码器的数据输入线与译码输出线的组合是______________________________ 。
(A) 4 : 6 ; (B) 1 : 10 ; (C) 4 : 10 ; (D) 2 : 44. _______________________________ 四个逻辑变量的取值组合共有。
(A) 8 ; (B) 16 _ ; _ (C) 4 ; (D) 155. __________________________________________________________ 已知逻辑函数γ = A B∙A B ,函数值为1的A, B取值组合是：_______________________ 。
(A) 00, 11 ; (B) 01, 00 ; (C) 01, 10 ; (D) 01, 116. _______________________ 组合逻辑电路通常由组合而成。
(A)门电路；(B)触发器；(C)计数器；(D) 存储电路7. 若在编码器中有50个编码对象，则其输出二进制代码位数应为位。
数电复习资料含答案期末考试
A . 8421BCD 码B . 5421BCD 码C .余三码D .格雷码A .8421BCD 码B . 5421BCD 码C .余三码D .格雷码3•—位十六进制数可以用位二进制数来表示。
D . 164 .十进制数25用8421BCD 码表示为 。
A .10 101 B .0010 0101C .100101D .1010A .B . (127) 10C . ( FF) 16D . ( 255) 106.与十进制数（53.5） 10等值的数或代码为A .(0101 0011. 0101)8421BCDB .(35. 8)16C . (110101. 1)2D .(65.7 •矩形脉冲信号的参数有° A.周期 B.占 C.脉宽D.扫描期A.9. 常用的BCD 码有 D. (100111 . 11 )2° A.奇偶校验码 B.格雷码C. 8421码D.余三码A.容易设计B.通用性强C.保密性好D.抗干扰能力强1. 3. 、选择题1以下代码中为无权码的为2 •以下代码中为恒权码的为5. 在一个8位的存储单元中，能够存储的最大无符号整数是8 .与八进制数（47. 3） 8等值的数为：1 0 .与模拟电路相比，数字电路主要的优点有二、判断题（正确打"，错误的打X ） 方波的占空比为 0. 5° （） 2. 8421码1001比0001大。
（）数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。
（）数电第一章4. 格雷码具有任何相邻码只有一位码元不同的特性。
5. 八进制6. 当传送十进制数5时，在8421奇校验码的校验位上值应为7. 在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
9. 占空比的公式为：q = t w / T,则周期十进制数（9）10比十六进制数（9）T越大占空比q越小。
（）16 小。
（）10.当8421奇校验码在传送十进制数（8） 10时，在校验位上出现了 1时，表明在传送过程中出现了错误。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上海第二工业大学 （试卷编号： ）
200 学年第 学期期终考试 数字电路技术考试试卷3
姓名： 学号： 班级： 成绩：
一. 请选择正确答案，将其代号填入题末（ ）内；（本大题共 9 小题，总计 33 分 ）
1、本小题4分
已知一个数可以用二进码（BIN ），也可以用八进码（OCT ）、十进码（DEC ）或十六进码（HEX ）来表示，若只能用３个数位，则上述４种编码所分别表示的最大数N BIN ／N OCT ／N DEC ／N HEX 将是：
Ａ．3／3／3／3； （ ） Ｂ．23／28／210／216； Ｃ．23／83／103／163；
Ｄ．23－１／83－１／103－１／163－１．
2、本小题2分
当某种门的全部输入为低电平，而使输出为高电平者，则这种门将是： （ ）
A ．与非门及或非门；
B ．与门及异或非门；
C ．或门及与非门；
D ．异或门及异或非门．
3、本小题3分
已知某门电路的输入及输出波形如附图所示，试按正逻辑判断该门是： （
）
X Y
X Y
A ．与门；
B ．或门；
C ．与非门；
D ．或非门．
4、本小题3分
图示电路的输出函数F 为：（ ）
A ．X ⊕Y ；
B ．)(Y X ⊕；
C ．X ；
D ．Y ．
5、本小题4分
图示是一个混合逻辑表示的组合电路，其输出表达式F 应是： （
）
A ．WX YZ +；
B ．WX YZ +；
C ．WX YZ +；
D ．WX YZ +．
6、本小题4分
某时序电路的状态转换图如图所示，若起始状态为S 0，当输入序列X （t ）=1010（高位在前，低位在后），则相应的输出序列Z （t ）为： （
）
X /Z 0/1
A ．1110；
B ．1100；
C ．0110；
D ．0111．
7、本小题6分
在一个2位二进制数的比较器中，若输入数P =p 1p 0，Q =q 1q 0均为正数，且在P >Q 时，电路的输出S =1，如图所示．试问在该4变量函数S 的卡诺图中，将包含几个1？ （
）
p p q q
A ．10个；
B ．9个；
C ．6个；
D ．除上述数外的其他数．
8、本小题3分
有5个1位二进制数相加，需用几个1位全加器：（
）
A ．1个；
B ．2个；
C ．3个；
D ．4个．
9、本小题4分
分析图示由555集成定时器构成的自激多谐振荡器，可见其输出波形Q 应是： (
)
C 1
Q (t )
二．请在横线所示空白处填写正确答案；（本大题共 8 小题，总计 34 分 ） 1、本小题4分
数 (1 1 0 0 )BIN = (______________)OCT ；而数(1 1 0 0)5421BCD = (_____________)OCT ．
2、本小题4分
十进制数12的8421BCD 码为 0 0 0 1 0 0 1 0，其2421BCD 码为(__________)2421BCD ；而余3BCD 码则是(_________________)EX3BCD .
3、本小题6分
试用卡诺图简化未完全描述函数F AB ABC BCD =++，约束条件是ABC CD +=0．
4、本小题6分
在图示电路中，F 1=____________________；F 2=____________________．
οA
&
1
•
•
5、本小题4分
请分析图示TTL 器件组成的电路，填写所列的真值表．
6、本小题4分
JK 触发器的新（次）态方程Q n+1=
；而D 触发器的则为Q n+1=
．
7、本小题4分
图示电路是PAL 的一种输出结构，它的Y 0=___________________________________；
Y 1=________________________________.
1
8、本小题2分
D/A 转换器通常是由_____________、______________及_____________和求和放大器等部件构成．
三．先辨别题型，根据要求，解答下列各题（本大题共 7 小题，总计 33 分 ） 1、本小题3分
已知某组合逻辑的输入A 、B 、C 和输出F 的波形如下图所示，试写出
F 的最简与或表达式．
t
F
C
B A
2、本小题3分
在图示3线-8线译码器中，欲使输入数据D I 取非后能出现在Y 5端，试在该图上标注出D I 应如何接入，其余各输入端分别应接什么逻辑电平．
74LS138D
Y015Y114Y213Y312Y411Y510Y69Y7
7
A 1
B 2
C 3G16~G2A 4~G2B
5
3、本小题7分
试用一块四2输入与非门（SN7400）实现函数F A B C D m (,,,)(8,9,,,,)=∑10,12131415．
图示为某时序电路的状态转换图及输出波形图Q 1、Q 2及Z ，试画出该电路应加入的输入信号X 的波形，设该输入信号是与CP 上升沿同步变化的．
1/1 0/0
0/0
Q 1Q 2
t
Z CP
Q 1 Q 2 X
5、本小题4分
试分析图示分频器，画输出波形Y ，并说明该电路的分频系数为多少．
Y
CP
试列出图示时序电路的状态表，画出状态转换图，说明其功能．
Z
7、本小题7分
已知某时序电路的状态转换表如下所列，现欲用JK FF设计该电路，试写出该电路的状态方程及输出函数（不必画出电路图）．。