实验七 触发器
数字电路实验指导书
实验一集成逻辑门电路逻辑功能的测试一、实验目的1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。
二、实验器材1．数字逻辑实验箱DSB-3 1台2. 万用表 1只3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干三、实验说明1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。
2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。
3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。
4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。
四、实验内容和步骤1．测试74LS04六非门的逻辑功能将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。
表1-1 74LS04逻辑功能测试表2．测试74LS00四2输入端与非门逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。
3．测试74LS55 二路四输入与或非门逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。
（表中仅列出供抽验逻辑功能用的部分数据）4．测试74LS86四异或门逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。
五、实验报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。
2．小结实验心得体会。
3．回答思考题若测试74LS55的全部数据，所列测试表应有多少种输入取值组合？实验二集成逻辑门电路的参数测试一、实验目的1．掌握TTL和CMOS与非门主要参数的意义及测试方法。
本科数电实验教案
本科数电实验教案一、实验目的1. 理解并掌握数字电路的基本原理和实验技能。
2. 熟悉常用逻辑门电路及其功能。
3. 学会使用逻辑门电路进行简单的数字系统设计。
4. 培养动手能力和团队协作能力。
二、实验原理1. 逻辑门电路：与门、或门、非门、异或门等。
2. 逻辑函数及其表示方法：真值表、逻辑图、卡诺图等。
3. 数字电路的基本组成部分：触发器、计数器、译码器等。
4. 数字系统的设计与验证方法。
三、实验器材与仪器1. 数字电路实验箱。
2. 逻辑门电路模块。
3. 触发器、计数器、译码器等模块。
4. Multisim、Proteus等仿真软件。
四、实验内容与步骤1. 实验一：逻辑门电路的搭建与测试步骤：a. 根据真值表搭建与门、或门、非门、异或门电路。
b. 使用Multisim、Proteus等软件进行仿真，验证电路功能。
2. 实验二：数字电路的基本组成部分——触发器步骤：a. 搭建基本RS触发器、D触发器、JK触发器等。
b. 利用仿真软件验证触发器的工作原理。
c. 分析不同触发器之间的联系与区别。
3. 实验三：计数器的设计与仿真步骤：a. 搭建二进制计数器电路。
b. 利用仿真软件验证计数器的功能。
c. 分析计数器的工作原理，探讨计数器的应用场景。
4. 实验四：译码器的设计与仿真步骤：a. 搭建4-16译码器电路。
b. 利用仿真软件验证译码器的功能。
c. 分析译码器的工作原理，探讨译码器的应用场景。
5. 实验五：数字系统的设计与验证步骤：a. 结合所学知识，设计一个简单的数字系统（如计算器、频率发生器等）。
b. 搭建数字系统电路，利用仿真软件进行验证。
五、实验要求与评价1. 实验报告：要求对每个实验的原理、过程、结果进行详细描述，并对实验中遇到的问题进行分析和解答。
2. 实验操作：要求熟练操作实验设备，正确搭建电路，充分理解实验原理。
3. 实验态度：要求认真观察实验现象，积极参与讨论，主动请教老师和同学。
4. 实验成果：要求实验结果准确，能够对数字电路进行分析与设计。
实验7频带传输系统综合实验-信息系统综合实践实验中心-桂林电子
实验7 频带传输系统综合实验一、实验目的：1、将所做过的独立实验进行组合，构成可通话的频带传输系统。
掌握系统工作原理，了解信号流程并完成两人通话功能。
2、分析系统连接后所遇到的问题，且提出解决向题的方料3、了解载波相位误差，位同步相位误差对系统的性能的影响。
4、了解相位抖动对系统的影响。
二、实验内容：1、了解二人通话的2DPSK频带传输系统的原理，掌握实验模块的正确组合和连线。
2、了解决收端载波相位误差，位同步相位误差对系统造成影响的方法。
3、观察相位抖动对系统的影响。
4、分析系统组成后容易出现什么问题，提出解决问题的方法。
5、当发端发送固定数字信号时，将收、发端关键波形按相位关系绘画出来。
且加以说明。
三、预习要求1、复习前面各章有关的独立实验内容。
2、了解可通话2DPSK频带传输实验的原理。
3、自行设计实验方案及测试步骤。
四、实验仪器1、直流电源一台2、示波器一台3、数字信源模块、数字调制模块、载波时钟提取模块、数字解调模块、帧同步/终端模块、PCM编译码模块各一块。
五、实验原理图3-16-1 系统流程图1. 数字信源中的多路信号的复接原理数字信源模块的原理框图如附图所示。
1.1时序信号的产生本模块通过二进制分频器，得到１６kＨＺ和８kＨＺ方波信号，然后送入２／４译码器，得到反相的脉宽为八个时钟周期的四个脉冲信号，经反相器后得到正相的时序脉冲信号。
其波形及相位关系如图1所示。
图1 复接器中的时序脉冲信号1.2四路数据码的复接本信源模块中的四路独立的八位数码，在以上四路时序信号的控制下，依次选通模拟开关１、２、３、４，按顺序依次将四路数码接入同一通道，形成了一路串行码，完成四路数据码的复接。
在本基带传输实验中，将其中第一路数据码置成帧同步码（巴克码）Ｘ１１１００１０。
2. 数字终端模块的分接器原理原理框图如附图所示。
2.1时序脉冲产生电路由Ｕ７、Ｕ８、Ｕ９（７４ＬＳ１６４）八位移存器和Ｕ１２（７４ＬＳ０４）非门、Ｕ１０（７４ＬＳ７４）Ｄ触发器组成。
实验七 触发器
学号
姓名
规定时间
20分钟
成绩
教师签名
触发器
一、实验目的及要求：
1、熟悉并验证触发器的逻辑功能。
2、掌握RS和JK触发器的使用方法和逻辑功能的测试方法。
二、实验仪器：
数字电子技术实验板、数字万用表
三、实验内容及步骤
1、测试双JK触发器74LS73逻辑功能（20分）。
图174LS73引脚图
表1JK触发器的逻辑功能
0
1
CP=1时，T=1，触发器Q端为1翻为0， 端由0翻为1，翻转一次；CP=0时，T触发器处于维持状态
1
1
J
K
CP
Qn
Qn+1
功能说明
0
0
↓
0
0
保持
1
1
0
1
↓
0
0
置“0”
1
0
1
0
↓
0
1
置“1”
1111来自↓01
必翻
1
0
2.触发器的转换
1将JK触发器转化成D触发器，画出改造电路图（30分），并完成表2（10分）。
K连接非门 =K
J、K连接J=K
表2D触发器的逻辑功能
D
CP
Qn
Qn+1
功能说明
0
10
0
0
D=0，与非门D输出为1，与非门C输出为0，则Qn+1=0
CP=0是触发器不工作
1
1
1
10
0
1
D=1,与非门D输出为0，与非门C输出为1，则Qn+1=1
CP=0时，触发器不工作
1
1
实验一：单管放大电路及常用电子仪器的使用
模拟、数字及电力电子技术实验一：单管放大电路及常用电子仪器的使用一、实验目的：1）学会用万用表判别三极管的类别和管脚。
2）掌握测试三级管输出特性曲线的方法。
3）基本放大电路的静态工作点测试。
2、实验设备及器材：1）MES系列模拟电子电路实验系统2）直流稳压电源3）万用表4）晶体管毫伏表5）元器件：电阻、电位器、三极管6）示波器等3、实验内容及电路：1、用示波器测量交换信号的频率按表1-1所示频率有信号发生器输入信号，用示波器测出周期并计算，将所测试结果与已知频率作比较。
表1-1信号频率100HZ 1*H2扫描速度开关（t/div）开开一个周期所占水平格数6格4格半信号频率f=1/T 1/3 1/4.52、单管放大电路的调整与测试1）静态工作点的测试接通电源+12V，调节Rw使UEQ=2V不变条件下，输入频率1KH2的5mV正弦波信号，用毫伏表测出UO的值,将测量结果记入表2-2中。
表2-2RL实测实测计算估算Ui(mv) Uo(v) A(v)实测Av(估算)∞ 3.3 4 5.4 6接入负载 3.8 5 6.2 63）输入电阻、输入电阻测试表3-1输入电阻测试实测实测计算估算Us(mv) Ui(mv) Ri=Ri≈rbe//Rb2.9mv3.2mv 3.6mv 3mv表3-2输出电阻测试实测实测计算估算Ro=(U∞（v) Uo(v)Ro≈Rc)RL5mv 5.6mv 6.2mv 6mv4、思考题1、使用示波器时若达到如下要求应调哪些旋钮？3）波形清晰；2）亮度适中；3）波形稳定；4）移动波形位置；5）改变波形周期；6）改变波形幅度1、聚焦按钮2、灰度按钮3、调节示波器扫描频率旋钮4、X，Y轴移位旋钮5、调节X—t/cm旋钮6、调节t/div按钮2、点解电容器两端的静态方向与其极性应该有何关系？因为制造电容时，分阳极箔、阴极箔，阳极箔为正耐压比阴极箔要高，阴极箔为负耐压系数要低当有反向电压时，就容易击穿造成短路。
(完整word版)实验7：使用触发器加强完整性 实验报告
CREATETRIGGERtri6
ONToys
AFTERUPDATE
AS
DECLARE@avgrateMONEY
DECLARE@maxrateMONEY
SELECT@avgrate=AVG(mToyRate)FROMToys
SELECT@maxrate=MAX(mToyRate)FROMToys
1.创建触发器，当修改Orders表中某行数据的mShippingCharges和mGiftWrapCharges时，要修改相应行的总价mTotalCost，以保证结果的正确性。
2.创建after触发器，禁止删除ToysBrand表中的记录。
3.创建Instead of触发器，禁止删除ToysBrand表中的记录。
ROLLBACKTRAN
END
8.
--创建视图
er(
cCandidateCode,vFirstName,vLastName,siTestScore,
cContractRecruiterCode,cName)
AS
andidateCode,vFirstName,vLastName,siTestScore,
IFUPDATE(mShippingCharges)ORUPDATE(mGiftWrapCharges)
BEGIN
DECLARE@change1MONEY
DECLARE@change2MONEY
SELECT@change1=mShippingCharges+mGiftWrapCharges
FROMinserted
7.对Shipment表进行插入操作或者修改操作时，应保证dShipmentDate小于当前日期。
8.对于Recruitment数据库，创建一个视图名为vwCandidateContractRecruiter，其中包含了外部候选人（ExternalCandidate表）的代码，姓名，测试成绩，以及其对应的合同招聘人员（ContractRecruiter表）的代码和名称。并对该视图进行更新，修改外部候选人代码为‘000049’的候选人，更改其测验成绩为87分，并更改相对应的合同招聘人员的名称为‘Roger Federal’。通过创建一个触发器使得能对该视图直接通过下面的Update语句进行更新。
实验七---移位寄存器及其应用
集成移位寄存器74LS194功能表：
附：74LS194引脚图
四、实验内容
1、测试四位双向移位寄存器74LS194的逻 辑功能：（测试数据记录表5中）
（1）清除功能 （2）送数功能 （3）右移、左移功能 （4）保持功能 注：CR、S1、S0、SL、SD以及D0-D7分别
接数据开关，CP接逻辑开关，Q0-Q7接发 光二极管显示器。
2、根据实验内容2的结果，画出4 位 环形计数器的状态转换图及波形图。
3、分析串/并行、并/串行转换器所 得结果的正确性。
实验七、移位 寄存器
一、实验目的
1、掌握中规模4位双向移位寄存 器的逻辑功能及使用方法。
2、掌握移位寄存器的典型应用。 3、熟悉移位寄存器的调试方法。
二、实验设备
1、电子技术实验箱
一台
2、数字示波器
一台
3、数字万用表
一块
4、芯片：74LS194*2、74LS00
三、理论准备
移位寄存器是一种由触发器链 型连接的同步时序网络 ，每个 触发器的输出连到下一级触发 器的控制输入端，在时钟脉冲 作用下，存贮在移位寄存器中 的信息逐位左移或右移。
2、环形计数器：自拟实验电路及数据 记录表格。
3、实现数据的串/并转换：按图3、图 4连接电路，输入数码自定，自拟记录 表格。
注：串行输入/并行输出及并行输入/ 串行输出转换电路中只做右移部分； 改接电路，用左移方式的内容放在实 验报告中完成（画出电路图）
波形图：
五、实验报告要求
ห้องสมุดไป่ตู้、分析表5的实验结果，总结移位寄 存器的逻辑功能，并写入表格总结功 能一栏中。
实验七.gal实验
三、实验原理
1.通用阵列逻辑GAL22V10
通用阵列逻辑GAL是由可编程的与阵列、固定的或阵列和输出 逻辑宏单元三部分构成。 GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才 能使GAL芯片具有预期的逻辑功能。 GAL22V10: 有10个I/O口、 12个输入口、 10个寄存器单元， 最高频率为超过100MHz。
见引脚图 1.12.编译来自下载源文件用VHDL语言编写的源程序，是不能直接对芯片编程 下载的，必须经过计算机软件对其进行编译，综合等最 终形成PLD器件的熔断丝文件(简称为JED文件)。 通过相应的软件及编程电缆再将JED数据文件写入 到GAL芯片，这样GAL芯片就 建立工程 具有用户所需要的逻辑功能。
五.实验报告要求：
1. 画出ispGAL22V10C器件实现基本逻辑门及触发 器的引脚图。 2. 简述用PLA模型设计的N位二进制计数器的原理。 3. 写出VHDL语言编写的源程序。 4. 画出各实验的仿真波形。 5. 思考题。
输入源程序
3. GAL实验流程图
编译源程序
建立测试波形、仿真 下载验证
四、实验内容与操作步骤
1. 用GAL22V10实现基本逻辑门及触发器。
四、实验内容与操作步骤
2.启动ispLEVER 3.创建一个新的设计项目 4.VHDL设计输入. 5.仿真波形输入 6.编译源文件 7.仿真 8.在线下载 9.在实验仪上进行功能测试
实验七:通用阵列逻辑GAL实验
一.实验目的：
1.了解ispGAL22V10C的结构及其应用。 2.学会使用VHDL语言进行GAL器件的逻辑设计。 3.掌握GAL器件的编程、仿真、下载、验证等全 部过程。
二.实验内容：
1.用ispGAL22V10C器件实现基本门电路。 2.用ispGAL22V10C器件实现各种触发器。 3.用ispGAL22V10C器件实现10进制计数器。
触发器-时序逻辑电路实验报告
1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏实验名称：触发器应用实验实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。
3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。
4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J —K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。
三、实验内容和原理 1、D →J-K 的转换实验①设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1+n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：nn Q Q J =D K +。
②仿真与实验电路图：仿真电路图如图1所示。
操作时时钟接秒信号，便于观察。
图1实验名称：触发器应用实验 姓名： 学号： 2③实验结果：2、D 触发器转换为T ’触发器实验①设计过程：D 触发器和T ’触发器的次态方程如下：D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。
②仿真与实验电路图：仿真电路图如图2 所示。
操作时时钟接秒信号。
③实验结果：发光二极管按时钟频率闪动，状态来回翻转。
3、J-K →D 的转换实验。
基本逻辑门逻辑实验
实验一、基本逻辑门逻辑实验1、实验器件：74LS00 1片，74LS28 1片2、实验内容：（1）测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
（2）测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
（3）用与非门实现与门、或门的逻辑关系。
3、实验要求：设计电路，写出逻辑表达式，列出真值表，进行数据分析。
实验二、三态门实验1、实验器件：74LS00 1片，74LS125 1片，万用表2、实验内容：（1）74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
（2）74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125 三态输出时74LS00输出值。
3、实验要求：画出电路图，自己设计数据记录表格，添入所测数据，作出数据分析。
实验三、数据选择器实验1、实验器件：74LS153 1片，示波器2、实验内容：测试74LS153中一个4选1数据选择器的逻辑功能。
四个数据输入引脚C0—C3分别接实验箱上的5 MHz、1 MHz、500 KHz、100 KHz脉冲源。
改变数据选择引脚B、A和使能端G的电平，产生8种不同的组合。
观测每种组合下数据选择器的输出波形。
3、实验要求：自己画出电路图，设计数据记录表格，添入所测数据，作出数据分析。
实验四、译码器实验1、实验器件：74LS139 1片2、实验内容：测试74LS139中一个2—4译码器的逻辑功能。
四个译码输出引脚Y0—Y3接电平指示灯。
改变引脚G、B、A的电平。
观测并记录指示灯的显示状态。
3、实验要求：画出电路图，自己设计数据记录表格，添入所测数据，作出数据分析。
通信原理实验07 VCO锁相环电路实验
实验七VCO锁相环电路实验实验内容1.基本锁相环实验2.同步带与捕捉带的带宽测量实验3.锁相式数字频率合成器实验一. 实验目的1.掌握VCO压控振荡器的基本工作原理, 加深对基本锁相环工作原理的理解。
2.熟悉锁相式数字频率合成器的电路组成与工作原理。
二. 实验电路工作原理本单元可做基本锁相环和锁相式数字频率合成器两个实验。
总体框图如图8-1,电路原理图如图8-2所示。
图8-1 基本锁相环与锁相式数字频率合成器电原理框图4046锁相环的功能框图如图8-3所示。
外引线排列管脚功能简要介绍:第1引脚（PD O3）：相位比较器2输出的相位差信号，为上升沿控制逻辑。
第2引脚（PD O1）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为PD O1=PD I1 PD I2第3引脚（PD I2）：相位比较器输入信号，通常PD为来自VCO的参考信号。
第4引脚（VCO O）：压控振荡器的输出信号。
第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。
第6引脚（CI）：与第7引脚之间接一电容，以控制VCO的振荡频率。
第7引脚（CI）：与第6引脚之间接一电容，以控制VCO的振荡频率。
第8引脚（GND）：接地。
第9引脚（VCO I）：压控振荡器的输入信号。
第10引脚（SF O）：源极跟随器输出。
第11引脚（R1）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第12引脚（R2）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第13引脚（PD O2）：相位比较器输出的三态相位差信号，它采用PD I1、PD I2上升沿控制逻辑。
第14引脚（PD I1）：相位比较器输入信号，PD I1输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。
第15引脚（V I ）：内部独立的齐纳稳压二极管负极，其稳压值V≈5～8V，若与TTL电路匹配时，可以用来作为辅助电源用。
实验七 存储过程与触发器
实验七存储过程与触发器实验七存储过程与触发器实验七存储过程与触发器一、建立一个名叫“proc_1”的存储过程，用作查阅学生表的所有信息。
然后调用该存储过程。
二、创建一个名为“proc_2”的存储过程，用于向学生表的所有字段添加一条记录，记录内容由调用时同意。
然后调用该存储过程。
三、创建一个名为“proc_3”的存储过程，用于删除学生表中指定学号的记录，具体学号由调用时同意。
然后调用该存储过程。
四、修改存储过程“proc_3”，用于查询不小于指定成绩的学生的基本信息，具体成绩由调用时同意。
五、选做题：建立一个名叫“proc_4”的存储过程，用作谋一个3十一位整数的反序数。
比如123的反序数为321。
createprocproc_4@aintasdeclare@bint,@cint,@tint,@sintbeginset@t=@a%10select@b=@a/10,@b=@b%10set@c=@a/100set@s=@t*100+@b*10+@cselect@sendgoexecproc_4123六、建立一个名叫“trig_1”的触发器，当向学生表中嵌入记录时，该触发器自动表明学生表的所有信息。
七、修正名叫“trig_1”触发器，当企图向学生表中嵌入、修正或删掉记录时，该触发器自动显示如下信息：“对不起，你无权进行更新操作！”。
八、修正“trig_1”的触发器，当向学生表中修正记录时，该触发器自动表明修正前(deleted)和修改后(inserted)的记录。
九、选做题：建立一个名叫“trig_4”的触发器，当向成绩表嵌入记录时，该触发器自动表明与该记录有关的学生的学号、姓名和班级。
（本题建议建立之前先推论该触发器与否存有）ifexists(selectnamefromsysobjectswherename='trig_4'andtype='tr')droptriggertri g_4gocreatetriggertrig_4on成绩表forinsertasselect学号,姓名,班级from学生表where学号in(select学号frominserted)goinsert成绩表values（“0012”，“02”，80）2、截取图片，填写如下实验过程记录表实验过程记录（特别注意：标示题号）1.2.3.4.。
试验七微程序控制器的实现试验
实验七微程序控制器的实现实验一、实验目的和要求1、掌握时序信号发生电路组成原理。
2、掌握微程序控制器的设计思想和组成原理。
3、掌握微程序的编制、写入，观察微程序的运行。
二、实验内容1、实验原理实验所用的时序电路原理如图7-1所示，可产生4个等间隔的时序信号TS1～TS4，其中SP为时钟信号，由实验机上时钟源提供，可产生频率及脉宽可调的方波信号。
学生可根据实验要求自行选择方波信号的频率及脉宽。
为了便于控制程序的运行，时序电路发生器设计了一个启停控制触发器UN1B，使TS1～TS4信号输出可控。
图中“运行方式”、“运行控制”、“启动运行”三个信号分别是来自实验机上三个开关。
当“运行控制”开关置为“运行”，“运行方式”开关置为“连续”时，一旦按下“启动运行”开关，运行触发器UN1B的输出QT一直处于“1”状态，因此时序信号TS1～TS4将周而复始地发送出去；当“运行控制”开关置为“运行”，“运行方式”开关置为“单步”时，一旦按下“启动运行”开关，机器便处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。
利用单步方式，每次只运行一条微指令，停机后可以观察微指令的代码和当前微指令的执行结果。
另外，当实验机连续运行时，如果“运行方式”开关置“单步”位置，也会使实验机停机。
2、微程序控制电路与微指令格式①微程序控制电路微程序控制器的组成见图7-2，其中控制存储器采用3片E2PROM 2816芯片，具有掉电保护功能，微命令寄存器18位，用两片8D触发器74LS273（U23、U24）和一片4D触发器74LS175（U27）组成。
微地址寄存器6位，用三片正沿触发的双D触发器74LS74（U14～U16）组成，它们带有清“0”端和预置端。
在不进行判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。
当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。
数电实验-实验七
中山大学数字电路与逻辑设计实验报告SUN YAT-SEN UNIVERSITY院（系）学号17339072专业实验人欧雪莹实验题目：实验七译码显示电路一．实验目的（1）掌握中规模集成译码器的逻辑功能和抵用方法（2）熟悉数码管的使用二．实验器件（1）数字电路实验箱、数字万用表、示波器。
（2）器件：74LS48,74LS194,74LS73,74LS00三．实验内容（1）使用显示内容决定显示位置的方法显示学号（2）使用显示位置决定显示内容的方法显示学号四．实验原理1.数码显示译码器BCD码七段译码驱动器-----74LS48,用来驱动共阴极。
在实验箱上使用了两个四位数码管，对应已经连接好74LS48，实验时无需再练线，74LS48只保留引出了A0、A1、A2、A3四个引脚。
2.四节拍发生器在第一个脉冲的上升沿到达后，置入0111，在CP作用下依次为1011,1101,1110，在第四个CP下降沿到达后又使Q=1，实现第二个循环。
2.扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应,虽然在某一时刻只有一个数码管在显示,但人眼看到的是多个数码管“同时”被点亮的效果。
由选通信号控制多路开关,先后送出由高位到低位(或由低位到高位)一位十进制的BCD码。
3.具体实验方法有两种，一是内容决定显示位置。
二是位置决定显示内容。
下面是具体的设计过程：（1）显示内容决定显示位置将脉冲信号输入74LS197作为十六进制计数器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。
并将74LS197的低三位输出作为译码器74LS138的输入，译码器输出分别接到74LS48对应输入端即可实现0~7的译码。
通过对74LS197的输出做逻辑运算在（当输出位1001时，将其运算为0，输入到74LS48对应端口）实现9的译码。
（2）显示位置决定显示内容通过74LS194作为四节拍顺序脉冲发生器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。
西工大数字电路实验报告——实验七
实验七：数码管显示控制电路一． 实验目的：能自动循环显示数字0、1、2、3、4、5、6、0、2、4、1、3、5 二． 实验设备：数字电路实验的，数字双踪示波器，函数信号发生器，数字万用表，74LS161及若干门元件，Multisim 仿真软件。
三． 实验原理：计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。
实验中用到异步清零同步置数四位二进制计数器74LS161。
74LS161为异步清零计数器，即端输入低电平，不受CP 控制，输出端立即全部为“0”。
74LS161具有同步置数功能，在端无效时，端输入低电平，在时钟共同作用下，CP 上跳后计数器状态等于预置输入，即同步预置功能。
和都无效，T 或P 任意一个为低电平，计数器处于保持状态，即输出状态不变。
只有四个控制输入都为高电平，计数器才实现16加法计数。
74LS161引脚排列如图（1）所示，表（1）为它的功能表。
图（1）1 0↑DCBA1r C r C D L 3210D D D D r C DL1 01 1 1 ↑表（1）四．实验内容：用DCBA四位二进制数表示要求显示的十进制数数列，用Q3Q2Q1Q0的输出分别组合出DCBA的函数表达式：D=0C=Q3 Q1 Q2 + Q3 Q1 Q0B=Q3 Q1 Q2 Q0 + Q3 Q2(Q1〇Q0)（〇为异或门，符号打不出）A=Q3 Q2 Q1 + Q3 Q0 Q1 Q2按照DCBA的输出函数连接电路图，其中计数序列长度为13，所以将74LS161连接成14进制，当Q3Q2Q0同时输出为1时，送给Cr端一个置零信号，完成一次循环。
实验七触发器功能测试与仿真
现代电子技术
实验报告
实验名称：
指导老师：
学生班级：
学生：
学生学号：
实验七触发器功能测试与仿真
一、实验目的
1、熟悉和掌握各触发器在Multsim10软件中所处的位置。
2、熟悉和掌握各触发器的作用及功能，以及它们的测试及仿真。
3、进一步熟悉Multisim软件。
二、实验设备
安装有Multsim10软件的个人电脑
三、实验容
1、基本RS触发器逻辑功能测试与仿真
2.5 V 数据如下：
数据分析：
基本RS触发器的特性方程：
2、JK触发器逻辑功能测试与仿真
JK触发器的逻辑功能表：
JK触发器的特性方程：
实验结果分析：
3、T触发器逻辑功能测试与仿真
T触发器的逻辑功能表：
T触发器的特性方程：
Q n+1 =T n Q+T Q n =T⊕Q n
实验结果分析：
当T=0时，J=K=0，触发器保持不变；当T=1时，J=K=1，每来一个CP脉冲，触发器翻转一次，实现了T触发器的逻辑功能。
4、D触发器逻辑功能测试与仿真
+
D触发器的特性方程：
Q n+1=D
实验结果分析：
D触发器是利用维持线和阻塞线，将触发器的触发器翻转控制在CP上升沿瞬间，触发器的输出只与CP上升沿瞬间D的信号有关。
5、T’触发器逻辑功能测试与仿真
T’触发器的逻辑功能表：
T’触发器的特性方程：
Q
Q n+1=n
实验结果分析：。
模拟电路与数字电子技术实验指导书
实验一示波器的使用及实验仪的认识一、实验目的1、熟悉硬件实验注意事项2、掌握示波器的使用方法3、掌握数字实验仪的使用方法二、验仪器示波器、数字电路实验仪三、示波器使用及实验仪使用注意事项1、示波器亮度不要调的太大2、示波器不要加入过大电压（一班低于30V）3、实验仪不要短路四、实验步骤1、实验仪的熟悉交流电压源、正弦波信号源、单脉冲、可调连续脉冲、固定连续脉冲、电平指示、连续开关、面包板。
2、示波器使用说明⑴ POWER：电源开关。
⑵ INTENSTY：辉度控制。
⑶ FOCUS：聚焦控制。
⑷ CH1 CH2：信号输入端。
⑸ AC-GND-DC：输入耦合开关，其中AC输入信号有交流通过；GND输入端接地；DC输入信号直接通过。
⑹ VOLTS/DIV：伏/度选择开关，用于垂直幅度因数，用*10探头连于示波器输入端时，读数乘十。
⑺ DOSITION：调节输入信号垂直方向位移。
⑻ MODE：工作方式选择开关。
CH1，CH2：显示相应的通道信号ALT：CH1，CH2通道信号交替显示CHOP：CH1，CH2通道信号同时显示ADD CH1，CH2通道信号代数和显示⑼ TIME/DIV：扫描时间选择开关⑽ SWPVAR：扫描微调开关⑾ SOURCE：触发信号源选择INT：内触发LINE：取电源频率为触发源EXT：外触发3、用示波器测量基本波形练习⑴测量实验板仪上的直流电压(5V,12V)基本步骤：耦合开关置于GND，确定零电平，置开关于DC，调节VOLTS/DIV开关使波形清晰，大小适中，测量垂直格数。
⑵测量实验板仪上的交流电压频率(1000HZ)基本步骤：耦合开关置于GND，确定零电平，置开关于AC，调节VOLTS/DIV开关及TIME/DIV开关使波形清晰，大小适中，测量水平格数。
4、实验报告上画出直流及交流的波形图及格数。
实验二门电路逻辑功能及测试一、实验目的1．熟悉门电路逻辑功能；2．熟悉数字电路学习机及示波器使用方法。
实验七 中规模集成计数器的应用
实验七 中规模集成计数器的应用一、实验目的1．熟悉中规模集成电路计数器的功能及应用。
2．进一步熟悉数字逻辑实验箱中的译码显示功能。
二、实验原理计数器是一种中规模集成电路，其种类有很多。
如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N 进制计数器等多种。
常用计数器均有典型产品，不须自己设计，只要合理选用即可。
本实验选用四位二进制同步计数器74LS161做计数器，该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。
图1是它的逻辑符号，它除了具有二进制加法计数功能外，还具有预置数、清零、保持的功能。
图中LD 是预置数控制端，0D 、1D 、2D 、3D 是预置数据输入端，r C 是清零端，T CT 、P CT 是计数器使能控制端，0C 是进位信号输出端，它的主要功能有：（1）异步清零功能 若r C =0(输出低电平)，则输出0Q 1Q 2Q 3Q ＝0000，与其它输入信号无关，也不需要CP 脉冲的配合，所以称为“异步清零”。
（2）同步并行置数功能 在r C ＝1，且LD ＝0的条件下，当CP 上升沿到来后，触发器0Q 1Q 2Q 3Q 同时接收0D 1D 2D 3D 输入端的并行数据。
由于数据进入计数器需要CP 脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。
（3）保持功能 在r C ＝LD ＝1的条件下，T CT 、P CT 两个使能端只要有一个低电平，计数器将处于数据保持状态，与CP 及0D 1D 2D 3D 输入无关。
（4）计数功能 当r C ＝LD ＝T CT ＝P CT ＝1时，电路为四位二进制加法计数器。
在CP 脉冲作用下，电路按自然二进制递加，状态变化在0000～1111间循环。
74LS161的功能表详见表一所示。
实验七 触发器及其应用实验
实验七触发器及其应用实验一、实验概述本实验是通过使用74LS00、74LS74和74LS76来实现RS触发器、D触发器、JK 触发器以及T触发器的功能。
二、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能2、掌握集成触发器的功能和使用方法3、熟悉触发器之间相互转换的方法三、实验预习要求1、复习有关触发器内容，熟悉有关器件的管脚分配2、列出各触发器功能测试表格3、参考有关资料查看74LS00、74LS74和74LS76的逻辑功能四、实验原理在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。
把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。
1、RS触发器RS触发器是构成其它各种功能触发器的基本组成部分。
又称为基本RS触发器。
结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接，如图7.4-1所示。
图7.4-1 RS触发器2、D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，如图7.4-2所示。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
JK触发器是数字电路触发器中的一种基本电路单元，如图7.4-3所示。
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七触发器
一、实验目的
（1）理解触发器的用途、类型和工作原理
（2）掌握利用T-SQL语句创建和维护触发器的方法
（3）掌握利用企业管理器创建、维护触发器的方法
二、实验容
1.创建after触发器
(1）创建一个在插入时触发的触发器sc_insert,当向sc表插入数据时，须确保插入的学号已在Student表中存在，并且还须确保插入的课程号在Course表中存在；若不存在，则给出相应的提示信息，并取消插入操作，提示信息要求指明插入信息是学号不满足条件还是课程号不满足条件（注：Student表与sc表的外键约束要先取消）。
(2）为Course表创建一个触发器Course_del，当删除了Course表中的一条课程信息时，同时将表sc表中相应的学生选课记录删除掉。
(3）在Course表中添加一个平均成绩avg_Grade字段（记录每门课程的平均成绩），创建一个触发器Grade_modify，当SC表中的某学生的成绩发生变化时，则Course表中的平均成绩也能及时相应的发生改变。
（4）测试上述三个触发器。
测试过程在（1）、（2）、（3）中均给出。
2.创建instead of 触发器
(1）创建一视图Student_view,包含学号、、课程号、课程名、成绩等属性，在Student_view上创建一个触发器Grade_moidfy，当对Student_view中的学生的成绩进行修改时，实际修改的是sc中的相应记录。
(2）在SC表中插入一个getcredit字段（记录某学生，所选课程所获学分的情况），创建一个触发器ins_credit，当更改（注：含插入时）SC表中的学生成绩时，如果新成绩大于等于60分，则该生可获得这门课的学分，如果新成绩小于60分，则该生未能获得学分。
（3）测试上述两个触发器。
测试结果在（1）、（2）中均已给出。
3. 使用T-SQL语句管理和维护
(1）用系统存储过程sp_helptrigger查看触发器Grade_modify的相关信息。
(2）使用系统存储过程sp_helptext查看触发器Grade_modify中的定义容。
(3) 使用select语句查看触发器Grade_modify的定义容。
（4）用系统存储过程sp_depends查看触发器Grade_modify的相关性。
（5）将sc_insert触发器改为instead of 触发器，实现的功能不变。
（6）将触发器sc_insert删除。
4.使用SQL Server Management Studio管理存储过程
（1）在SQL Server Management Studio中重新创建刚删除的触发器sc_insert
（2）查看触发器sc_insert 的容。
（3）删除触发器sc_insert。