4选1数据选择器
四选一数据选择器
数据选择器：
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。
有时也把它叫做多路选择器或多路调制器(multiplexer)。
MUX （数据选择器(multiplexer)）：
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
产品规格有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS153）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
如在数字电路中，mux6常指6路开关、mux6to1（mux6_1）常指6选1数据选择器。
多路转换器的作用主要是用于信号的切换。
集成模拟电子开关在小信号领域已成为主导产品，与以往的机械触点式电子开关相比，集成电子开关有许多优点，例如切换速率快、无抖动、耗电省、体积小、工作可靠且容易控制等。
但也有若干缺点，如导通电阻较大，输入电流容量有限，动态范围小等。
因而集成模拟开关主要使用在高速切换、要求系统体积小的场合。
在较低的频段上f<10MHz），集成模拟开关通常采用CMOS工艺制成：而在较高的频段上（f>10MHz），则广泛采用双极型晶体管工艺。
实验一四选一数据选择器的设计
实验一四选一数据选择器的设计实验目的：设计并实现一个四选一数据选择器，可以将四个输入信号中的一个作为输出信号进行传递。
实验原理：四选一数据选择器是多路选择器的一种，主要由输入端、控制端和输出端组成。
输入端有四个信号输入线，控制端有两个控制输入线，输出端有一个信号输出线。
通过控制输入线的不同组合，可以选择其中一个输入信号传递到输出端。
实验材料与器件：1.1片74LS153(二选四数据选择器)芯片2.4个开关按钮3.连接线4.电源线5.示波器（可选）实验步骤：1.连接电路：a. 将芯片74LS153的Vcc引脚连接到正极电源线，将GND引脚连接到负极电源线。
b.将芯片的1A、1B、2A、2B四个输入引脚分别连接到四个开关按钮。
c.将芯片的S0、S1两个控制输入引脚分别连接到两个控制开关按钮。
d.将芯片的Y输出引脚连接到输出信号线。
e.将电源线接入电源插座，通电。
2.设置控制输入：a.初始状态下，所有控制输入引脚都为低电平状态。
b.可以通过控制两个开关按钮的开关状态来改变控制输入引脚的电平。
3.输出结果观测：a.打开示波器，将其输入端连接到芯片的输出引脚，设置为观测模式。
b.通过改变控制输入的电平状态，可以选择不同的输入信号进行输出。
c.观察示波器上的输出信号波形，确保输出信号与选择的输入信号一致。
4.实验记录：a.记录不同控制输入状态下的输入信号及输出信号。
b.通过对比观测结果，验证芯片的正常工作。
实验注意事项：1.连接电路时，注意电源接线正确，避免短路或电路损坏。
2.实验过程中操作电路和仪器时，保持手部干燥，并确保安全。
3.实验完成后，关闭电源，将电路和仪器恢复原状，并整理实验记录。
4.若没有示波器，可以通过观察输出信号线连接的LED灯的亮灭来判断输出信号的状态。
实验结果与讨论：在实验中，我们设计并实现了一个四选一数据选择器，并通过改变控制输入的电平状态来选择不同的输入信号进行输出。
通过观察观测结果，我们可以发现当控制输入引脚的电平状态为低-低时，选择1A作为输出；当为低-高时，选择1B作为输出；当为高-低时，选择2A作为输出；当为高-高时，选择2B作为输出。
VHDL实验报告 四选一数据选择器的设计
五、实验步骤
4、对设计文件进行仿真
1）选择File--New，在弹出的对话框中选择Vector Waveform File，点击OK按 钮，打开进入一个空的波形编辑器窗口。
2）设置仿真结束时间，波形编辑器默认的仿真结束时间为 1µS，根据仿真需 要，可以自由设置仿真的结束时间（本次设置的为1ms）。选择 QUARTUSII 软件的 Edit--
的 Fie>Save进行保存。
5）指定仿真器设置，在仿真过程中有时序仿真和功能仿真之分，在这里介绍 功能仿真。在 QUARTUSII软件中选择 Processing>Simulator Tool 命令，打开仿真器工具 窗口，如下图所示。
按图上的提示，首先产生功能仿真网表文件（在simulation
mode后选择
二、实验目的
1、熟悉四选一数据选择器的工作原理。 2、进一步掌握VHDL顺序语句和并行语句的使用。 3、进一步熟悉QUARTUSⅡ软件的使用方法和VHDL输入的全
过程。
三、实验原理
在数字系统中常需要将多路数据有选择地分别传送到公共 数据线上去，完成这一功能的逻辑电路称为数据选择器。 数据选择器是一种通用性很强的中规模集成电路，它的用 途很广。
3）点击 Add Hardware 按钮，出现 Add Hardware 对话框，在 Add Hardware 对话 框中，从 Hardware type 列表中选择所需要硬件类型，如果是 USB 接口的请参照用户使用手册 中的 USB 电缆的安装与使用，如果使用的是并口下载线则选取如下图 所示的硬件类型，点击 OK按钮，完成对硬件类型的设置。回到编程器硬件设置窗口， 点击 Close 按钮退出设置。则在 编程器对话框中的编程硬件类型会出现刚才选取的编程器硬件。
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
四选一数据选择器
图所示的是四选一数据选择器的原理图。
图中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，数据选择器还广泛用于产生任意一种组合逻辑函数。
在图示电路中，若将Y看成是A0、A1及D0、D1、D2、D3的函数，则可写成
如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n +1的组合逻辑函数。
一、数据选择器
1、释义：
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。
有时也把它叫做多路选择器或多路调制器(multiplexer)。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
2、工作方式：
工作原理：给A1A0一组信号10，相当于一个2进制数字2，等于选通了D2这个输入端，输出Y 输出的就是D2的信号。
3、逻辑功能：
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
4、分类：
有2选1，4选1、8选1和16选1等类型的数据选择器，又叫"多路开关"。
verilog4选一数据选择器原理(一)
verilog4选一数据选择器原理(一)Verilog中的4选1数据选择器简介在数字电路中，数据选择器是一种常见的电路组件，用于从多个数据输入中选择一个输出。
Verilog是一种硬件描述语言，广泛用于数字电路的设计和仿真。
本文将介绍Verilog中的4选1数据选择器的原理和实现方法。
原理4选1数据选择器有4个输入和1个输出。
根据选择信号，从4个输入中选择一个输入作为输出。
选择信号是2位的二进制数，共有4种可能的状态，每种状态对应一个输入。
当选择信号为00时，输出为第一个输入；当选择信号为01时，输出为第二个输入；当选择信号为10时，输出为第三个输入；当选择信号为11时，输出为第四个输入。
逻辑电路图以下是4选1数据选择器的逻辑电路图：______S0 ----| || |S1 ----| |----- Y|______|Verilog实现下面是实现4选1数据选择器的Verilog代码示例：module mux4to1 (input [3:0] D, input [1:0] S, outpu t Y);assign Y = (S[1] & S[0] & D[3]) | (S[1] & ~S[0] & D [2])| (~S[1] & S[0] & D[1]) | (~S[1] & ~S[0] & D[0]);endmodule在上面的代码中，D是4个输入的信号线，S是选择信号线，Y是输出信号线。
根据选择信号的不同状态，使用逻辑运算符进行输入的选取，然后将结果输出到输出信号线Y上。
仿真测试为了验证4选1数据选择器的正确性，可以进行仿真测试。
以下是一个简单的测试示例：module test_mux4to1;// Declare signalsreg [3:0] D;reg [1:0] S;wire Y;// Instantiate the modulemux4to1 mux (D, S, Y);// Stimulusinitial begin// Test case 1D = 4'b0001; S = 2'b00; // Expect Y to be 0 #10;// Test case 2D = 4'b0001; S = 2'b01; // Expect Y to be 0 #10;// Test case 3D = 4'b0001; S = 2'b10; // Expect Y to be 0 #10;// Test case 4D = 4'b0001; S = 2'b11; // Expect Y to be 1 #10;$finish;endendmodule上述代码中，D和S是输入信号，Y是输出信号。
四选一数据选择器74LS153级联方法分析与研究
四选一数据选择器 ７ ４ Ｌ Ｓ １ ５ ３ 级联 方法 分析 与研究
张 辉‘ 李 竹
（ １ ． 山西 师 范 大 学 临 汾 学 院 ，山西 临汾 ０ ４ １ ０ ０ ０ ；
２ ．山西师范大学物信 学院 ， 山西
临汾
０ ４ １ ０ ０ ４ ）
数据 中选择一个 数据输 出。经分析 可知 ， 该种级 联方 式也是
图 ３ 两片 四 选一选 择 器级 联成 八选 一 选择器
Ｉ
Ｏ
加
把地址变量 分成 两部分 ， 一部分利用使 能端选择 片的工作状
态， 另一 部分 从选 中的片输 入数据中选择 一个 数据输 出。
在 实际应用 中， 经常 需要从更 多的备选 数据 中选择 一个
六选 一数据选择 器 。此外 ， 数据选择器 的功能除 了能从给 定 的多个数 据 中选择一 路输 出外 ， 还可 以作为 函数发生 器 ， 用 来 实现组 合逻 辑 电路 。数据选 择器 的作用 类似于 单刀 多位
开关， 如图 １ 所 示 。ａ 图为数 据选择 器的 常用逻辑 符号 ， 在ａ
４ 基于二级级联 方式扩展 数据 选择 器
本文提 出采用 二级级联 的方式扩展 数据选择 器 ， 如 图５
所示 ：
数据 ， 这就 需要 把 ７ ４ Ｌ Ｓ １ ５ ３ 单片 选择器 进行 级联 ， 最 常见 的 级联方式是利用其 使能端进行级联扩展 。 如 图３ 所示 为利 用两片 四选一 ７ ４ Ｌ ｓ １ ５ ３ 级联成 的八选一
Ｆ＝ （ Ａ ｌ Ａ ０ Ｄ ｏ ＋Ａ ｌ Ａ ０ Ｄｌ ＋ Ａ Ｉ Ａ ０ Ｄ２ ＋ ｌ Ａ ０ Ｄ３ ） Ｅ， 由 该 表 达
EDA四选一选择器设计
4选1数据选择器1·设计背景和设计方案1·1设计背景该设计是以数字电子技术为基础，实现数据从四位数据中按照输入的信号选中一个数，来实现所期望的逻辑功能。
1·2设计方案用拨码开关作四位数据及两位控制端的输入，LED 作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED 与数据输入端a,b,c,d 的关系，验证四选一数据选择器设计的正确性。
使用逻辑门电路与、或、非的组合来表达4选1数据选择器，通过控制输入的信号来控制输出的信号值。
其逻辑电路图如下：3021D D D D其示意框图如下：其中输入数据端口为D0、D1、D2、D3，A 、A ’为控制信号，Y 为输出。
令AA ’=“00”时，输出Y=D0；令AA ’=“01”时，输出Y=D1；令AA ’=“10”时，输出Y=D2；令AA ’=“11’ 时，输出Y=D3；D0输入 D 1 数据 D 2 D 3真值表如下：D3 1 1 D32·方案实施1）程序12·1·1设计思路四选一多路选择器设计时，定义输入S为标准以内漏记为STD_LOGIC,输出的信号Z的数据类型定义为2位标准逻辑矢量位STD_LOGIC_VECTOR( 1 DOWNTO 0 ).使用LIBRATY语句和USE语句，来打开IEEE库的程序包STD_LOGIC_1164.ALL。
当输入信号时，程序按照输入的指令来选择输出，例如输入信号为“00”时，将a的值给z，进而输出z的值，输入信号为“11”是，将a的值给z，进而输出z的值。
若输入信号是已经定义的四个信号之外的值时（即当IF条件语句不满足时），输出值为x，并将x的值给输出信号z。
这样即可实现四选一数据选择的功能。
2·1·2程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux41 isPORT (a,b,c,d :IN STD_LOGIC;s :IN STD_LOGIC_VECTOR(1 DOWNTO 0);z : OUT STD_LOGIC);END mux41;ARCHITECTURE one OF mux41 ISBEGINPROCESS( s,a,b,c,d)BEGINCASE s ISWHEN "00" => z <= a;WHEN "01" => z <= b;WHEN "10" => z <= c;WHEN "11" => z <= d;WHEN OTHERS => z <=null;END CASE;END PROCESS;END one;2·1·3运行结果当输入信号“00”时，输出信号z的值为‘a’;当输入信号“01”时，输出信号z的值为‘b’;当输入信号“10”时，输出信号z的值为‘c’;当输入信号“11”时，输出信号z的值为‘d’;2·1·4波形仿真及描述输入：a 的波形周期为10ns,b的波形周期为5ns,c的波形周期为15ns,d的波形周期为8ns。
四选一数据选择器实验报告
四选一数据选择器11微电子黄跃1117426021【实验目的】1．四选一数据选择器，2．学习V erilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具modelsim的使用方法；【实验内容】1. 实现四选一数据选择器的“V erilog ”语言设计。
2. 设计仿真文件，进行验证。
【实验原理】数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。
其主要功能是从多路数据中选择其中一路信号发送出去。
所以它是一个多输入、单输出的组合逻辑电路。
4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制输入端，Y是数据输出端。
当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11，Y=D3。
由真值表写出输出逻辑表达式301201101001)()()()(D A A D A A D A A D A A F +++=由逻辑表达式做出逻辑电路图。
【程序源代码】module mux4_1(sel,in,out);input [1:0] sel;input [3:0] in;output out;reg out;always@(sel or in) begincase ({sel[1],sel[0]})2'b00: out=in[0];2'b01: out=in[1];2'b10: out=in[2];2'b11: out=in[3];default: out=1'bx;endcaseendEndmodule测试程序代码如下：module test_mux4_1;reg [1:0] S;reg [3:0] IN;wire Y;mux4_1 M1(.sel(S),.in(IN),.out(Y));always #10 IN[0]=~IN[0];always #20 IN[1]=~IN[1];always #40 IN[2]=~IN[2];always #80 IN[3]=~IN[3];initialbegin S=1'b0;IN=4'h0;#100 $stop;endalways #10 S=S+1;endmodule【仿真和测试结果】【实验心得和体会】这次实验与上次相比有明显的进步，通过这次实验我对modelsim的应用更加得心应手，深切的体会到了verilog是一种描述性语言，这次实验总的来说是比较顺利的，但在实验过程中还是遇到了一些问题，比如端口的匹配问题，在写程序的时候误将位宽写在了变量名的后面，虽然程序能够运行但有警告，仿真波形是错误的，可见在写程序时警告有时也是致命的，这要求我们在学习的过程中思想一定要严谨！其次在做实验时一定要多想，例如在学习这门课时，书上说在模块外部输入可以是wire型或reg型，但在写程序时激励模块往往要初始化数据，所以编程时其类型往往声明为reg型，通过这个例子我明白了书上所说的有时往往是一个比较笼统的，而更多的需要我们自己去实践、探索、勤思考，只有这样我们才能把书本上的知识转化为属于我们自己的知识，才能在学习的道路上走的更远！原文已完。
EDA实验报告（四选一、四位比较器、加法器、计数器、巴克码发生器）
EDA实验报告（四选⼀、四位⽐较器、加法器、计数器、巴克码发⽣器）实验1 4选1数据选择器的设计⼀、实验⽬的1.学习EDA软件的基本操作。
2.学习使⽤原理图进⾏设计输⼊。
3.初步掌握器件设计输⼊、编译、仿真和编程的过程。
4.学习实验开发系统的使⽤⽅法。
⼆、实验仪器与器材1.EDA开发软件⼀套2. 微机⼀台3. 实验开发系统⼀台4. 打印机⼀台三、实验说明本实验通过使⽤基本门电路完成4选1数据选择器的设汁，初步掌握EDA设计⽅法中的设汁输⼊、编译、综合、仿真和编程的过程。
实验结果可通过实验开发系统验证，在实验开发系统上选择⾼、低电平开关作为输⼊，选择发光⼆极管显⽰输出电平值。
本实验使⽤Quartus II软件作为设计⼯具，要求熟悉Quartus II软件的使⽤环境和基本操作，如设计输⼊、编译和适配的过程等。
实验中的设计⽂件要求⽤原理图⽅法输⼊，实验时，注意原理图编辑器的使⽤⽅法。
例如，元件、连线、⽹络爼的放巻⽅法和放⼤、缩⼩、存盘、退岀等命令的使⽤。
学会管脚锁定以及编程下载的⽅法等。
四、实验要求1.完成4选1数据选择器的原理图输⼊并进⾏编译；2.对设计的电路进⾏仿真验证：3.编程下载并在实验开发系统上验证设计结果。
五、实验结果管脚分配:N;如kne DteOwn LccatMi Pwecgj G【c^p I/ODo-l 2 GC6P I ifo Xfl-c t nk A Igt PHJ V21Bl NO AS-VLUTrifd2?B Irpjt PIW.VI DJ_W ^>VLVTTl(d 3? co1r(xt P1M IPS5a^Lumid 庐Cl Irpul P1W.KC654a>vivin(d 5* C213P1KLP2S M」JO a>vLum(d 6* C3Inpjt叽⼼：■? ^3-VLVTn(d I* GK incut PJWJtfH7B7JJ1 a>VLUTn(d8o v O J U X A7B7 M J S3-VLVTn(d9<wvx4fr?实验2 四位⽐较器⼀、实验⽬的1. 设计四位⼆进制码⽐较器，并在实验开发系统上验证。
四选一数据选择器的设计
XX大学实习（实训）报告实习（实训）名称：电工电子实习学院：专业、班级：指导教师：报告人：学号：时间： 2011年7月1日至 2011年7月8日实习主要内容：（1）了解EDA技术的发展及应用（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计（3）学习MAX+PLUSⅡ软件的应用方法（4）应用EDA技术的设计方法完成4选1数据选择器的设计（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ上仿真主要收获体会与存在的问题：通过课程设计，发现自己的很多不足，自己知识的很多漏洞，看到了自己的实践经验还是比较缺乏，理论联系实际的能力还急需提高。
同时也体会到设计课的重要性和目的性所在。
同时这次实习也有很多收获，首先我们学会了MAX+PLUSⅡ软件的应用方法，并且能够独立设计出原理图，其次本次设计课培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。
指导教师意见：建议成绩：指导教师签字：年月日备注：实习报告1．目的（1）通过实习掌握maxplus2软件的使用和VHDL语言的基础知识（2）应用maxplus2完成四选一数据选择器的设计，并实现仿真。
2．内容2.1 maxplus2的认识（1）Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera 是世界上最大可编程逻辑器件的供应商之一。
Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。
在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。
（2）、Max+plusⅡ开发系统的特点很多，比如开放性的界面，编辑过程与结构无关，丰富的设计库，硬件描述语等。
（3）、Max+plusⅡ软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。
4选1数据选择器例题
4选1数据选择器例题
当涉及到数据选择器的例题时，有很多不同的情况和应用场景可以考虑。
以下是一个关于4选1数据选择器的例题：
假设你是一名电视游戏节目的主持人，你需要在4个选项中选择一个正确的答案。
以下是问题和选项：
问题，以下哪个城市是法国的首都？
选项：
A. 伦敦。
B. 巴黎。
C. 柏林。
D. 马德里。
正确答案是B. 巴黎。
从多个角度来回答这个问题：
1. 地理角度，法国的首都是巴黎。
巴黎是法国最大的城市，也是政治、经济和文化中心。
2. 历史角度，巴黎作为法国的首都，具有悠久的历史。
它是法国的王室和政府所在地，承载着丰富的历史遗产。
3. 文化角度，巴黎是世界著名的文化之都，拥有许多博物馆、艺术画廊和文化活动。
它吸引着来自世界各地的游客。
4. 旅游角度，巴黎是世界上最受欢迎的旅游目的地之一。
它以其浪漫的氛围、著名的地标如埃菲尔铁塔和卢浮宫而闻名。
综上所述，巴黎是法国的首都，这是从地理、历史、文化和旅游角度来看的正确答案。
四选一数据选择器课程设计
四选一数据选择器课程设计EDA课程设计报告题目：四选一数据选择器院系班级：设计者：指导老师：设计时间：目录目录............................................................... - 1 - 1、设计目的、要求......................................... - 2 -1.1、设计目的.......................................... - 2 -1.2、系统设计要求.................................. - 2 -1.3、设计工具.......................................... - 3 -2、设计原理及相关硬件................................. - 3 -2.1、系统设计方案及原理...................... - 3 -2.2、硬件原理.......................................... - 4 -3、主要模块设计............................................. - 5 -3.1、模块xy4 ........................................... - 5 -4、系统编译及仿真过程................................. - 6 -4.1、工程建立.......................................... - 6 -4.2、系统编译.......................................... - 7 -4.3、仿真.................................................. - 8 -5、硬件验证过程和分析................................. - 8 -5.1、引脚设置和保护.............................. - 8 -5.2、硬件下载.......................................... - 9 -6、实验参考程序........................................... - 12 -6.1、模块xy4 ......................................... - 12 -7、总结........................................................... - 14 -1、设计目的、要求1.1、设计目的了解并掌握一般设计方法，具备初步的独立设计能力；掌握用VerilogHDL语言程序的基本技能；提高综合运用所学的理论知识独立分析和解决问题的能力；进一步掌握EDA技术的开发流程，学习其独特的运用，进一步的提高自己的动手能力和知识领域。
EDA论文4选1多路选择器的设计
4选1多路选择器的设计班级xxxxx 姓名xxxxx 学号xxxxxx一、内容摘要多路选择器是数据选择器的别称。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开并。
数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。
多路选择器可以从多组数据来源中选取一组送入目的地。
它有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
多路选择器还包括总线的多路选择,模拟信号的多路选择等,相应的器件也有不同的特性和使用方法它的应用范围相当广泛，从组合逻辑的执行到数据路径的选择，经常可以看到它的踪影。
另外在时钟、计数定时器等的输出显示电路中经常利用多路选择器制作扫描电路来分别驱动输出装置，以降低功率的消耗。
有时也希望把两组没有必要同时观察的数据，设置为共享一组显示电路，以降低成本。
二、关键词关键词：多路选择器，逻辑图，逻辑函数三、问题分析设计内容一：根据以下流程，利用QuartusII完成四选一多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。
设计内容二：在试验系统上硬件测试，验证此设计的功能。
对于引脚锁定以及硬件下载测试。
设计内容三：对VHDL不同描述方式的四选一多路选择器进行硬件实验，比较他们的特性。
四选一选择器VHDL源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux4a1 ISPORT (input:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b:IN STD_LOGIC;y:OUT STD_LOGIC );END ENTITY mux4a1;ARCHITECTURE rtl OF mux4a1 ISSIGNAL sel:STD_LOGIC_VECTOR (1 DOWNTO 0);BEGINsel<=b&a;PROCESS (input,sel) IS BEGIN IF(sel="00") THEN y<=input(0); ELSIF(sel="01") THEN y<=input(1); ELSIF(sel="10") THEN y<=input(2); ELSE y<=input(3); END IF;END PROCESS;END ARCHITECTURE rtl;程序分析：四选一多路选择器设计时，定义输入S 为标准以内漏记为STD_LOGIC,输出的信号y 的数据类型定义为2位标准逻辑矢量位STD_LOGIC_VECTOR( 1 DOWNTO 0 ).使用LIBRATY 语句和USE 语句，来打开IEEE 库的程序包STD_LOGIC_1164.ALL 。
4选1数据选择器实现逻辑函数
4选1数据选择器实现逻辑函数一、背景介绍在数字电路的实现中，逻辑函数经常被用来将多种输入的条件映射成输出。
4选1数据选择器就是一种常见的逻辑电路，可以选择4个输入数据，将其中一个输入数据输出。
本文将介绍4选1数据选择器的实现逻辑函数。
二、4选1数据选择器的原理4选1数据选择器将4个输入数据和2个控制信号作为输入，通过逻辑运算将其中一个输入数据选择并且输出。
逻辑电路中的控制信号可以是电压、电流等方式。
三、实现逻辑函数1. 4选1数据选择器的实现逻辑函数：Y = D0 * ~S1 * ~S0 + D1 * ~S1 * S0 + D2 * S1 * ~S0 + D3 * S1* S02. 解析：在上式中，D0-D3分别表示4个输入数据。
S0和S1表示两个控制信号。
~S0和~S1表示控制信号取反。
当S1=0，S0=0时，Y=D0当S1=0，S0=1时，Y=D1当S1=1，S0=0时，Y=D2当S1=1，S0=1时，Y=D3由此可见，通过控制信号S0和S1的不同，可以实现从4个输入数据中选择其中一个数据并且输出。
四、实现方法以上逻辑函数可以通过逻辑门电路实现，如四个与门和四个或门电路，但是这样的实现方法比较复杂。
实际应用中，一般采用集成电路芯片，如74LS153芯片来实现4选1数据选择器。
这种芯片中集成了多个逻辑门，可以方便实现逻辑函数。
五、应用场景4选1数据选择器经常被使用在数字电路设计中，如在调制解调器、计算机内存等电器元器件中。
在工业自动化系统中，也可以用到4选1数据选择器。
例如控制信号传输系统、设备之间的数据传输等。
六、总结4选1数据选择器通过逻辑运算实现从4个输入数据中选择其中一个数据并且输出。
在数字电路设计和自动化系统中有广泛的应用。
通过采用集成电路芯片实现，可以方便而快速地实现逻辑函数。
实验一 四选一数据选择器的设计
实验一四选一数据选择器的设计一、实验目的1、熟悉Quartus II软件的使用。
2、了解数据选择器的工作原理。
3、熟悉EDA开发的基本流程。
二、实验原理及内容实验原理数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路，可以采用数据选择器进行选择再对该路信号加以利用。
从多路输入信号中选择其中一路进行输出的电路称为数据选择器。
或：在地址信号控制下，从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器。
数据选择器又叫多路选择器，简称MUX。
4选1数据选择器：（1）原理框图：如右图。
D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从４路输入中选择哪１路输出。
（2）真值表如下图：（3）逻辑图数据选择器的原理比较简单，首先必须设置一个选择标志信号，目的就是为了从多路信号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。
在应用中，设置一定的选择标志信号状态即可得到相应的某一路信号。
这就是数据选择器的实现原理。
实验内容1、分别采用原理图和VHDL语言的形式设计4选1数据选择器2、对所涉及的电路进行编译及正确的仿真。
三、实验条件Quartus II实验环境四、实验与仿真原理图：D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从４路输入中选择哪１路输出。
（2）真值表如下图：仿真结果：St为功能端。
当st=1时y=0；当st=0时选择器才开始工作。
当 a1a0=00时 y=d0a1a0=01时 y=d1a1a0=10 时y=d2a1a0=11时 y=d3完成了四选一的功能。
Vhdl编码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mux4 isport(a0,a1,a2,a3:in std_logic;s:in std_logic_vector(1 downto 0);y:out std_logic);end mux4;architecture archmux of mux4 isbeginy<=a0 when s="00" elsea1 when s="01" elsea2 when s="10" elsea3;end archmux;仿真：当s=0时 y=a1；当s=1时 y=a1；当s=2时 y=a2；当s=3时 y=a3 。
verilog4选一数据选择器原理
verilog4选一数据选择器原理
4选1数据选择器是一种数字电路，用于从4个输入信号中选择一个作为输出信号。
其原理如下：
1. 4选1数据选择器有4个输入端（A, B, C, D），表示4个输入信号，以及2个选择线（S0, S1），用来选择其中一个输入信号作为输出。
2. 选择线S0, S1为二进制输入线，可以表示4种可能的选择情况，即00, 01, 10, 11。
3. 根据S0, S1的不同组合，选择器将选择相应的输入信号作为输出。
对于00输入组合，选择器输出A；对于01输入组合，选择器输出B；对于10输入组合，选择器输出C；对于11输入组合，选择器输出D。
4. 选择器的输出（Y）即为所选输入信号的值。
5. 选择器的工作原理是通过对选择线进行编码，根据选择线的值来使对应的输入信号通过。
选择线的值可以通过其他计算逻辑产生，或者通过外部开关手动控制。
总结起来，4选1数据选择器可以通过选择线的二进制编码来选择4个输入信号中的一个输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子设计技术课程设计
四位加法器
姓名：黄政
学号：2011059605
班级：通信工程zb421101
指导教师：郑雪娇
2013年12月26日
1
一、设计目的
1. 熟练使用Verilog HDL语言在mux plusⅡ软件平台上编写程序，完成编译工作。
2.学习VHDL程序中数据对象、数据类型、顺序语句、并行语句的综合使用，了解VHDL程序的基本结构。
3.掌握使用EDA工具设计数字系统的设计思路和设计方法。
学习VHDL基本逻辑电路的综合设计应用。
4.学习实验开发系统的使用方法。
二、设计内容
1、设计并调试好一个4选1数据选择器。
2、仿真、分析结果、绘制波形
三、设计过程
1、程序的设计
打开mux plusⅡ，单击file，选择new ，选择Editor file类型。
进行文本编辑，编辑完成后并以“max4_1.vhd”(注意后缀是．Vhd)为文件名，存在自己建立的工程目录D:\（自己的文件夹）内。
进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，不要随意单击“OK”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“OK”按钮存盘，这是上机实验时最容易忽略和出错的地方。
程序设计内容如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX41A IS
PORT(D3,D2,D1,D0,A1,A0,EN:IN STD_LOGIC;
Y:OUT STD_LOGIC);
END ENTITY MUX41A;
ARCHITECTURE ONE OF MUX41A IS
BEGIN
Y<=D0 WHEN A1='0' AND A0='0' AND EN='1'
ELSE D1 WHEN A1='0' AND A0='1' AND EN='1'
ELSE D2 WHEN A1='1' AND A0='0' AND EN='1'
ELSE D3 WHEN A1='1' AND A0='1' AND EN='1'
ELSE 'Z';
END ARCHITECTURE ONE;
3、功能仿真设计文件
仿真，是对电路设计的一种间接的检测方法。
对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。
对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。
（1）建立波形文件
进行仿真时需要先建立仿真文件。
在mux plus II环境执行File的New命令，再选择弹出如下图的对话框中的Vector Waveform File项，波形编辑窗口即被打开。
（2）输入信号节点
选择菜单View→Utility Windows →Node Finder ，在Filter框中选择Pins：all，再单击List按钮，即在下面的Nodes Found框中国i不过出现本设计的项目所有输入输出和近位，并全部拖到波形编辑窗口。
（3）波形文件存盘
以“max4_1.vwf”(注意后缀是．vwf)为文件名，存在自己建立的工程目录D\（自己的文件夹）内。
在波形文件存盘时，系统将本设计电路的波形文件名自动设置为“max4_1.vwf”，因此可以直接单击确定按钮。
（4）进行仿真
波形文件存盘后，执行仿真器“Simulator”命令，单击弹出的“仿真开始”对话框中的“Start”按钮，即完成仿真，可通过观察仿真波形进行设计电路的功能验证。
四、设计体会
在设计的过程中遇到问题，可以说是困难重重，这毕竟是第一次做难免遇到各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前学到的知识理解得不够深刻，掌握的不够牢固
通过这次的课程设计我懂得了理论与实际结合的重要性，只有理论是完全不够的，只有把学到的理论知识运用到实际中去，两者完美结合，得到结论才能够服务社会。
所以通过这次电子设计技术的课程设计我希望下次做作品的时候我们能有更好的成绩。