四选一数据选择器
实验一 FPGA VHDL四选一数据选择器的设计
实验设备：FPGA实验箱
拟用芯片：Altera EP3C55F484C8
3．实验设计
1)系统原理
根据4选1数据选择器的工作原理，有公式：
Y= + B+ C+ D
可见，要实现功能，需要6个输入，一个输出。其中 是数据选择端，A,B,C,D是数据输入端。由 输出高低电平（开关信号）பைடு நூலகம்定数据的输出和传送。
实验二四选一数据选择器的设计
1实验目的
（1）进一步熟悉和掌握QartusII的使用方法；
（2）掌握FPGA实验箱使用方法；
（3）学习和掌握电路原理图的设计流程
1．实验内容
使用QartusII的元件库，通过元件图的方式设计具有4选1功能的数据选择器，并使用FPGA实验箱对程序进行硬件下载，验证。
2．实验条件
L7=1,L8=开
L7=开,L8=开
发声频率
很慢
慢
较快
快
表2-1 开关不同位置时蜂鸣器发声状态
实验箱结果如图2-5所示
图2-5实验箱进行试验
5．心得体会
通过这次实验，让我学习到了如何在QartusII中使用原理图的方式做出所需要的功能器件。也学会了如何使用FPGA实验箱。
使用实验箱旁边的频率信号低的4个信号做输入信号，通过FPGA实验箱上的蜂鸣器发出的声音频率快慢来测试实验是否成功。
A输入接入1HZ信号B输入接入4HZ信号
C输入接入8HZ信号D输入接入16HZ
SO输入接入L8开关S1输入接入L7开关
Y输出接入蜂鸣器
可得实验结果如下表 表2-1所示
L7=关,L8=关
L7=关,L8=开
2)电路原理图
VHDL实验报告 四选一数据选择器的设计
五、实验步骤
4、对设计文件进行仿真
1）选择File--New，在弹出的对话框中选择Vector Waveform File，点击OK按 钮，打开进入一个空的波形编辑器窗口。
2）设置仿真结束时间，波形编辑器默认的仿真结束时间为 1µS，根据仿真需 要，可以自由设置仿真的结束时间（本次设置的为1ms）。选择 QUARTUSII 软件的 Edit--
的 Fie>Save进行保存。
5）指定仿真器设置，在仿真过程中有时序仿真和功能仿真之分，在这里介绍 功能仿真。在 QUARTUSII软件中选择 Processing>Simulator Tool 命令，打开仿真器工具 窗口，如下图所示。
按图上的提示，首先产生功能仿真网表文件（在simulation
mode后选择
二、实验目的
1、熟悉四选一数据选择器的工作原理。 2、进一步掌握VHDL顺序语句和并行语句的使用。 3、进一步熟悉QUARTUSⅡ软件的使用方法和VHDL输入的全
过程。
三、实验原理
在数字系统中常需要将多路数据有选择地分别传送到公共 数据线上去，完成这一功能的逻辑电路称为数据选择器。 数据选择器是一种通用性很强的中规模集成电路，它的用 途很广。
3）点击 Add Hardware 按钮，出现 Add Hardware 对话框，在 Add Hardware 对话 框中，从 Hardware type 列表中选择所需要硬件类型，如果是 USB 接口的请参照用户使用手册 中的 USB 电缆的安装与使用，如果使用的是并口下载线则选取如下图 所示的硬件类型，点击 OK按钮，完成对硬件类型的设置。回到编程器硬件设置窗口， 点击 Close 按钮退出设置。则在 编程器对话框中的编程硬件类型会出现刚才选取的编程器硬件。
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
重庆科创职业学院项目11四选一数据选择器
注意：由于条件测试的顺序性，第一句具有最高赋值优先级 ，第二句次之，以此类推。
（3）选择信号赋值语句 格式：WITH 选择表达式 SELECT 赋值目标﹤=表达式 WHEN 选择值， … 表达式 WHEN 选择值；
1、进程语句
A
R
C
PROCESS1
H
I T
signal
signal
E
C
T
PROCESSn
U
R
E
一个结构体可以有 多个进程语句
进程和进程之 间是并行的 进程和进程之 间的数据交换 通过信号完成 进程内部是顺序语句
5
2. 并行信号赋值语句
（1）简单（并行）信号赋值语句 格式：赋值目标﹤=表达式； 如q﹤=b+c；
library ieee; use ieee.std_logic_1164.all; entity mux41 is port(a,b,c,d: in std_logic;
s:in std_logic_vector(1 downto 0); y: out std_logic); end; architecture one of mux41 is begin y<=a when s=00 else b when s=01 else c when s=10 else d; end;
s:in std_logic_vector(1 downto 0); y: out std_logic); end; architecture one of mux412 is begin with s select y<= a WHEN 00,
四选一数据选择器
图所示的是四选一数据选择器的原理图。
图中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，数据选择器还广泛用于产生任意一种组合逻辑函数。
在图示电路中，若将Y看成是A0、A1及D0、D1、D2、D3的函数，则可写成
如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n +1的组合逻辑函数。
一、数据选择器
1、释义：
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。
有时也把它叫做多路选择器或多路调制器(multiplexer)。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
2、工作方式：
工作原理：给A1A0一组信号10，相当于一个2进制数字2，等于选通了D2这个输入端，输出Y 输出的就是D2的信号。
3、逻辑功能：
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
4、分类：
有2选1，4选1、8选1和16选1等类型的数据选择器，又叫"多路开关"。
verilog4选一数据选择器原理(一)
verilog4选一数据选择器原理(一)Verilog中的4选1数据选择器简介在数字电路中，数据选择器是一种常见的电路组件，用于从多个数据输入中选择一个输出。
Verilog是一种硬件描述语言，广泛用于数字电路的设计和仿真。
本文将介绍Verilog中的4选1数据选择器的原理和实现方法。
原理4选1数据选择器有4个输入和1个输出。
根据选择信号，从4个输入中选择一个输入作为输出。
选择信号是2位的二进制数，共有4种可能的状态，每种状态对应一个输入。
当选择信号为00时，输出为第一个输入；当选择信号为01时，输出为第二个输入；当选择信号为10时，输出为第三个输入；当选择信号为11时，输出为第四个输入。
逻辑电路图以下是4选1数据选择器的逻辑电路图：______S0 ----| || |S1 ----| |----- Y|______|Verilog实现下面是实现4选1数据选择器的Verilog代码示例：module mux4to1 (input [3:0] D, input [1:0] S, outpu t Y);assign Y = (S[1] & S[0] & D[3]) | (S[1] & ~S[0] & D [2])| (~S[1] & S[0] & D[1]) | (~S[1] & ~S[0] & D[0]);endmodule在上面的代码中，D是4个输入的信号线，S是选择信号线，Y是输出信号线。
根据选择信号的不同状态，使用逻辑运算符进行输入的选取，然后将结果输出到输出信号线Y上。
仿真测试为了验证4选1数据选择器的正确性，可以进行仿真测试。
以下是一个简单的测试示例：module test_mux4to1;// Declare signalsreg [3:0] D;reg [1:0] S;wire Y;// Instantiate the modulemux4to1 mux (D, S, Y);// Stimulusinitial begin// Test case 1D = 4'b0001; S = 2'b00; // Expect Y to be 0 #10;// Test case 2D = 4'b0001; S = 2'b01; // Expect Y to be 0 #10;// Test case 3D = 4'b0001; S = 2'b10; // Expect Y to be 0 #10;// Test case 4D = 4'b0001; S = 2'b11; // Expect Y to be 1 #10;$finish;endendmodule上述代码中，D和S是输入信号，Y是输出信号。
10.四选一数据选择器的设计—IF语句实现
5.项目编译
选择目标器件。选择菜单命令Assign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器件(EPM7128SLC84-10)引脚指定，编译。
6.项目时序仿真
创建波形文件—输入信号节点—设置仿真时间—编辑输入节点波形-运行仿真
9.实验箱上现象的分析描述与验证。
三、小结：
对学生在实验过程中遇到的问题进行分析，总结，做出合理的评价。
四、作业
将程序输入到MAX+PLUS II软件进行相关操作，完成实验报告。
旁批栏：
BEGIN
旁批栏：
if_label: PROCESS(a, b, c, d,sel)
BEGIN
IFsel="00" THEN y <= a;
ELSIFsel="01" THEN y <= b;
ELSIFsel="10" THEN y <= c;
ELSE y <= d;
END IF;
END PROCESSif_label;
1.必要的理论知识讲解
2.设计任务：
3.设计一个4选1数据选择器，a, b, c, d为数据输入端的端口名，sel（s1,s2）为选择控制信号输入端的端口名，y为输出。
4.设计过程：
（1）输入设计项目并将其设为当前项目
（2）在文本编辑窗中设计输入二输入与非门的VHDL代码
用IF语句实现：
LIBRARYieee;
USE ieee.std_logic_1164.all;
ENTITYif_caseIS
PORT ( a, b, c, d : INStd_Logic;
实验七 4选1和8选1数据选择器的设计
实验七 4选1和8选1数据选择器的设计一、实验目的3. 掌握电路设计和仿真测试的方法。
二、实验原理数据选择器是一种数字电路，用于从多个输入信号中选择一个输出信号。
数据选择器根据控制信号的不同，可以实现4选1或8选1的选择功能。
4选1数据选择器的原理如下：输入端有4个数据输入，一个选择输入S（S=0时选择输入1，S=1时选择输入2，S=2时选择输入3，S=3时选择输入4），根据S的不同，输出端输出选择的输入信号。
8选1数据选择器的原理与4选1相似，只是输入端有8个数据输入，选择输入S的取值范围为0~7。
三、实验器材1. 计算机和仿真软件Multisim；2. 数字电路实验箱、数字电路元器件。
四、实验步骤2. 在Multisim中建立相应的电路，并进行仿真测试。
3. 分析仿真结果，验证电路是否符合设计要求，如果出现问题，及时查找原因并修改电路图。
4. 根据实验结果，总结设计和仿真方法，掌握数据选择器电路的设计和仿真测试技巧。
五、实验注意事项1. 在进行电路设计和仿真测试时，应仔细分析原理，并尽可能避免出现矛盾和异常。
2. 电路元器件的选用要合适，尤其是输入和输出端的电阻值和工作电压要一致。
3. 在进行仿真测试时，要保证仿真参数的准确性，特别是信号幅度和频率要符合预期。
4. 电路测试完成后，应及时记录实验结果，包括电路图、仿真参数、测试数据等信息。
六、实验结果分析经过设计和仿真测试，我们成功实现了4选1和8选1数据选择器电路的设计，并获得了合适的仿真结果。
在实验过程中，我们掌握了数据选择器电路的设计和仿真测试技巧，积累了一定的电路设计和测试经验。
综上所述，本次实验达到了预期目标，并为我们今后的电路设计和测试工作提供了一定的指导和参考。
四选一数据选择器实验报告
四选一数据选择器11微电子黄跃1117426021【实验目的】1．四选一数据选择器，2．学习V erilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具modelsim的使用方法；【实验内容】1. 实现四选一数据选择器的“V erilog ”语言设计。
2. 设计仿真文件，进行验证。
【实验原理】数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。
其主要功能是从多路数据中选择其中一路信号发送出去。
所以它是一个多输入、单输出的组合逻辑电路。
4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制输入端，Y是数据输出端。
当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11，Y=D3。
由真值表写出输出逻辑表达式301201101001)()()()(D A A D A A D A A D A A F +++=由逻辑表达式做出逻辑电路图。
【程序源代码】module mux4_1(sel,in,out);input [1:0] sel;input [3:0] in;output out;reg out;always@(sel or in) begincase ({sel[1],sel[0]})2'b00: out=in[0];2'b01: out=in[1];2'b10: out=in[2];2'b11: out=in[3];default: out=1'bx;endcaseendEndmodule测试程序代码如下：module test_mux4_1;reg [1:0] S;reg [3:0] IN;wire Y;mux4_1 M1(.sel(S),.in(IN),.out(Y));always #10 IN[0]=~IN[0];always #20 IN[1]=~IN[1];always #40 IN[2]=~IN[2];always #80 IN[3]=~IN[3];initialbegin S=1'b0;IN=4'h0;#100 $stop;endalways #10 S=S+1;endmodule【仿真和测试结果】【实验心得和体会】这次实验与上次相比有明显的进步，通过这次实验我对modelsim的应用更加得心应手，深切的体会到了verilog是一种描述性语言，这次实验总的来说是比较顺利的，但在实验过程中还是遇到了一些问题，比如端口的匹配问题，在写程序的时候误将位宽写在了变量名的后面，虽然程序能够运行但有警告，仿真波形是错误的，可见在写程序时警告有时也是致命的，这要求我们在学习的过程中思想一定要严谨！其次在做实验时一定要多想，例如在学习这门课时，书上说在模块外部输入可以是wire型或reg型，但在写程序时激励模块往往要初始化数据，所以编程时其类型往往声明为reg型，通过这个例子我明白了书上所说的有时往往是一个比较笼统的，而更多的需要我们自己去实践、探索、勤思考，只有这样我们才能把书本上的知识转化为属于我们自己的知识，才能在学习的道路上走的更远！原文已完。
EDA实验报告（四选一、四位比较器、加法器、计数器、巴克码发生器）
EDA实验报告（四选⼀、四位⽐较器、加法器、计数器、巴克码发⽣器）实验1 4选1数据选择器的设计⼀、实验⽬的1.学习EDA软件的基本操作。
2.学习使⽤原理图进⾏设计输⼊。
3.初步掌握器件设计输⼊、编译、仿真和编程的过程。
4.学习实验开发系统的使⽤⽅法。
⼆、实验仪器与器材1.EDA开发软件⼀套2. 微机⼀台3. 实验开发系统⼀台4. 打印机⼀台三、实验说明本实验通过使⽤基本门电路完成4选1数据选择器的设汁，初步掌握EDA设计⽅法中的设汁输⼊、编译、综合、仿真和编程的过程。
实验结果可通过实验开发系统验证，在实验开发系统上选择⾼、低电平开关作为输⼊，选择发光⼆极管显⽰输出电平值。
本实验使⽤Quartus II软件作为设计⼯具，要求熟悉Quartus II软件的使⽤环境和基本操作，如设计输⼊、编译和适配的过程等。
实验中的设计⽂件要求⽤原理图⽅法输⼊，实验时，注意原理图编辑器的使⽤⽅法。
例如，元件、连线、⽹络爼的放巻⽅法和放⼤、缩⼩、存盘、退岀等命令的使⽤。
学会管脚锁定以及编程下载的⽅法等。
四、实验要求1.完成4选1数据选择器的原理图输⼊并进⾏编译；2.对设计的电路进⾏仿真验证：3.编程下载并在实验开发系统上验证设计结果。
五、实验结果管脚分配:N;如kne DteOwn LccatMi Pwecgj G【c^p I/ODo-l 2 GC6P I ifo Xfl-c t nk A Igt PHJ V21Bl NO AS-VLUTrifd2?B Irpjt PIW.VI DJ_W ^>VLVTTl(d 3? co1r(xt P1M IPS5a^Lumid 庐Cl Irpul P1W.KC654a>vivin(d 5* C213P1KLP2S M」JO a>vLum(d 6* C3Inpjt叽⼼：■? ^3-VLVTn(d I* GK incut PJWJtfH7B7JJ1 a>VLUTn(d8o v O J U X A7B7 M J S3-VLVTn(d9<wvx4fr?实验2 四位⽐较器⼀、实验⽬的1. 设计四位⼆进制码⽐较器，并在实验开发系统上验证。
四选一数据选择器
根据给定的输入地址代码，数据选择器从一组输入信号中选择一个指定的组合逻辑电路，并将其发送到输出。
有时称为多路复用器或多路复用器。
基本定义
数据选择器是指选择后将多个通道的数据传输到唯一的公共数据通道的逻辑电路，称为数据选择器。
在多通道数据传输过程中，可以根据需要选择其中任意一个的电路称为数据选择器，也称为多路复用器或多路复用器。
逻辑功能
数据选择器（MUX）的逻辑功能是在地址选择信号的控制下从多个数据中选择一个数据通道作为输出信号
四分之一的原理图
图1显示了四分之一数据选择器的示意图。
在图1中，d0，D1，D2，D3是四个数据输入，y是输出，A1和A0是地址输入。
从表中可以看出，可以使用指定的代码a1a0选择四个输入数据（d0，D1，D2，D3）中的任何一个并将其发送到输出端子。
因此，数据选择器可以实现数据的多通道分时传输。
另外，数据选择器被广泛用于生成任何种类的组合逻辑功能。
在所示的电路中，如果将y视为A0，A1和d0，D1，D2，D3的函数，则可以将其写为
如果将A1和A0视为两个输入逻辑变量，并且将d0，D1，D2和D3视为第三输入逻辑变量A2的不同状态（即A2，/ A2、1或
0），则任何具有可以生成三个变量A2，A1和A0。
可以看出，具有n位地址输入的数据选择器可以产生输入变量号不超过N + 1的任何组合逻辑函数。
四选一数据选择器课程设计
EDA课程设计报告题目：四选一数据选择器院系班级：设计者：指导老师：设计时间：目录目录 ......................................................................................................................................... - 1 - 1、设计目的、要求.................................................................................................................... - 2 -1.1、设计目的..................................................................................................................... - 2 -1.2、系统设计要求............................................................................................................. - 2 -1.3、设计工具..................................................................................................................... - 2 -2、设计原理及相关硬件............................................................................................................ - 3 -2.1、系统设计方案及原理................................................................................................. - 3 -2.2、硬件原理..................................................................................................................... - 3 -3、主要模块设计........................................................................................................................ - 4 -3.1、模块xy4 ...................................................................................................................... - 4 -4、系统编译及仿真过程............................................................................................................ - 5 -4.1、工程建立..................................................................................................................... - 5 -4.2、系统编译..................................................................................................................... - 6 -4.3、仿真............................................................................................................................. - 7 -5、硬件验证过程和分析............................................................................................................ - 7 -5.1、引脚设置和保护......................................................................................................... - 7 -5.2、硬件下载..................................................................................................................... - 8 -6、实验参考程序...................................................................................................................... - 11 -6.1、模块xy4 .................................................................................................................... - 11 -7、总结...................................................................................................................................... - 11 -1、设计目的、要求1.1、设计目的了解并掌握一般设计方法，具备初步的独立设计能力；掌握用VerilogHDL语言程序的基本技能；提高综合运用所学的理论知识独立分析和解决问题的能力；进一步掌握EDA技术的开发流程，学习其独特的运用，进一步的提高自己的动手能力和知识领域。
4选1数据选择器例题
4选1数据选择器例题
当涉及到数据选择器的例题时，有很多不同的情况和应用场景可以考虑。
以下是一个关于4选1数据选择器的例题：
假设你是一名电视游戏节目的主持人，你需要在4个选项中选择一个正确的答案。
以下是问题和选项：
问题，以下哪个城市是法国的首都？
选项：
A. 伦敦。
B. 巴黎。
C. 柏林。
D. 马德里。
正确答案是B. 巴黎。
从多个角度来回答这个问题：
1. 地理角度，法国的首都是巴黎。
巴黎是法国最大的城市，也是政治、经济和文化中心。
2. 历史角度，巴黎作为法国的首都，具有悠久的历史。
它是法国的王室和政府所在地，承载着丰富的历史遗产。
3. 文化角度，巴黎是世界著名的文化之都，拥有许多博物馆、艺术画廊和文化活动。
它吸引着来自世界各地的游客。
4. 旅游角度，巴黎是世界上最受欢迎的旅游目的地之一。
它以其浪漫的氛围、著名的地标如埃菲尔铁塔和卢浮宫而闻名。
综上所述，巴黎是法国的首都，这是从地理、历史、文化和旅游角度来看的正确答案。
四选一数据选择器
新疆大学实习（实训）报告实习（实训）名称：电工电子实习学院：建筑工程学院专业、班级：建环091班指导教师：报告人：学号：时间：4选1数据选择器的设计1．设计目的：（1）掌握4选1数据选择器的基本结构和工作原理；（2）掌握运用MAX+PLUSⅡ软件对4选1数据选择器的设计、分析方法；（3）对EDA技术的发展及应用有一个整体的把握；2．设计内容2.1maxplus2的认识：Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统。
使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。
设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII 把这些设计转自动换成最终所需的格式。
其设计速度非常快。
对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。
特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合向我们学生这样的初学者使用。
2.24选1数据选择器电路的分析：（1）4选1数据选择器的原理图：图1由上图可知：输出函数：Q=S )(103012101100A A D A A D A A D A A D +++其中，A0，A1是地址输入端；D0，D1，D2，D3是数据的输入端；S 是控制开关：若S 输入的是信号是低电平，则无论数据的输入端输入的是什么信号，均不能通过，若S 输入的是信号是高电平，输出的信号Q 通过输出端Y 输出来。
（1）创建电路（2）分析： a.波形图图3-1 波形图1：为高电平i图2由两幅波形图容易知道，输出信号符合原理公式 Q=S )(103012101100A A D A A D A A D A A D +++；据此可知，所设计电路是正确的。
并且可以观察到延迟现象。
我设计的电路图存在约5.9ns 的延迟时间。
verilog4选一数据选择器原理
verilog4选一数据选择器原理
4选1数据选择器是一种数字电路，用于从4个输入信号中选择一个作为输出信号。
其原理如下：
1. 4选1数据选择器有4个输入端（A, B, C, D），表示4个输入信号，以及2个选择线（S0, S1），用来选择其中一个输入信号作为输出。
2. 选择线S0, S1为二进制输入线，可以表示4种可能的选择情况，即00, 01, 10, 11。
3. 根据S0, S1的不同组合，选择器将选择相应的输入信号作为输出。
对于00输入组合，选择器输出A；对于01输入组合，选择器输出B；对于10输入组合，选择器输出C；对于11输入组合，选择器输出D。
4. 选择器的输出（Y）即为所选输入信号的值。
5. 选择器的工作原理是通过对选择线进行编码，根据选择线的值来使对应的输入信号通过。
选择线的值可以通过其他计算逻辑产生，或者通过外部开关手动控制。
总结起来，4选1数据选择器可以通过选择线的二进制编码来选择4个输入信号中的一个输出。
四选一数据选择器
四选一数据选择器
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。
有时也把它叫做多路选择器或多路调制器。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关
图所示的是四选一数据选择器的原理图。
图中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，数据选择器还广泛用于产生任意一种组合逻辑函数。
在图示电路中，若将Y看成是A0、A1及D0、D1、D2、D3的函数，则可写成
图1
如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，
利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n +1的组合逻辑函数。
其工作原理是你给A1A0一组信号比如1 0 那么就相当于给了他一个2进制数字2 也就相当于选通了D2这个输入端这个时候输出Y 输出的就是D2的信号
D2是什么Y就输出什么
输出表。
基本触发器,四选一数据选择器
3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。
4.布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内
用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a,b,c,d的关系，验证4选一数据选择器设计的正确性。
2.基本触发器
先按键选择一种触发器(按键0--2分别代表D,JK,T触发器)，再拨动拨码开关（SW0为D触发器输入,SW1,SW2为JK触发器输入,SW3为T触发器输入），观察验证小LED上显示的结果。
1.2 设计的基本内容
本设计主要是利用超高速硬件描述语言VHDL对四选一数据选择器和基本触发器电路进行编程实现。用原理图输入法或VHDL文本输入法设计4选1数据选择器基本触发器电路，建立4选1数据选择器和基本触发器的实验模式。通过电路仿真和硬件验证，进一步了解4选1数据选择器和基本触发器的功能。
1.四选一数据选择器
2.基本触发器的设计
基本触发器器可由VHDL程序来实现，下面是基本触发器的一部分VHDL代码：
process(clk,key)
BEGIN
if (key="111") then cnt0<=0;
2 EDA、VHDL简介
2.1 EDA技术
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力地发展和社会信息化程度地提高，同时也使现代电子产品性能进一步地提高，产品更新换代的节奏也越来越快。EDA技术是伴随着计算机、集成电路、电子系统的设可阶计发展起来的。回顾近30年电子设计技术的发展历程，将EDA技术由浅到深分为CAD阶段、CAE阶段、ESDA段这3个阶段：(1) CAD阶段。20世纪70年代，随着中小规模集成电路的开发应用，传统的手工制图设计印刷电路板和集成电路的方法已无法满足设计精度和效率的要求，因此工程师们开始进行二维平面图形的计算机辅助设计，以便解脱繁杂、机械的版图设计工作，这就产生了第1代EDA工具— CAD(计算机辅助设计)。这是EDA发展的初级阶段，其主要特征是利用计算机辅助进行电路原理图编辑，PCB布同布线。它可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。(2) CAE阶段。20世纪80年代，为适应电子产品在规模和制作上的需要，应运出现了以计算机仿真和自动布线为核心技术的第2代EDA技术，即CAE计算机辅助工程设计阶段。这一阶段的主要特征是以逻辑摸拟、定时分析、故障仿真、自动布局布线为核心，重点解决电路设计的功能检测等问题，使设计能在产品制作之前预知产品的功能与性能，已经具备了自动布局布线、电路的逻辑仿真、电路分析和测试等功能，其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。与CAD相比，CAE除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，从而实现工程设计。(3) ESDA阶段。20世纪90年代，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用比较困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，EDA技术继续发展，进人了以支持高级语言描述、可进行系统级仿真和综合技术为特征的第3代EDA技术—ESDA电子系统设计自动化阶段。这一阶段采用一种新的设计概念自顶而下(Top - Down)的设计程式和并行工程(Concurrent Engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。
4选1数据选择器
4选1数据选择器
4选1数据选择器的功能是从4个相互独立的数据输入端D0-D3中选出一个来送至输出端，因为2位二进制代码就可表示4个地址，所以它具有2个地址输入端A0和A1。
还有一个附加控制端S ，具有使能作用，当S=1是才正常执行数据选择功能，否则输出总为0。
输出端Y 的逻辑表达式为： Y=(013012011010A A D A A D A A D A A D +++)·S
使用LABVIEW 实现4选1数据选择器，具体步骤如下：
1、新建“4选1数据选择器.vi ”。
2、在前面板上新建两个以布尔型控件为元素的簇，分别用来表示地址输入变量A0-A1和数据输入变量D0-D3，另外再添加一个布尔型输入控件作为“控制端S ”，以及一个布尔型显示控件作为“输出Y ”。
3、在框图中添加复合运算函数，再按照前面推导出的逻辑表达式进行连线，最终输出结果送给变量Y ，最终程序前面板和框图如图1所示。
在该图中所示的前面板输入状态下，程序将从指定地址A1A0=11处取出数据 端D3送给输入端Y 。
同理，也可以使用地址A1A0=00取出D0，地址A1A0=01取出D1，地址A1A0=10取出D2。
图1“4选1数据选择器.vi”的前面板和框图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
根据给定的输入地址代码，数据选择器从一组输入信号中选择一个指定的，并将其发送到输出端的组合逻辑电路。
有时也称为多路复用器或多路复用器。
该图显示了四分之四数据选择器的示意图。
在图中，D0，D1，D2和D3是四个数据输入端子，Y是输出端子，而A1和A0是地址输入端子。
从表中可以看出，可以使用指定A1A0的代码选择四个输入数据D0，D1，D2和D3中的任何一个并将其发送到输出。
因此，数据选择器可以实现数据的多通道分时传输。
另外，数据选择器被广泛用于生成任何种类的组合逻辑功能。
在图中所示的电路中，如果将y视为A0，A1和D0，D1，D2和D3的函数，则可以写为。
如果将A1和A0视为两个输入逻辑变量，并且将D0，D1，D2和D3视为第三输入逻辑变量A2的不同状态（即A2，/ A2、1或0），则任何所需的组合逻辑函数可以生成三个变量A2，A1和A0。
可以看出，具有N位地址输入的数据选择器可以生成输入变量数量不大于n +1的任何组合逻辑函数。
实验步骤
1.打开莱迪思钻石并设置项目。
2.创建一个新的Verilog HDL设计文件，然后输入设计代码。
3.合成并分配引脚，将输入信号a和b分配给DIP开关，并将输出信号led0〜led3分配给板上的LED。
sel [0] / N14，sel [1] / M14，a / M7，b / M8，，c / M9，d / M10，led / N13
4.构建并输出编程文件，并将其刻录到FPGA的Flash中。
5.按下相应的键/拨动DIP开关并观察输出结果。