四选一数据选择器

根据给定的输入地址代码，数据选择器从一组输入信号中选择一个指定的，并将其发送到输出端的组合逻辑电路。有时也称为多路复用器或多路复用器。

该图显示了四分之四数据选择器的示意图。在图中，D0，D1，D2和D3是四个数据输入端子，Y是输出端子，而A1和A0是地址输入端子。从表中可以看出，可以使用指定A1A0的代码选择四个输入数据D0，D1，D2和D3中的任何一个并将其发送到输出。因此，数据选择器可以实现数据的多通道分时传输。

另外，数据选择器被广泛用于生成任何种类的组合逻辑功能。在图中所示的电路中，如果将y视为A0，A1和D0，D1，D2和D3的函数，则可以写为。

如果将A1和A0视为两个输入逻辑变量，并且将D0，D1，D2和D3视为第三输入逻辑变量A2的不同状态（即A2，/ A2、1或0），则任何所需的组合逻辑函数可以生成三个变量A2，A1和A0。可以看出，具有N位地址输入的数据选择器可以生成输入变量数量不大于n +1的任何组合逻辑函数。

实验步骤

1.打开莱迪思钻石并设置项目。

2.创建一个新的Verilog HDL设计文件，然后输入设计代码。

3.合成并分配引脚，将输入信号a和b分配给DIP开关，并将输出信号led0〜led3分配给板上的LED。sel [0] / N14，sel [1] / M14，a / M7，b / M8，，c / M9，d / M10，led / N13

4.构建并输出编程文件，并将其刻录到FPGA的Flash中。

5.按下相应的键/拨动DIP开关并观察输出结果。