4选1及16选1的数据选择器
四选一数据选择器
数据选择器：
数据选择器(data selector) 根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。
有时也把它叫做多路选择器或多路调制器(multiplexer)。
MUX （数据选择器(multiplexer)）：
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
产品规格有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS153）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
如在数字电路中，mux6常指6路开关、mux6to1（mux6_1）常指6选1数据选择器。
多路转换器的作用主要是用于信号的切换。
集成模拟电子开关在小信号领域已成为主导产品，与以往的机械触点式电子开关相比，集成电子开关有许多优点，例如切换速率快、无抖动、耗电省、体积小、工作可靠且容易控制等。
但也有若干缺点，如导通电阻较大，输入电流容量有限，动态范围小等。
因而集成模拟开关主要使用在高速切换、要求系统体积小的场合。
在较低的频段上f<10MHz），集成模拟开关通常采用CMOS工艺制成：而在较高的频段上（f>10MHz），则广泛采用双极型晶体管工艺。
实验二 4选1数据选择器的设计
实验二 4选1数据选择器的设计实验二4选1数据选择器的设计实验二4选1数据选择器的设计实验学时：2学时实验类型：设计实验建议：必搞一、实验目的通过实验使学生掌控女团逻辑电路的eda原理图输出设计法，通过电路的仿真和硬件检验，使学生进一步介绍4挑选1数据选择器的功能。
二、实验原理数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。
图14挑选1数据选择器原理图图1是一个4选1数据选择器，d3―d0是数据输入端，s1和s0是控制输入端，y是4选1数据输出端。
三、实验内容设计并实现一个4选1数据选择器，要求根据原理图写出它的逻辑关系，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。
四、实验步骤1）在maxplus2的图形编辑方式下，从prim元件库中调出4选1数据选择器电路所需要的元件。
并按照图1所示的原理电路，完成4选1数据选择器原理图的输入设计。
3）在波形编辑方式下，编辑mux41.gdf的波形文件，并顺利完成输出信号d3,d2,d1和d0，掌控信号s1和s0电平的设置。
波形文件编辑完结后以mux41.scf为波形文件名计算机上安装。
继续执行仿真器simulator命令，仿真已经开始，观测仿真波形展开设计电路的功能检验。
五、实验结果1.4选1数据选择器的逻辑功能及真值表2.仿真波形。
04章组合电路复习题
**4组合逻辑电路193**多选题{3A13}11-188051. 用门电路进行组合逻辑电路设计可能进行的步骤有( )。
A．列真值表和写出逻辑函数式B．逻辑函数化简与转换C．画出状态转换图D．画出逻辑图1. ABD2. 用中规模集成电路进行组合逻辑电路设计主要有( )。
A．电路功能全选用B．电路功能部分选用C．电路功能扩展使用D．电路功能改动使用2. ABCD3. 组合逻辑电路在电路结构上的特点是( )。
A．只含有门电路B．不含反馈电路C．可以有触发器D．不含存储单元3. ABD4. 下列电路中，属于组合逻辑电路的有( )。
A．触发器B．编码器C．数据选择器D．寄存器4. BC5. 下列电路中，不属于组合逻辑电路的有( )。
A．全加器B．计数器C．数据选择器D．寄存器5. BD6. 对用门电路组成的组合电路进行分析可能进行的步骤有( )。
A．从输入出发逐级写出各门电路的输出表达式直至写出逻辑函数的表达式B．对各输出函数表达式进行化简与转换C．列出各逻辑函数的真值表D．从真值表分析出相应的逻辑功能6. ABCD7. 要设计一个两位二进制数值比较器可能的方案有( )。
A．用门电路来实现B．改用模拟电路C．用四位二进制数值比较器改接D．用其它中规模集成电路如译码器改接7. ACD8. 对一个3线-8线译码器正确的叙述是( )。
A．它有3个主要输入端B．它有8个主要输入端C．它是二进制译码器D．同一时间只有一个输出端是有效的8. ACD9. 对一个全加器正确的叙述是( )。
A．三个输入端任意交换不影响电路的功能B．不作任何改动就可当作全减器使用C．对低位进位端接0就变成了半加器D．两个输出端可以交换9. AC10. 组合逻辑电路的特点有( )。
A．具有“记忆”功能B．任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态无关C．任何时刻的输出，与当时的输入状态组合及电路过去的状态有关D．不具有“记忆”功能10. BD11. 消除竞争-冒险现象的方法有: ( )等方法。
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
大学《数字电子技术》选择题题库及答案
弟1页/（共4页） 弟2页/（共4页）《数字电子技术》选择题题库1．以下代码中为无权码的为 。
（CD ）A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码 2．以下代码中为恒权码的为 。
（AB ）A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码 3．一位十六进制数可以用 位二进制数来表示。
(C) A . １ B . ２ C . ４ D . 16 4．十进制数25用8421BCD 码表示为 。
(B)A .10 101B .0010 0101C .100101D .101015．在一个8位的存储单元中，能够存储的最大无符号整数是 。
（CD ） A .（256）10 B .（127）10 C .（FF ）16 D .（255）10 6．与十进制数（53.5）10等值的数或代码为 。
(ABCD)A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.1)2D .(65.4)8 7．矩形脉冲信号的参数有 。
(ABC)A.周期B.占空比C.脉宽D.扫描期 8．与八进制数(47.3)8等值的数为：(AB)A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)2 9. 常用的BCD 码有 。
(BCD)A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有 。
(BD)A.容易设计B.通用性强C.保密性好D.抗干扰能力强 11. 以下表达式中符合逻辑运算法则的是 。
(D) A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 12. 逻辑变量的取值１和０可以表示： 。
(ABCD)A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无 13. 当逻辑函数有n 个变量时，共有 个变量取值组合？(D) A. n B. 2n C. n 2 D. 2n 14. 逻辑函数的表示方法中具有唯一性的是 。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1．将十进制数转换成等值的二进制数、十六进制数。
10 = 2= 162．10= 余3BCD= 8421BCD 3．16= 24．一位二进制数只有2个数，四位二进制数有个数；为计64个数，需要位二进制数。
5．二进制数2的等值八进制数是8。
6．二进制数2的等值十进制数是10。
7.欲对100个对象进行二进制编码，则至少需要位二进制数。
8.二进制数为000000~111111能代表个十进制整数。
9．为将信息码10110010配成奇校验码，其配奇位的逻辑值为；为将信息码01101101配成偶校验码，其配偶位的逻辑值为。
10．格雷码的特点是。
11．n变量函数的每一个最小项有个相领项。
12．当ij时，同一逻辑函数的两个最小项mimj＝。
2n113．n变量的逻辑函数，mi为最小项，则有mi＝。
i014．逻辑函数FABCD的反函数F＝。
15．逻辑函数FA(BC)的对偶函数F是。
16．多变量同或运算时，＝0，则xi＝0的个数必须为。
17．逻辑函数F(A,B,C)1C18. 逻辑函数F(A,B,C,D)( )。
19．逻辑函数F(A,B,C)(ABC)(ABC)的最简与或式为。
20．巳知函数的对偶式F(A,B,C,D)ABCDBC，则它的原函数F ＝。
* * * * * 21.正逻辑约定是、。
22．双极型三极管截止状态过渡到饱和状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
23．双极型三极管饱和状态过渡到截止状态所需的过渡时间称为时间，它时间和时间两部分组成，可用等式描述。
1。
AB的最小项表达式为F(A,B,C)＝m(1,2,3,4,8,10)(0,12,14)的最简与或式为F＝24．三极管反相器带灌电流负载时，负载电流的方向是从，此时反相器输出电平。
25．三极管反相器带拉电流负载时，负载电流的方向是从，此时反相器输出电平。
26．输入端的噪声容限说明。
数字电路题
一、多项选择题1．下列表达式中不存在竞争冒险的有A. B. C.D.2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有A. B.C. D.5．函数，当变量的取值为( )时，将出现冒险现象。
A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A. B.C. D.7.一个8选一数据选择器的数据输入端有( )个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有( )。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有( )个。
A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有( )。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出( )位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应:A. B.C. D.13．以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数，应使:A. B.C. D.15．用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应：A. B.C. D.二、判断题正确错误1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
2.编码与译码是互逆的过程。
3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
4.液晶显示器的优点是功耗极小、工作电压低。
5.液晶显示器可以在完全黑暗的工作环境中使用。
6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
第5章习题解答
第5章 组合逻辑电路应用习题55.1 设计一个10线-4线编码器，输出为8421BCD 码。
解：设输入9I ,8I …0I 分别表示十进制数码9，8…0，输出3Y ,2Y ,1Y ,0Y 分别表示8421BCD 码的4个二进制位。
输入低电平有效的编码器真值表如下： 得到最简逻辑函数为：893Y =I +I 89=I I 27654Y I I I I = 17632Y I I I I = 5.2 试用线-3的2101Y Y Y ===，31EX Z Y ==,0F Y =,导致1U 对76,A A 进行优先编码，且与门的输出为1U 的编码输出，所以，3210Z Z Z Z 的值在1000—1111之间,1F Z =。
5.3 试分析图P5.3所示电路的功能（74148为8线-3线优先编码器）。
解：由题知0EI =当2A ,3A ...9A 中有逻辑0时，则：则1U 对它们进行优先编码，且1U 的1F Y =，导致2U 的输出全为1，与门的输出为1U 的编码输出，所以3L 2L 1L 0L 的值在0000—0111之间，1F Y =。
如果2A ,3A ...9A 全为逻辑1，则1U 的2101Y Y Y ===，31EX L Y ==,0F Y =,导致2U 对10,A A 进行优先编码，且与门的输出为2U 的编码输出，所以，3L 2L 1L 0L 的值在1000—1111之间,1F Y =。
5.4 分析图P5.4所示电路的功能。
解： 102L Y Y =• 23567L Y Y Y Y =••• 即1L ABC ABC AC =+= 2L ABC ABC ABC ABC AC AB BC =+++=++74138译码器能实现函数1L AC = 2L AC AB BC =++的功能。
5.5 用2片3线-8线译码器74138，组成4线-16线译码器。
图P5. 4图P5.33 当0EN =时，编码器对输入位号进行编码30Y = 891I I ==，相当于一个输出加上非门的8线-3线优先编码器，按765I I I …0I 的优先级数，对应的输出二进制代码依次为111,110,101…000，所以当时的输出二进制代码依次为0111,0110,0101…0000。
四选一数据选择器实验报告
四选一数据选择器11微电子黄跃1117426021【实验目的】1．四选一数据选择器，2．学习V erilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具modelsim的使用方法；【实验内容】1. 实现四选一数据选择器的“V erilog ”语言设计。
2. 设计仿真文件，进行验证。
【实验原理】数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。
其主要功能是从多路数据中选择其中一路信号发送出去。
所以它是一个多输入、单输出的组合逻辑电路。
4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制输入端，Y是数据输出端。
当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11，Y=D3。
由真值表写出输出逻辑表达式301201101001)()()()(D A A D A A D A A D A A F +++=由逻辑表达式做出逻辑电路图。
【程序源代码】module mux4_1(sel,in,out);input [1:0] sel;input [3:0] in;output out;reg out;always@(sel or in) begincase ({sel[1],sel[0]})2'b00: out=in[0];2'b01: out=in[1];2'b10: out=in[2];2'b11: out=in[3];default: out=1'bx;endcaseendEndmodule测试程序代码如下：module test_mux4_1;reg [1:0] S;reg [3:0] IN;wire Y;mux4_1 M1(.sel(S),.in(IN),.out(Y));always #10 IN[0]=~IN[0];always #20 IN[1]=~IN[1];always #40 IN[2]=~IN[2];always #80 IN[3]=~IN[3];initialbegin S=1'b0;IN=4'h0;#100 $stop;endalways #10 S=S+1;endmodule【仿真和测试结果】【实验心得和体会】这次实验与上次相比有明显的进步，通过这次实验我对modelsim的应用更加得心应手，深切的体会到了verilog是一种描述性语言，这次实验总的来说是比较顺利的，但在实验过程中还是遇到了一些问题，比如端口的匹配问题，在写程序的时候误将位宽写在了变量名的后面，虽然程序能够运行但有警告，仿真波形是错误的，可见在写程序时警告有时也是致命的，这要求我们在学习的过程中思想一定要严谨！其次在做实验时一定要多想，例如在学习这门课时，书上说在模块外部输入可以是wire型或reg型，但在写程序时激励模块往往要初始化数据，所以编程时其类型往往声明为reg型，通过这个例子我明白了书上所说的有时往往是一个比较笼统的，而更多的需要我们自己去实践、探索、勤思考，只有这样我们才能把书本上的知识转化为属于我们自己的知识，才能在学习的道路上走的更远！原文已完。
数电第4章-(3)
1EN 1D 0 1D 1 1D 2 1Y 1D 3 2D 0 74153 2D 1 2Y 2D 2 2D 3 2EN A 1 A 0
图 4.2.21 74153的简化逻辑符号 的简化逻辑符号
2. 八选一数据选择器
EN A0 A1 A2 D0 D 1 74151 Y D2 D3 D4 D5 D6 D7
A2
D0 D1 D2 D3 D4 D5 D6 D7
A1
A0
Y D0～D3 D4～D7
0 1
00 ～ 11 00 ～ 11
1
Y
1
A2
A 1 A0
四选一扩展为八选一MUX 图 4.2.23 ( a ) 四选一扩展为八选一
数选器74LS151扩展成一个 选1数据选择器。 扩展成一个32选 数据选择器 数据选择器。 例：试将8选1数选器 试将 选 数选器 扩展成一个
输出 Y 0 D0 D1 D2 D3
使能 输入 EN 0 0 0 0
输 入 A2 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1
输出 Y D4 D5 D6 D7
八选一MUX的卡诺图 八选一
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 八选一MUX的逻辑表达式 八选一 1 D4 D5 D7 D6 EN = 1, Y = 0 ; 图4.2.24 ( a ) EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3
C B A
1 D D D 1
D
1
图 4.2.28 ( c )
数据选择器数据分配器
输入
S A2 A1 A0
1 ××× 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
输出
YY
01 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6
D7 D7
三、数据选择器的扩展
例：将两片74LS151连接成一个十六选一的数据选择器。
– 真值表如下：
D A1 A0 Y0 Y1 Y2 Y3 D0 0 D0 0 0 D0 1 0 D0 0 D1 0 0 0 D0 D1 1 0 0 0 D
–逻辑表达式及逻辑图
Y 0 A1 A0D Y1 A1A0D Y 2 A1 A0D Y 3 A1A0D
本章小结
1．组合逻辑电路的特点是：电路任一时刻的
• 一、1路-4路数据分配器：
• （一）逻辑抽象：
– 输入信号：1路输入数据，用D表示； 2个输入控制信号，A0，A1表示；
– 输出信号：4个数据输出端， 用Y0，Y1，Y2，Y3表示。
– 选择控制信号A1，A0状态约定
• 当A1A0=00时，选中输出端Y0 • 当A1A0=01时，选中输出端Y1 • 当A1A0=10时，选中输出端Y2 • 当A1A0=11时，选中输出端Y3
Y A1 ' A0 ' D0 A1 ' A0D1 A1A0 ' D2 A1A0D3 两者相等的条件是A1 A，A0 C，D0 0，D1 B，D2 B，D3 1
• 4.画连线图 • 按降C排列
数据分配器
• 数据分配器：能够将一个输入数据，根据需要传送到m
个输出端的其中任何一个进行输出的电路，也叫多路分配 器，功能和数据选择器相反。（发牌）
4选1数据选择器
4选1数据选择器
4选1数据选择器的功能是从4个相互独立的数据输入端D0-D3中选出一个来送至输出端，因为2位二进制代码就可表示4个地址，所以它具有2个地址输入端A0和A1。
还有一个附加控制端S ，具有使能作用，当S=1是才正常执行数据选择功能，否则输出总为0。
输出端Y 的逻辑表达式为： Y=(013012011010A A D A A D A A D A A D +++)·S
使用LABVIEW 实现4选1数据选择器，具体步骤如下：
1、新建“4选1数据选择器.vi ”。
2、在前面板上新建两个以布尔型控件为元素的簇，分别用来表示地址输入变量A0-A1和数据输入变量D0-D3，另外再添加一个布尔型输入控件作为“控制端S ”，以及一个布尔型显示控件作为“输出Y ”。
3、在框图中添加复合运算函数，再按照前面推导出的逻辑表达式进行连线，最终输出结果送给变量Y ，最终程序前面板和框图如图1所示。
在该图中所示的前面板输入状态下，程序将从指定地址A1A0=11处取出数据 端D3送给输入端Y 。
同理，也可以使用地址A1A0=00取出D0，地址A1A0=01取出D1，地址A1A0=10取出D2。
图1“4选1数据选择器.vi”的前面板和框图。
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（✓）2. 编码器在任何时刻只能对一个输入信号进行编码。
（✓）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（✗）4. 编码和译码是互逆的过程。
（✓）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（✓）6. 3位二进制编码器是3位输入、8位输出。
（✗）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（✓）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（✗）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
EDA论文4选1多路选择器的设计
4选1多路选择器的设计班级xxxxx 姓名xxxxx 学号xxxxxx一、内容摘要多路选择器是数据选择器的别称。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开并。
数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。
多路选择器可以从多组数据来源中选取一组送入目的地。
它有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
多路选择器还包括总线的多路选择,模拟信号的多路选择等,相应的器件也有不同的特性和使用方法它的应用范围相当广泛，从组合逻辑的执行到数据路径的选择，经常可以看到它的踪影。
另外在时钟、计数定时器等的输出显示电路中经常利用多路选择器制作扫描电路来分别驱动输出装置，以降低功率的消耗。
有时也希望把两组没有必要同时观察的数据，设置为共享一组显示电路，以降低成本。
二、关键词关键词：多路选择器，逻辑图，逻辑函数三、问题分析设计内容一：根据以下流程，利用QuartusII完成四选一多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。
设计内容二：在试验系统上硬件测试，验证此设计的功能。
对于引脚锁定以及硬件下载测试。
设计内容三：对VHDL不同描述方式的四选一多路选择器进行硬件实验，比较他们的特性。
四选一选择器VHDL源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux4a1 ISPORT (input:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b:IN STD_LOGIC;y:OUT STD_LOGIC );END ENTITY mux4a1;ARCHITECTURE rtl OF mux4a1 ISSIGNAL sel:STD_LOGIC_VECTOR (1 DOWNTO 0);BEGINsel<=b&a;PROCESS (input,sel) IS BEGIN IF(sel="00") THEN y<=input(0); ELSIF(sel="01") THEN y<=input(1); ELSIF(sel="10") THEN y<=input(2); ELSE y<=input(3); END IF;END PROCESS;END ARCHITECTURE rtl;程序分析：四选一多路选择器设计时，定义输入S 为标准以内漏记为STD_LOGIC,输出的信号y 的数据类型定义为2位标准逻辑矢量位STD_LOGIC_VECTOR( 1 DOWNTO 0 ).使用LIBRATY 语句和USE 语句，来打开IEEE 库的程序包STD_LOGIC_1164.ALL 。
数字逻辑考试题.(优选)
数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。