计算机组成原理第三章习题
计算机组成原理习题 第三章存储系统
计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8. 主存储器的性能指标主要是存储容量，A.______和B.______。
9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
计算机组成原理第三章习题
第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______，16 ，64 ，8 ，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________，512 ，8 ，8 ，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1M C.64M10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1G C.4G11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5G12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____B.2514、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________和ROM15、相联存储是按____进行寻址的存储器。
A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定方式与堆栈存取方式结合16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
《计算机组成原理》第3章习题答案
《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。
解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。
双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。
例如，前述零地址和⼀地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。
若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。
单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。
⽆操作数指令的最⼤指令数：216⼀212⼀26。
其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理第三章运算方法与运算器(含答案)
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
计算机组成原理第三章习题课
3
RAM：1K×4位—>1K×8位
D7－D0
D7－D4 RAM1 1K×4 CS CS
D3－D0 RAM2 1K×4 CS
A9－A0 A9－A0
A9－A0
2、字存储容量扩展
• 增加地址线，使得存储器单元数增加 • 连接方式：三组信号线中
– 地址总线和数据总线公用 – 多余的地址线用来片选
1、20位地址，32位字长
（2）由512K×8位的芯片构成，需要多少片 存储器：1M×32位 512K →1M：说明有容量扩展 8位→32位：说明有字长扩展 8 →32 需要： (1M/512K)×(32位/ 8位) ＝ 2×4 ＝8
1、20位地址，32位字长
（3）需要多少位地址作为芯片选择 512K×8位→1M×32位 芯片选择只和地址线相关 512K＝2 512K 219，即有19根地址线 19 1M ＝220，即有20根地址线 多余的一根地址线一定是做片选的 ∴需要1根地址线作为片选
3、16K×8位—>64K×32位
RAM1 RAM2 RAM3 RAM4 CS CS CS CS
字长扩展 16K×8位—>16K×32位
16K×32位 16K×32位 16K×32位
容量扩展 16K×32位—>64K×32位
A15 A14 A13－A0
3、16K×8位—>64K×32位
错误： 1、只看到了A13－A0，缺少A15、A14 2、数据总线、地址总线，一定要标明起止符 号，例如A13－A0， D7－D0 3、三组信号线要全部标明
7. 某机器中，已知配有一个地址空间为(0000—1FFF)16 的ROM区域，现在用一个 用一个SRAM芯片（8K×8位）形 芯片（ × 位 用一个 芯片 成一个16K×16位的 位的RAM区域 区域，起始地址为（2000） 成一个 × 位的 区域 16 。假设SRAM芯片有CS和WE控制端，CPU地址总 线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W （读 / 写），MREQ（当存储器读或写时，该信号 指示地址总线上的地址是有效的）。 分析：一个RAM区，一个ROM区 RAM ROM 其中RAM需要容量扩展 由8K×8位芯片构成1—>16K×16位（容量扩展） 共需要4片芯片，每两片构成8K×16位单元 字长扩展不改变地址分配，容量扩展才会改变
《计算机组成原理》第3章习题答案
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
《计算机组成原理》第3章习题答案
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
《计算机组成原理》第3章习题答案
第3章习题解答1 1．．指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解：解：指令长度与机器字长没有固定的关系，指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，指令长度可以等于机器字长，指令长度可以等于机器字长，也可以大于或也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2 2．．零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。
各举一例说明。
解：解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
前述零地址和一地址的加法指令。
3 3．某机为定长指令字结构，．某机为定长指令字结构，．某机为定长指令字结构，指令长度指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
操作数、单操作数和双操作数三类。
若双操作数指令已有若双操作数指令已有K 种，无操作数指令已有L 种，问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解：解：解：X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数：双操作数指令的最大指令数：双操作数指令的最大指令数：224一1。
单操作数指令的最大指令数：15×2单操作数指令的最大指令数：15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口个扩展窗口))。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
计算机组成原理第三章练习题
第3章内部存储器二．选择题1．主（内）存用来存放 D 。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。
A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。
A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。
A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案解析
计算机组成原理第3章习题参考答案解析第3章习题参考答案1、设有⼀个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯⽚组成，需要多少⽚？ (3) 需要多少位地址作芯⽚选择？解：(1) 该存储器能存储：字节4M 832220=? (2) 需要⽚8823228512322192020=??=??K (3) ⽤512K ?8位的芯⽚构成字长为32位的存储器，则需要每4⽚为⼀组进⾏字长的位数扩展，然后再由2组进⾏存储器容量的扩展。
所以只需⼀位最⾼位地址进⾏芯⽚选择。
2、已知某64位机主存采⽤半导体存储器，其地址码为26位，若使⽤4M ×8位的DRAM 芯⽚组成该机所允许的最⼤主存空间，并选⽤内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需⼏个内存条? (2) 每个内存条内共有多少DRAM 芯⽚? (3) 主存共需多少DRAM 芯⽚? CPU 如何选择各内存条? 解：(1) 共需条4641664226=??M 内存条 (2) 每个内存条内共有32846416=??M M 个芯⽚(3) 主存共需多少1288464648464226=??=??M M M 个RAM 芯⽚，共有4个内存条，故CPU 选择内存条⽤最⾼两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线⽤于内存条内部单元的选择。
3、⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5µS ，CPU 在1µS 内⾄少要访问⼀次。
试问采⽤哪种刷新⽅式⽐较合理?两次刷新的最⼤时间间隔是多少?对全部存储单元刷新⼀遍所需的实际刷新时间是多少? 解：(1) ⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，需要⽤16448163264=?=??K K 个芯⽚，其中每4⽚为⼀组构成16K ×32位——进⾏字长位数扩展(⼀组内的4个芯⽚只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯⽚的内部单元地址——分成⾏、列地址两次由A 0~A 6引脚输⼊；然后再由4组进⾏存储器容量扩展，⽤⾼两位地址A 14、A 15通过2：4译码器实现4组中选择⼀组。
计算机组成原理第三章习题
计算机组成原理第三章习题第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______A.64KB.32KC.64KBD.32KB7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______A.64，16B.16，64C.64，8D.16，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________A.8，512B.512，8C.18，8D.19，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1MB.512KBC.64MD.256KB10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1GB.4GBC.4GD.1GB11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5GD.1MB12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____A.23B.25C.50D.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________A.RAMB.ROMC.RAM 和ROM/doc/7e17276989.html,D15、相联存储是按____进行寻址的存储器。
计算机组成原理习题哈工大
计算机组成原理第三章习题1. 信息只用一条传输线，且采用脉冲传输的方式称为______。
A. 串行传输B. 并行传输C. 并串行传输D. 分时传输2. 根据传送信息的种类不同，系统总线分为______。
A. 地址线和数据线B. 地址线、数据线和控制线C. 地址线、数据线和响应线D. 数据线和控制线3. 系统总线中地址线的功能是______。
A. 用于选择主存单元地址B. 用于选择进行信息传输的设备C. 用于选择外存地址D. 用于指定主存和I/O设备接口电路的地址4. 连接计算机与计算机之间的总线属于______总线。
A. 片内B. 系统C. 通信5. 从信息流的传送效率来看，______工作效率最低。
A. 三总线系统B. 单总线系统C. 双总线系统D. 多总线系统6. 计算机使用总线结构的便于增减外设，同时______。
A. 减少信息传输量B. 提高信息传输速度C. 减少了信息传输线的条数D. 减少了存储器占用时间7. 系统总线中控制线的功能是______。
A．提供主存、I/O接口设备的控制信号和响应信号及时序信号B．提供数据信息C．提供主存、I/O接口设备的控制信号D．提供主存、I/O接口设备的响应信号8. PCI总线的基本传输机制是______。
A. 并行传送B. 串行传送C. 猝发式传送D. DMA传送9. 描述PCI总线中基本概念不正确的是______。
A. PCI总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传输C. PCI设备不一定是主设备D. 系统中只允许有一条PCI总线10. 下面对计算机总线的描述中，确切完备的概念是______。
A. 地址信息、数据信息不能同时出现B.地址信息与控制信息不能同时出现C.数据信息与控制信息不能同时出现D.两种信息源的代码不能在一组总线中同时传送11. 集中式总线仲裁中，______响应时间最快。
A. 菊花链方式B. 计数器定时查询方式C. 独立请求方式12. 三种集中式总线控制中，______方式对电路故障最敏感。
计算机组成原理第3章习题参考答案
第3章习题参考答案 【2 】1.设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储若干字节的信息？(2) 假如存储器由512K×8位SRAM 芯片构成,须要若干片？ (3) 须要若干位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 须要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K 8位的芯片构成字长为32位的存储器,则须要每4片为一组进行字长的位数扩大,然后再由2组进行存储器容量的扩大.所以只需一位最高位地址进行芯片选择. 2.已知某64位机主存采用半导体存储器,其地址码为26位,若应用4M×8位的DRAM 芯片构成该机所许可的最大主存空间,并选用内存条构造情势,问; (1) 若每个内存条为16M×64位,共需几个内存条? (2) 每个内存条内共有若干DRAM 芯片?(3) 主存共需若干DRAM 芯片? CPU 若何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需若干1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片,共有4个内存条,故CPU 选择内存条用最高两位地址A24和A25经由过程2：4译码器实现;其余的24根地址线用于内存条内部单元的选择.3.用16K×8位的DRAM 芯片构成64K×32位存储器,请求：(1) 画出该存储器的构成逻辑框图.(2) 设存储器读/写周期为0.5μS,CPU 在1μS 内至少要拜访一次.试问采用哪种刷新方法比较合理?两次刷新的最大时光距离是若干?对全体存储单元刷新一遍所需的现实刷新时光是若干? 解：(1) 用16K×8位的DRAM 芯片构成64K×32位存储器,须要用16448163264=⨯=⨯⨯K K 个芯片,个中每4片为一组构成16K×32位——进行字长位数扩大(一组内的4个芯片只稀有据旌旗灯号线不互连——分离接D0D7.D8D15.D16D23和D24D31,其余同名引脚互连),须要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行.列地址两次由A0A6引脚输入;然后再由4组进行存储器容量扩大,用高两位地址A14.A15经由过程2：4译码器实现4组中选择一组.画出逻辑框图如下.(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms,并设16K 8位的DRAM 构造是1281288存储阵列,则对所有单元全体刷新一遍须要128次(每次刷新一行,共128行)若采用分散式刷新,则每2ms 中的最后1280.5s=64s 为分散刷新时光,不能进行正常读写,即消失64s 的逝世时光若采用疏散式刷新,则每1s 只能拜访一次主存,而标题请求CPU 在1μS 内至少要拜访一次,也就是说拜访主存的时光距离越短越好,故此办法也不是最合适的比较合适采用异步式刷新：采用异步刷新方法,则两次刷新操作的最大时光距离为s msμ625.151282=,可取15.5s;对全体存储单元刷新一遍所需的现实刷新时光为：15.5s 128=1.984ms;采用这种方法,每15.5s 中有0.5s 用于刷新,其余的时光用于访存(大部分时光中1s 可以拜访两次内存).4.有一个1024K×32位的存储器,由128K×8位的DRAM 芯片构成.问： (1) 总共须要若干DRAM 芯片? (2) 设计此存储体构成框图.(3) 采用异步刷新方法,如单元刷新距离不超过8ms,则刷新旌旗灯号周期是若干? 解： (1) 须要32488128321024=⨯=⨯⨯K K 片,每4片为一组,共需8组(2) 设计此存储体构成框图如下所示.(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0 A 0~A 16A 17 A 18 A 0~A 8WE WE3-8 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWE(17)(18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) CPUA 0~A 16WED 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31A 19RAS 0RAS 1RAS 2RAS 3RAS 4RAS 5RAS 6RAS 7RAS 1 RAS 2 RAS 3 RAS 4 RAS 5 RAS 6 RAS 7WE(3) 设该128K 8位的DRAM 芯片的存储阵列为5122568构造,则假如选择一个行地址进行刷新,刷新地址为A0A8,那么该行上的2048个存储元同时进行刷新,请求单元刷新距离不超过8ms,即要在8ms 内进行512次刷新操作.采用异步刷新方法时须要每隔s msμ625.155128=进行一次,可取刷新旌旗灯号周期为15.5s. 5.请求用256K×l6位SRAM 芯片设计1024K×32位的存储器.SRAM 芯片有两个掌握端：当CS 有用时,该片选中.当W/R ＝1时履行读操作,当W/R=0时履行写操作. 解：片82416256321024=⨯=⨯⨯K K ,共需8片,分为4组,每组2片即所设计的存储器单元数为1M,字长为32,故地址长度为20位（A19~A0）,所用芯片存储单元数为256K,字长为16位,故占用的地址长度为18位（A17~A0）.由此可用字长位数扩大与字单元数扩大相联合的办法构成构成全部存储器字长位数扩大：同一组中2个芯片的数据线,一个与数据总线的D15~D0相连,一个与D31~D16相连;其余旌旗灯号线公用(地址线.片选旌旗灯号.读写旌旗灯号同名引脚互连)字单元数扩大：4组RAM芯片,应用一片2:4译码器,各组除片选旌旗灯号外,其余旌旗灯号线公用.其存储器构造如图所示6.用32K×8位的E2PROM芯片构成128K×16位的只读存储器,试问：(1) 数据存放器若干位?(2) 地址存放器若干位?(3) 共需若干个E2PROM芯片?(4) 画出此存储器构成框图.解：(1) 体系16位数据,所以数据存放器16位(2) 体系地址128K＝217,所以地址存放器17位(3)共需片82483216128=⨯=⨯⨯K K ,分为4组,每组2片(4) 构成框图如下32K ⨯8 CPUA 0~A 14D 0~7A 15 W/R2-4 译码A 1632K ⨯832K ⨯832K ⨯832K ⨯8 32K ⨯8 32K ⨯8 32K ⨯8D 0~7CSY 0CSCSCSY 1Y 2Y 3A 0~A 14D 0~D 7D 8~15 数据 寄存器 地址 寄存器D 8~15W/RW/R 7．某机械中,已知配有一个地址空间为0000H 3FFFH 的ROM 区域.如今再用一个RAM 芯片(8K×8)形成40K×l6位的RAM 区域,肇端地为6000H.假设RAM 芯片有CS 和WE 旌旗灯号掌握端.CPU 的地址总线为A15A0,数据总线为D15D0,掌握旌旗灯号为W R /(读/写),MREQ (访存),请求： (1) 画出地址译码计划. (2) 将ROM 与RAM 同CPU 衔接. 解：(1) 因为RAM 芯片的容量是8K×8,要构成40K×16的RAM 区域,共须要片1025881640=⨯=⨯⨯K K ,分为5组,每组2片;8K=213,故低位地址为13位：A12~A0每组的2片位并联,进行字长的位扩大有5组RAM 芯片,故用于组间选择的译码器应用3:8译码器,用高3位地址A15~A13作译码器的选择输入旌旗灯号地址分派情形：0000H3FFFH6000H7FFFH8000H9FFFHA000H BFFFHC000H DFFFHE000H FFFFH注：RAM1RAM5各由2片8K8芯片构成,进行字长位扩大各芯片组内部的单元地址是A12~A0由全0到全1(2) ROM.RAM与CPU的衔接如图：8K ⨯8 CPU A 0~A 12D 8~15 A 15 R/ W 3-8 译码A 14 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 CS Y 0CS CS CS Y 2Y 4Y 6A 0~A 12D 0~D 7D 0~7D 0~7WEA 0~A 12WE A 13MREQ E 8K ⨯8 8K ⨯8 D 8~15CSCSCSCSCSCSROM 16K ⨯8OEY 1 Y 3Y 5Y 78.设存储器容量为64M,字长为64位,模块数m=8,分离用次序和交叉方法进行组织.存储周期T ＝100ns,数据总线宽度为64位,总线传送周期,=50ns.求：次序存储器和交叉存储器的带宽各是若干? 解：次序存储器和交叉存储器持续读出m = 8个字的信息总量都是：q = 64位×8 = 512位次序存储器和交叉存储器持续读出8个字所需的时光分离是：t1 = mT = 8×100ns = 8×10-7s t2 = T+(m-1)τ = 100ns+7×50ns = 450 ns = 4.5×10-7 s次序存储器和交叉存储器的带宽分离是： W1=q/t1=512/(8×10-7)=64×107[位/s] W2=q/t2=512/(4.5×10-7)=113.8×107 [位/s]9.CPU 履行一段程序时,cache 完成存取的次数为2420次,主存完成存取的次数为80次,已知cache 存储周期为40ns,主存存储周期为240ns,求cache ／主存体系的效力和平均拜访时光. 解：cache 的射中率：%8.968024202420=+=+=m c c N N N h主存慢于Cache 的倍率：640240===c m t t r Cache/主存体系的效力：%2.86968.0561)1(1=⨯-=-+=h r r e平均拜访时光：ns e t t c a 4.46862.040===10.已知cache 存储周期40ns,主存存储周期200ns,cache/主存体系平均拜访时光为50ns,求cache 的射中率是若干?解：已知cache ／主存体系平均拜访时光ta=50ns 因为m c a t h t h t )1(-+*= 所以有%75.934020050200=--=--=c m a m t t t t h 11.某盘算机采用四体交叉存储器,今履行一段小轮回程序,此程序放在存储器的持续地址单元中,假设每条指令的履行时光相等,并且不须要到存储器存取数据,请问鄙人面两种情形中（履行的指令数相等）,程序运行的时光是否相等. (1) 轮回程序由6条指令构成,反复履行80次. (2) 轮回程序由8条指令构成,反复履行60次.解：设取指周期为T,总线传送周期为τ,每条指令的履行时光相等,并设为t0,存储器采用四体交叉存储器,且程序存放在持续的存储单元中,故取指令操作采用流水线存取方法,两种情形程序运行的总的时光分离为： (1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 所以不相等12.一个由主存和Cache 构成的二级存储体系,参数界说如下：Ta 为体系平均存取时光,T1为Cache 的存取时光,T2为主存的存取时光,H 为Cache 射中率,请写出Ta 与T1.T2.H 参数之间的函数关系式. 解：21)1(T H T H T a *-+*=13.一个组相联cache 由64个行构成,每组4行.主存储器包含4K 个块,每块128个字.请表示内存地址的格局. 解：主存4K 个块,每块128个字,共有4K 128=219个字,故主存的地址共19位; 共4K 个块,故块地址为12位;每块128个字,故块内的字地址为7位 Cache 有64行,每组4行,共16组,故组号4位,组内页号2位 组相联方法是组间直接映射,组内全相联映射方法;所以主存的块地址被分为两部分：低4位为在cache 中的组号,高8位为标记字段,即19位内存地址的格局如下：tag 组号 字地址 14.有一个处理机,内存容量1MB,字长1B,块大小16B,cache 容量64KB,若cache 采用直接映射式,请给出2个不同标记的内存地址,它们映射到同一个cache 行. 解： Cache 共有个行1221664=BKB,行号为12位 采用直接映射方法,所以cache 的行号i 与主存的块号j 之间的关系为：第11页，－共11页 m j i mod =,m 为cache 的总行数20位的内存地址格局如下：tag行号 字地址 4位 12位 4位两个映射到同一个cache 行的内存地址知足的前提是：12位的行号雷同,而4位的标记不同即可,例如下面的两个内存地址就知足请求：0000 000000000000 0000=00000H 与0001 000000000000 0000=10000H15.假设主存容量16M 32位,cache 容量64K 32位,主存与cache 之间以每块432位大小传送数据,请肯定直接映射方法的有关参数,并画出主存地址格局.解：由已知前提可知Cache 共有个行位位1423243264=⨯⨯K ,行号为14位 主存共有个块位位2223243216=⨯⨯M ,块地址为22位,由行号和标记构成cache 的行号i 与主存的块号j 之间的关系为：m j i mod =,m 为cache 的总行数设32位为一个字,且按字进行编址,则24位的内存地址格局如下：tag 行号 字地址补充：从下列有关存储器的描写中,选择出准确的答案：A ．多体交叉存储重要解决扩充容量问题.B ．拜访存储器的请求是由CPU 发出的.C ．cache 与主存同一编址,即主存空间的某一部分属于cache.D ．cache 的功效全由硬件实现.答： D。
计算机组成原理习题第三章
计算机组成原理习题第三章第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器，其地址线和数据线的总和是5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是8.、和组成三级存储系统，分级的目的是9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为10.用1K某1位的存储芯片组成容量为64K某8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K某8位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flah，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。
其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
16.存储器的带宽是指，如果存储周期为TM，存储字长为n位则存储器带宽位，常用的单位是或为了加大存储器的带宽可采用、和17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。
则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。
18.在虚拟存储器系统中，CPU根据指令生成的地址是，经过转化后的地址是二．选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分A．二者都是顺序存取B．二者都是直接存取C．磁盘是直接存取，磁带是顺序存取D．磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A．存取时间B．存取周期C．CPU周期D．机器周期3.若存储周期250n，每次读出16位，则该存储器的数据传送率为A．4某106B/B．4MB/C．8某106B/D．8MB/4.用户程序所放的主存空间属于A．随机存取存储器B．只读存储器C．顺序存取存储器D．直接存取存储器5.以下哪种类型的存储器速度最快A．DRAMB．ROMC．EPROMD．SRAM6.下述说法中正确的是A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM 是易失性RAM，而静态RAM中的存储信息是不易失C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的D．半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为A．12345678B．78563412C．87654321D．341278568.在对破坏性读出的存储器进行读写操作时，为持续原存信息不变，必须辅以的操作是A．刷新B．再生C．写保护D．主存校验9．SRAM芯片，其容量为1024某8，除电源和接地端外，该芯片最少引出线数为A．16B．17C．20D．2110.存储器容量为32K某16，则A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根11.某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到A．220-1B．221-1C．223-1D．224-112.设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是A．224B．223C．222D．22113.下列说法正确的是A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是A．左端口与右端口地址码不同B．左端口与右端口地址码相同C．左端口与右端口数据码相同D．左端口与右端口数据码不同16.如果一个存储单元被访问，则可能这个存储单元会很快的再次被访问，这称为A．时间局部性B．空间局部性C．程序局部性D．数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中，cache与主存的地址映射是由A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软硬件共同完成的19.容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章、内部存储器
1、存储器是计算机系统中的记忆设备，它主要是用来_____
A.存放数据
B.存放程序
C.存放数据和程序
D.存放微程序
2、存储单元是指______
A.存放一个二进制信息位的存储元
B.存放一个机器字的所有存储单元集合
C.存放一个字节的所有存储元集合
D.存放两个字节的所有存储元集合
3、计算机的存储器采用分级存储体系的主要目的是________
A.便于读写数据
B.减小机箱的体积
C.便于系统升级
D.解决存储容量、价格和存取速度之间的矛盾
5、和外存相比，内存的特点是____
A.容量大，速度快，成本低
B.容量大，速度慢，成本高
C.容量小，速度快，成本高
D.容量小，速度快，成本低
6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______
A.64K
B.32K
C.64KB
D.32KB
7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______
A.64，16
B.16，64
C.64，8
D.16，16
8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为
________
A.8，512
B.512，8
C.18，8
D.19，8
9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______
A.1M
B.512KB
C.64M
D.256KB
10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______
A.1G
B.4GB
C.4G
D.1GB
11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______
A.4G
B.2G
C.0.5G
D.1MB
12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______
A.4G
B.5G
C.8G
D.2G
13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____
A.23
B.25
C.50
D.19
14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________
A.RAM
B.ROM
C.RAM 和ROM
D
15、相联存储是按____进行寻址的存储器。
A.地址指定方式
B.堆栈存取方式
C.内容指定方式
D.地址指定方式与堆栈存取方式结合
16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。
A.模块式，并行，多个
B.模块式，串行，多个
C.整体式，并行，一个
D.整体式，串行，多个
17、主存储器和CPU之间增加Cache的目的是________
A.解决CPU和主存之间的速度匹配问题
B.扩大主存储器的容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存容量又扩大CPU通用寄存器数量
18、以下半导体存储器，以传输同样多的字为条件，则读出数据传输率最高的是_______
A.DRAM
B.SRAM
C.FLASH
D.E2PROM
19、双端口存储器所以能高速进行读/写，是因为采用______
A.高速芯片
B.两套相互独立的读写电路
C.流水技术
D.新型器件
20、双端口存储器在______情况下会发生读/写冲突？
A.左端口与右端口的地址码不同
B.左端口与右端口的地址码相同
C.左端口与右端口的数据码相同
D.左端口与右端口的数据码不同
21、下列因素中，与Cache的命中率无关的是______
A.主存的存取时间
B.块的大小
C.Cache的组织方式
D.Cache的容量
22、下列说法中正确的是_____
A.SRAM存储器技术提高了计算机的速度
B.若主存由ROM和RAM组成，容量分别为2n和2m，则主存地址共需要n+m位
C.闪存是一种高密度、非易失性的读/写半导体存储器
D.存取时间是指连续两次读操作所需间隔的最小时间
23、下列说法中正确的是______
A.多体交叉存储器主要解决扩充容量问题
B.Cache与主存统一编址，cache的地址空间是主存地址空间的一部分
C.主存都是由易失性的随机读写存储器构成的
D.Cache的功能全部由硬件实现
24、下列cache替换算法中，速度最快的是______，命中率最高的是______
A.最不经常使用（LFU）算法
B.近期最少使用（LRU）算法
C.随机替换
25、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为________
A.全相联映射
B.直接映射
C.组相联映射
D.混合映射
1、图为某SRAM的写入时序图，其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。
请指出图中时序的错误，并画出正确的时序图。
2、分析图中两个存储器芯片有什么相同和不同？
3、分析图中所示的RAM芯片，请问该芯片存储容量多大？字长多少？如果读写RAM，控制信号R/W是高还是低？
4、设有一个具有24位地址和8位字长的存储器，问：
➢该存储器能够存储多少字节的信息？
➢如果该存储器由4M×1位的RAM芯片组成，需要多少片?
➢需要多少位作芯片选择？
5、市场上常见的FLASH存储器芯片均按照×8比特或×16比特组织。
对于按字节寻址的8位、16位和32位CPU，地址线分别应如何连接？存储器可以完成的存取数据宽度分别是多少？
6、SRAM芯片有17位地址线和4位数据线。
用这种芯片为32位字长的处理器构成1M×32比特的存储器，并采用内存条结构。
问：
➢若每个内存条为256K×32比特，需要几个内存条？
➢每个内存条共需要多少片这样的芯片？
➢所构成的存储器需用多少片这样的芯片？
7、分析图中所示存储器结构。
8、某DRAM芯片内部的存储单元为128×128结构。
该芯片每隔2ms至少刷新一次，且刷新是通过顺序对所有128行的存储单元进行内部读操作和写操作实现的，设存储器周期为500nm。
求其刷新的开销（也即进行刷新操作的时间所占的百分比）。
9、有一个2K×16位的双端口存储器，若（1）从左端口读出100号单元内容（FFFF），同时从右端口向200号单元写入（F0F0）；（2）从右端口向200号单元写入内容（F0F0），同时从左端口读出200号单元内容。
要求画出两种情况下的存储器数据读写示意图，并说明考虑什么问题
10、画图说明顺序方式和交叉方式的存储器模块化结构。
11、用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
12、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。
存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。
问顺序存储器和交叉存储器的带宽各是多少？
13、某计算机系统的内存储器由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。
已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。
问：
•Cache的命中率是多少？
•CPU访问内存的平均时间是多少纳秒？
•Cache主存系统的效率是多少？
14、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。
15、某计算机的内存储器系统采用L1cache，L2cache和主存三级分层结构。
访问第1级时命中率为95%，访问第二级时命中率为50%，其余50%访问主存。
假定访问L1cache 需要1个时钟周期T，访问L2cache和主存分别需要10T和100T，计算三级存储系统的平均访问时间Ta是多少周期。
16、CPU访问内存的平均时间与哪些因素有关？
平均访问时间Ta=H·Tc+（1-H）Tm
17、请用图示说明三级存储体系分别由哪些部分组成，并比较cache——主存和主存——辅存这两个存储层次的相同点和不同点。
18、假设主存只有a，b，c三个页框，组成a进c出的FIFO队列进程，访问页面的序列是0,1,2,4,2,3,0,2,1,3,2号。
若采用：
•FIFO算法
•FIFO+LRU算法
利用列表法求两种策略的命中率。
1、图(a)所示为存储器的地址空间分布图，图(b)所示为存储器的地址译码电路，后者可以在A组跨接端子和B组跨接端子之间分别进行接线。
74LS139是2:4译码器(A为高有效位)，使能端G接地表示译码器处于正常译码状态。
要求：完成A组跨接端子与B组跨接端子内部的正确连接，以便使译码电路按图(a)的要求进行正确寻址。