计算机原理与设计习题课
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
◆ 其中的百分比是执行时每类指令出现的频率。试分别计算该程序在两 台机器上的执行时间。如果单从执行时间上考虑，哪一台机器的性能 更好？
2
解题思路：
TICPITPC I(Instruncs)t是 io 被执行的指令总数， CP(C I ycleesrIP nstrunc)是 tio每条指令执要 行的 时平 所均 需的时 TP(CTimesPcelr)e是 Cy实指周期的。 时间长度
解：
T M 1202 0(10 50 % 0 02 03% 531% 045% )1 0.03(4 s)34 1190
T M 2220 0(10 10 % 0 02 01% 033% 045% 0)1 0.03(s5 ) 2 2190
3
试计算上题中两台计算机的MIPS（Million Instructions Per Second），即每秒能执行多少百万条指令。 解题思路：
1.101
00.1010
00.0101 00
00.0010 100
1.10
11.0110
11.1000 Fra Baidu bibliotek00
11.1100 0100
1.1
11.1100 0100 所以结果为：
➢ 参考代码
addsub32.v
8
用补码计算下列各式中两个数的和。 （1）x=0.11001 y=-0.10111 （2）x=0.10010 y=0.11000 解： （1）[x]补 00.11001 [ y]补 11.01001
00.11001 11.01001 1 00.00010 [x y]补 [x]补 [x]补 00.00010
➢ 结构描述 ➢ 数据流描述 ➢ 功能描述
decoder3egate.v decoder3dataf.v decoder3func.v
7
用Verilog HDL设计一个异步清零再加上使能端e的32位D 触发器（dffe32）。
➢ 参考代码
dffe32.v
试设计一个32位的加减法器，增加一个输出信号v来指出 结果是否上溢。
（2）[x]补 00.10010 [ y]补 00.11000
00.10010 00.11000 上溢
01.01010 [x y]补 [x]补 [x]补 01.01010
9
用补码计算下列各式中两个数的差。 （1）x=-0.01111 y=0.00101 （2）x=0.11011 y=-0.10010
简述RISC和CISC的主要差别。
◆ CISC（Complex Instruction Set Computer）是对那些具有复杂指令系 统的CPU的总称，CISC指令系统往往提供丰富的寻址方式，每条指令 长短不一，常用的指令较短，不常用的指令较长，设计CPU时往往采 用微程序的方法来实现这些指令，CISC的优点是代码紧凑，使用较少 的存储器，缺点是实现复杂的指令需要较多的芯片面积而且不利于流 水线操作。
解：
（1）[x]补 11.10001 [ y]补 11.11011
11.10001 11.11011 1 11.01100 [x y]补 [x]补 [ y]补 11.01100
（2）[x]补 00.11011 [y]补 00.10010
00.11011 00.10010 上溢
01.01101 [x y]补 [x]补 [y]补 01.01101
关键是计算 可出 执单 行位 的时 指 将间 令 计条 算数 结， 果 万再 转 为换 单成 位以 的 MI PT IS 160CP T1 IP1 C60
解：
MIPMS1 20200000106 588 0.03434
MIPMS2 20200000106 625 0.0352
4
如果使用1000000个CPU构建一个并行系统并想得到单 CPU系统500000倍的性能，那么程序中允许出现的串行执 行的代码的比例应该不超过多少才行？
解题思路：
计算选择Y级l数 ognm，n代表备用器件的数选，择 m代表目标器件的数选，择项 Ylog283，即需构建三级架二构选。一
解：
a0 a1
s00
a2 a3
s01
a4 a5
s02
a6 a7
s03
s10
y
S2
s11
6
试分别用结构描述、数据流描述和功能描述三种风格写 出带有使能端的3-8译码器的Verilog HDL代码。提示：功能 描述风格的语句可用e=ena<<n。
◆ RISC（Reduced Instruction Set Computer）是对那些具有简单指令系 统的CPU的总称，RISC指令系统的特点有两个，一是指令长度固定， 这有利于流水线CPU的设计，二是所谓的Load/Store结构。
1
• 假设我们有两台计算机M1和M2。M1的主频是1GHz，M2的主频 是2GHz。每台计算机的指令都有4类，它们的CPI分别为1、2、3和 4。当同样一个用高级语言编写的程序在两台机器上分别编译执行时， 我们得到下表所列的结果。
解：
设串行执行的代 例码 为 x,则 的并 比行执行的代 例码 为 (1的 x)， 比 并行系1统00含00个 0C0P， U 性能5提00升0倍 00， 即对A比mda'shLla， wn10000,S005000,0r0(1x) 将它们代入S公rn式 1(1r)，求解可 x9得919999
5
试用多个32位二选一多路器mux2x32设计一个32位的 八选一多路器mux8x32。
解题思路：
Amdah'ls Law
假设某部件优化n了倍，即所需时间是原的来1n， 执行程序时用到该部的件时间百分比为 r,则整体性能的加速比是
S
Pn P0
T0 Tn
T0
r n
T0 T0 (1 r)
1
r n
(1
r)
即使n ，S也有上限1（1- r）。
Amdah'ls Law也适用于计算高性能算计机的性能加速比。
10
用补码Booth乘法计算x=0.1010,y=-0.0110 的积x*y。
解：
[ x]补 00.1010 [ x]补 11.0110 部分积
[ y ]补 1.101 0 乘数 ynyn 1
00.0000
1.101 00
00.0000 0
1.1010
11.0110
11.0110 0
11.1011 00
2
解题思路：
TICPITPC I(Instruncs)t是 io 被执行的指令总数， CP(C I ycleesrIP nstrunc)是 tio每条指令执要 行的 时平 所均 需的时 TP(CTimesPcelr)e是 Cy实指周期的。 时间长度
解：
T M 1202 0(10 50 % 0 02 03% 531% 045% )1 0.03(4 s)34 1190
T M 2220 0(10 10 % 0 02 01% 033% 045% 0)1 0.03(s5 ) 2 2190
3
试计算上题中两台计算机的MIPS（Million Instructions Per Second），即每秒能执行多少百万条指令。 解题思路：
1.101
00.1010
00.0101 00
00.0010 100
1.10
11.0110
11.1000 Fra Baidu bibliotek00
11.1100 0100
1.1
11.1100 0100 所以结果为：
➢ 参考代码
addsub32.v
8
用补码计算下列各式中两个数的和。 （1）x=0.11001 y=-0.10111 （2）x=0.10010 y=0.11000 解： （1）[x]补 00.11001 [ y]补 11.01001
00.11001 11.01001 1 00.00010 [x y]补 [x]补 [x]补 00.00010
➢ 结构描述 ➢ 数据流描述 ➢ 功能描述
decoder3egate.v decoder3dataf.v decoder3func.v
7
用Verilog HDL设计一个异步清零再加上使能端e的32位D 触发器（dffe32）。
➢ 参考代码
dffe32.v
试设计一个32位的加减法器，增加一个输出信号v来指出 结果是否上溢。
（2）[x]补 00.10010 [ y]补 00.11000
00.10010 00.11000 上溢
01.01010 [x y]补 [x]补 [x]补 01.01010
9
用补码计算下列各式中两个数的差。 （1）x=-0.01111 y=0.00101 （2）x=0.11011 y=-0.10010
简述RISC和CISC的主要差别。
◆ CISC（Complex Instruction Set Computer）是对那些具有复杂指令系 统的CPU的总称，CISC指令系统往往提供丰富的寻址方式，每条指令 长短不一，常用的指令较短，不常用的指令较长，设计CPU时往往采 用微程序的方法来实现这些指令，CISC的优点是代码紧凑，使用较少 的存储器，缺点是实现复杂的指令需要较多的芯片面积而且不利于流 水线操作。
解：
（1）[x]补 11.10001 [ y]补 11.11011
11.10001 11.11011 1 11.01100 [x y]补 [x]补 [ y]补 11.01100
（2）[x]补 00.11011 [y]补 00.10010
00.11011 00.10010 上溢
01.01101 [x y]补 [x]补 [y]补 01.01101
关键是计算 可出 执单 行位 的时 指 将间 令 计条 算数 结， 果 万再 转 为换 单成 位以 的 MI PT IS 160CP T1 IP1 C60
解：
MIPMS1 20200000106 588 0.03434
MIPMS2 20200000106 625 0.0352
4
如果使用1000000个CPU构建一个并行系统并想得到单 CPU系统500000倍的性能，那么程序中允许出现的串行执 行的代码的比例应该不超过多少才行？
解题思路：
计算选择Y级l数 ognm，n代表备用器件的数选，择 m代表目标器件的数选，择项 Ylog283，即需构建三级架二构选。一
解：
a0 a1
s00
a2 a3
s01
a4 a5
s02
a6 a7
s03
s10
y
S2
s11
6
试分别用结构描述、数据流描述和功能描述三种风格写 出带有使能端的3-8译码器的Verilog HDL代码。提示：功能 描述风格的语句可用e=ena<<n。
◆ RISC（Reduced Instruction Set Computer）是对那些具有简单指令系 统的CPU的总称，RISC指令系统的特点有两个，一是指令长度固定， 这有利于流水线CPU的设计，二是所谓的Load/Store结构。
1
• 假设我们有两台计算机M1和M2。M1的主频是1GHz，M2的主频 是2GHz。每台计算机的指令都有4类，它们的CPI分别为1、2、3和 4。当同样一个用高级语言编写的程序在两台机器上分别编译执行时， 我们得到下表所列的结果。
解：
设串行执行的代 例码 为 x,则 的并 比行执行的代 例码 为 (1的 x)， 比 并行系1统00含00个 0C0P， U 性能5提00升0倍 00， 即对A比mda'shLla， wn10000,S005000,0r0(1x) 将它们代入S公rn式 1(1r)，求解可 x9得919999
5
试用多个32位二选一多路器mux2x32设计一个32位的 八选一多路器mux8x32。
解题思路：
Amdah'ls Law
假设某部件优化n了倍，即所需时间是原的来1n， 执行程序时用到该部的件时间百分比为 r,则整体性能的加速比是
S
Pn P0
T0 Tn
T0
r n
T0 T0 (1 r)
1
r n
(1
r)
即使n ，S也有上限1（1- r）。
Amdah'ls Law也适用于计算高性能算计机的性能加速比。
10
用补码Booth乘法计算x=0.1010,y=-0.0110 的积x*y。
解：
[ x]补 00.1010 [ x]补 11.0110 部分积
[ y ]补 1.101 0 乘数 ynyn 1
00.0000
1.101 00
00.0000 0
1.1010
11.0110
11.0110 0
11.1011 00