5-1-DSP硬件体系结构

2013-7-11
TMS320C55X
21
2013-7-11
TMS320C55X
22
16-Bit Data Access of 16-Bit-Wide Memory
2013-7-11
TMS320C55X
23
5. 多通道缓冲串行接口（McBSP）
（1）概述 McBSP 在C55X DSP和系统中的其他器件间 提供了一个直接的串行接口。TMS320C55X DSP 提供了多个高速、多通道缓冲串口（McBSP） （2）特点: P309 框图如图8－12所示。
2013-7-11 TMS320C55X 27
2013-7-11
TMS320C55X
28
（2）转换时间： 整个模数转换分为2个时钟周期：采样/保持和转换。 采样/保持周期就是隔多长时间采集一个模拟数据，一般 大于或等于40us。 转换周期就是把一个模拟数据数据转换为对应的数字值所 需要的时间，一般需要13个转换时钟周期
2013-7-11
TMS320C55X
8
Diagram of EMIF Inputs and Outputs
2013-7-11
TMS320C55X
9
• Memory Considerations When programming the EMIF, you must understand: 1). how the external memory addresses are divided into chip enable (CE) spaces 2). what type of memory can be attached in each CE space 3). what register bits are used to configure the CE spaces
2013-7-11
TMS320C55X
17
2013-7-11
TMS320C55X
18
32-Bit Data Access of 16-Bit-Wide Memory
2013-7-11
TMS320C55X
19
2013-7-11
TMS320C55X
20
16-Bit Data Access of 32-Bit-Wide Memory
2013-7-11
TMS320C55X
33
（2）通道和端口访问
2013-7-11
TMS320C55X
34
2013-7-11
TMS320C55X
35
（3）EHPI访问配置
2013-7-11
TMS320C55X
36
（3）EHPI访问配置
2013-7-11
TMS320C55X
37
DMA数据传输配置
2013-7-11
TMS320C55X
38
DMA通道传输的目的端口和源端口由寄 存器DMACSDP中的DST(SRC)确定：
2013-7-11
TMS320C55X
39
2013-7-11
TMS320C55X
40
（5）通道中的地址更新
在DMA通道传输数据时，DMA控制器首先像上面所 写的那样读和写起始地址到寄存器。在很多情况下，在 一次数据传输后，这些地址必须更新以保证数据被读到 和写到连续的位置或指定的位置。有两种方式实现地址 更新：块地址更新和单元地址更新。
2013-7-11
TMS320C55X
29
2013-7-11
TMS320C55X
30
（3）寄存器
寄存器的名称在不同的地方会有些差异，这无关紧要。因 为他们都是定义的宏，而实际的地址都是相同的： #define ADCCTL 0X6800
2013-7-11 TMS320C55X 31
7. 存储器直接访问（DMA控制器）
2013-7-11 TMS320C55X 10
2013-7-11
TMS320C55X
11
• Program Accesses
When fetching instruction code from external memory, the CPU sends an access request to the EMIF. The EMIF must read 32 bits from the external memory and then pass all 32 bits to the program-read data bus (P bus) of the CPU. The EMIF can manage the 32-bit access for three memory widths:32 bits, 16 bits, and 8 bits.
DMA控制器允许不受CPU控制 而直接在内部存储器、外部存储器、 片内外设之间，以及存储器和主机 端口（HPI）之间传输数据。
2013-7-11
TMS320C55X
32
（1）特征
4个标准端口：分别对应4个数据源：DARAM， SARAM，外部存储器和外设 每个DMA通道都能可编程优先级 一个DMA通道对应一个中断 事件同步：每个通道的DMA传输决定于事件的发 生（字节、单元、帧、块） HPI专用DMA通道访问配置
TMS320C55X
26
6. 模数转换器ADC
（1）主要特点:四通道（AIN0~AIN3），逐次逼近式， 10位，单极性，最大采样率21.5KHZ，电压采样范围 （0～AVdd－AVss）
内部使用3个可编程分频器CPUClkDiv、 ConvRateDiv、SampTimeDiv（分别用到寄存器 ADCClkCtl、ADCClkDiv、SampTimeDiv）灵活地产生 用户所需要的采样率，采样位宽10位，最高采样速率 21.5kHz。它仅适用于采样变换不快的模拟量，它并不适用 于采样信号处理的数据。
CLKOUT
CPU、外设或其他器件
时钟发生器包含一个时钟模式寄存器（CLKMD），它控 制和检测时钟发生器的运行，用户可以通过它在I/O空间 的地址来访问它。 时钟工作模式：旁路、锁定、Idle模式，见P286 时钟模式寄存器(CLKMD)，见表8-1
2013-7-11 TMS320C55X 3
2、通用定时器（2个20位的通用寄存器）
2013-7-11 TMS320C55X 2
1. 数字锁相环时钟产生器
C55XDSP片上都有一个时钟发生器，它可以利用数字锁相 环（DPLL）分频或者倍频输入时钟频率（CLKIN输入） ，然后分别送到CPU、外设和C55XDSP内的其他模块。
CLKDIV CLKIN
CPU时钟
DSP时钟发生器
除法器
（6）DMA的寄存器
3个全局寄存器：DMAGCR、DMAGSCR、 DMAGTCR，影响所有通道行为。对于每一个DMA通 道有通道配置寄存器。见P52，6。
2013-7-11
TMS320C55X
41
7）通道监测
DMA控制器可以发送一个中断信号给CPU，让其响应 下表列出的事件：
2013-7-11
TMS320C55X
2013-7-11
TMS320C55X
7
The EMIF supports the following types of accesses: A. Program accesses B1. 32-bit data accesses B2. 16-bit data accesses B3. 8-bit data accesses
TMS320C55X
5
定时器的初始化
2013-7-11
TMS320C55X
6
3. EMIF
The EMIF provides a glueless interface to three types of memory devices:
A. Asynchronous devices, including ROM, flash memory, and asynchronous SRAM B. Synchronous burst SRAM (SBSRAM) running at 1/2 or 1 times the CPU clock rate C. Synchronous DRAM (SDRAM) running at either 1/2 or 1 times the CPU clock rate.
DMA通道传输的数据有4种单位：
字节(Byte),单元(Element),帧(Frame), 块(Block)。
1）字节：通道中传输的数据的最小单位，共8位 2）单元：若干个字节构成一个单元，一个单元可以是 1B,2B或4B。单元的传输不能中断。 3）帧：若干个单元组成帧，帧的传输过程也不能中断。 4）块：若干个帧组成块，每个通道传送一个块的数据需 要一次或者多次，块的传输可以在块的帧和单元之间中断。
2013-7-11
TMS320C55X
15
• Data Accesses
The EMIF supports data accesses for: 32-bit data 16-bit data 8-bit data
2013-7-11
TMS320C55X
16
32-Bit Data Access of 32-Bit-Wide Memory
42
8. 增强主机接口（EHPI）
EHPI提供了一个16位宽的并行口。通过EHPI，主处理器 可以直接访问DSP存储器； EHPI使用23位地址，而每个地 址被分配给存储器中一个16位字。 EHPI不能直接访问DSP外设。来自外设的数据必须在被 传送到主处理器前被送到存储器中。 EHPI为传送数据和地址提供两种模式：非复用模式和复 用模式，两种模式的信号连接方式不同。非复用模式提供给 主处理器分离的地址和数据总线。复用模式提供单独一条总 线来传输地址和数据信息。
DSP硬件体系结构
•体系结构和硬件开发
2013-7-11
TMS320C55X
1
体系结构和硬件开发
C55XDSP 片内外设：
模数转换器（ADC）、带DPLL的时钟产生器、存储 器直接访问（DMA）控制器、外部存储器接口 （EMIF）、主机接口（HPI）、指令缓存、内部集成 电路（I2C）模块、多通道缓冲串行接口（McBSP）、 多媒体卡/SD卡控制器、电源管理/节能（IDLE）配置、 实时时钟（RTC）、通用定时器、看门狗定时器、通用 异步接收器/转换器（UART）、通用串行总线（USB） 模块。
定时器内部原理
2个计数寄存器 PSC,TIM
2个周期寄存器 TDDR,PRD
2013-7-11
定时器控制 TMS320C55X 寄存器
4
定时器的寄存器：
2个计数寄存器（PSC和TIM）见表8-2，8-3
2个周期寄存器（TDDR和PRD）见表8-4
定时控制寄存器：TCR 见表8-4
2013-7-11
2013-7-11
TMS320C55X
43
2013-7-11 TMS320C55X 12
Program Access of 32-Bit-Wide Memory
2013-7-11
TMS320C55X
13
Program Access of 16-Bit-Wide Memory
2013-7-11
TMS320C55X
14
Program Access of 8-Bit-Wide Memory
ห้องสมุดไป่ตู้
2013-7-11
TMS320C55X
24
McBSP框图
数据接收 数据传输 时钟 帧同步
CPU或DMA控制 器通过该外设总线 和McBSP通信
2013-7-11
TMS320C55X
25
McBSP操作:
发送过程是两重缓冲，接收是三重缓冲。
接收移位 寄存器
传输移位寄 存器
传输寄 存器
2013-7-11